JPH0916118A - 表示駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】液晶表示部（ＬＣＤ）等の駆動装置にあって、
１画面表示データの全体を書換えてスクロール処理する
必要なく、高速なスクロール処理を行なう。 【構成】LCD11 の表示画面において、例えば８ライン分
のスクロールを指示すると、そのスクロールの幅で表示
領域から追出されて不要になる第１〜第８ラインのセグ
メントデータを記憶した内蔵RAM14 の記憶領域に対し、
スクロールの幅で表示領域に追加されて必要になる新た
な８ライン分の被表示データがシステム側VRAMから読出
されて書込まれ、アドレスカウンタ16によりカウントさ
れる RAM・Ｙアドレスに加算回路18によりスクロールラ
イン数“1000”（８）を常に加算して内蔵RAM14 をアド
レスすることで、内蔵RAM14 からは、第９ライン目のセ
グメントデータをLCD11 における先頭コモンラインの表
示データとし、第８ライン目のセグメントデータを最終
コモンラインの表示データとして出力表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示部（ＬＣＤ）
等の表示装置において、表示画面のスクロール動作を制
御する表示駆動装置に関する。

【０００２】

【従来の技術】図８は表示用内蔵ＲＡＭを有する従来の
ＬＣＤ表示装置の構成を示すブロック図である。このＬ
ＣＤ表示装置には、中央処理装置（ＣＰＵ）１が備えら
れ、このＣＰＵ１により、表示データの生成処理や表示
制御処理、その他各種のデータ処理が実行される。

【０００３】このＣＰＵ１には、図示しない制御信号線
と共に８ビットのデータバスを介してビデオメモリ（Ｖ
ＲＡＭ）２及び表示装置３が接続される。前記表示装置
３には、フレームメモリとして機能する内蔵ＲＡＭ４と
共に液晶表示部（ＬＣＤ）５が備えられる。

【０００４】前記ＬＣＤ５は、例えば横６４ドット×縦
３２ドットの表示分解能を有するもので、前記内蔵ＲＡ
Ｍ４は、ＬＣＤ５の１表示画面に１対１に対応する横６
４ドット×縦３２ドットからなる表示データの記憶容量
を有している。

【０００５】前記ＶＲＡＭ２には、ＣＰＵ１の制御によ
り生成又は転送される表示データが書込まれるもので、
このＶＲＡＭ２に記憶された全表示データの中から、指
定された１画面分の表示データがＣＰＵ１による読出し
／書込み制御により前記表示装置３の内蔵ＲＡＭ４に転
送されて記憶され、ＬＣＤ５に表示出力される。

【０００６】

【発明が解決しようとする課題】ここで、例えばＬＣＤ
５における表示画面の縦方向のスクロール処理は、内蔵
ＲＡＭ４に現在記憶されている１画面表示データより、
そのスクロール方向に１表示ドットラインずつずらした
１画面表示データをＶＲＡＭ２から繰返し読出し、前記
内蔵ＲＡＭ４内の表示データを順次一括して書換えるこ
とで行なわれるもので、例えば１ドット分上下何れかの
方向にスクロールするだけでも、対応する１画面表示デ
ータがＶＲＡＭ２から読出されて表示装置３の内蔵ＲＡ
Ｍ４が書換えられるので、横６４ドット×縦３２ドット
からなる１画面表示データを８ビットバスを介して転送
する場合、（６４×３２）／８＝２５６回もの転送作業
が必要であり、スクロール処理が高速に行なえない問題
がある。

【０００７】図９は従来のＬＣＤ表示装置の縦方向スク
ロール処理に伴なう内蔵ＲＡＭ４に対するＶＲＡＭ２か
らのデータ転送状態を示す図である。例えばＶＲＡＭ２
に記憶されている表示データのうち、そのＹ方向の０行
目から３１行目に対応する１画面表示データが内蔵ＲＡ
Ｍ４に転送記憶されてＬＣＤ５に表示されている状態
で、縦方向に８ドットライン分のスクロール処理を行な
う場合には、前記内蔵ＲＡＭ４に対してＶＲＡＭ２に記
憶されているＹ方向の８行目から３９行目に対応する１
画面表示データを新たに転送し直して書換えなければな
らない。

【０００８】本発明は前記課題に鑑みなされたもので、
１画面表示データの全体を書換えてスクロール処理する
必要なく、高速なスクロール処理を行なうことが可能に
なる表示駆動装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】すなわち、本発明の請求
項１に係わる表示駆動装置は、Ｙ方向の１つのアドレス
に対応してＸ方向に１ラインのセグメントデータを出力
する表示用データメモリと、表示のスクロール量に応じ
たオフセット値を保持するレジスタと、Ｙ方向のアドレ
スをカウントするＹアドレスカウンタと、このＹアドレ
スカウンタによりカウントされたＹアドレスに前記レジ
スタに保持されたオフセット値を加算したＹアドレスで
前記表示用データメモリをアドレスするアドレス制御手
段とを具備したことを特徴とする。

【００１０】また、本発明の請求項２に係わる表示駆動
装置は、前記請求項１に係わる表示駆動装置にあって、
Ｘ方向アドレスをカウントするＸアドレスカウンタをさ
らに備え、前記表示用データメモリを、Ｙ方向の１つの
アドレスにつきＸ方向の複数のアドレスに対応して該Ｘ
方向に１ラインのセグメントデータが書込まれると共
に、Ｙ方向の１つのアドレスに対応してＸ方向に１ライ
ンのセグメントデータを出力する表示用データメモリと
したことを特徴とする。

【００１１】また、本発明の請求項３に係わる表示駆動
装置は、前記請求項１又は請求項２に係わる表示駆動装
置にあって、前記表示のスクロール量に応じたオフセッ
ト値を、スクロールのライン数としたことを特徴とす
る。

【００１２】

【作用】つまり、前記請求項１に係わる表示駆動装置で
は、ＬＣＤにおける表示画面のスクロールに際しては、
内蔵ＲＡＭとして機能する表示用データメモリのＹ方向
アドレスが、Ｙアドレスカウンタによりカウントされる
Ｙアドレスに表示のスクロール量に応じたオフセット値
を加算したＹアドレスによりアドレスされて、それぞれ
対応するＸ方向に１ドットラインのセグメントデータが
順次出力されてＬＣＤ表示画面に表示されるので、内蔵
ＲＡＭに対してはスクロールの幅に対応して不要になる
表示データの領域に新たに必要な表示データのみシステ
ム側のＶＲＡＭから読出して書込めばよいことになる。

【００１３】また、前記請求項２に係わる表示駆動装置
では、請求項１に係わる表示駆動装置にあって、内蔵Ｒ
ＡＭとして機能する表示用データメモリには、Ｙアドレ
スカウンタでカウントされるＹ方向の１アドレスにつ
き、ＸアドレスカウンタでカウントされるＸ方向の複数
アドレスに対応して該Ｘ方向に１ラインのセグメントデ
ータが書込まれることになる。

【００１４】また、前記請求項３に係わる表示駆動装置
では、請求項１又は請求項２に係わる表示駆動装置にあ
って、前記表示のスクロール量に応じたオフセット値
が、スクロールのライン数とされるので、例えばＬＣＤ
における表示４ライン分のスクロールに際しては、内蔵
ＲＡＭとして機能する表示用データメモリのＹ方向アド
レスが、Ｙアドレスカウンタでカウントされる初期アド
レス“０”に前記スクロールのライン数“４”を加算し
たＹアドレス“４”からアドレスされてＬＣＤ画面にお
ける先頭ラインからのセグメントデータとして出力され
るので、前記表示用データメモリの“０”〜“３”ライ
ン目の４ライン分の記憶エリアにのみスクロール分の新
たな表示データを書込めばよいことになる。

【００１５】

【実施例】以下図面により本発明の実施例について説明
する。図１は本発明の表示駆動装置を実施したＬＣＤ駆
動回路の構成を示すブロック図である。

【００１６】このＬＣＤ駆動回路は、例えば横６４ドッ
ト×縦３２ドット表示のドットマトリクス式のＬＣＤ(L
iquid Crystal Display)１１を備えている。このＬＣＤ
１１は、コモンドライバ１２により順次駆動される３２
本のコモンラインそれぞれの駆動時において、セグメン
トドライバ１３により６４本のセグメントラインを選択
的に駆動することでその選択ドット位置が表示駆動され
るもので、このセグメントドライバ１３により６４本の
セグメントラインを選択的に駆動するためのセグメント
データは、表示用データメモリとしての内蔵ＲＡＭ１４
から読出され出力段Ｆ／Ｆ１５を介して出力される。

【００１７】前記内蔵ＲＡＭ１４は、ＬＣＤ１１の表示
領域に１対１に対応する横６４ドット×縦３２ドットか
らなる表示データの記憶容量を有するもので、この内蔵
ＲＡＭ１４には、システム側のＶＲＡＭ（図８参照）に
記憶されている全表示データのうち、ＬＣＤ１１に表示
させるべき１画面分の表示データが８ビットずつ転送さ
れてＩ／Ｏ端子から取込まれ書込まれる。

【００１８】この場合、内蔵ＲＡＭ１４のＹ方向に
“０”〜“３１”までの各Ｙアドレスにつき、それぞれ
Ｘ方向に“０”〜“７”までのＸアドレスを指定するこ
とで、各対応する１ライン表示データが書込まれる。

【００１９】また、前記内蔵ＲＡＭ１４に記憶された１
画面分の表示データは、Ｙ方向に“０”〜“３１”まで
の各Ｙアドレスを順次指定することで、各対応するＸ方
向に１ライン（６４ドット）分のセグメントデータが読
出され、前記出力段Ｆ／Ｆ１５を介してセグメントドラ
イバ１３に出力される。

【００２０】ここで、前記内蔵ＲＡＭ１４に対するＹア
ドレスは５ビットのアドレスデータ“０００００”
（０）〜“１１１１１”（３１）として指示され、Ｘア
ドレスは３ビットのアドレスデータ“０００”（０）〜
“１１１”（７）として指示される。

【００２１】そして、前記内蔵ＲＡＭ１４に対する書込
みあるいは読出しアドレスは、アドレスカウンタ１６に
よりカウントされて指示されるもので、そのカウント開
始アドレスは、システム側から与えられてアドレスラッ
チ部１７にラッチされる。

【００２２】また、前記アドレスカウンタ１６のＹアド
レス出力バスには、アドレス加算回路１８が介在される
もので、このアドレス加算回路１８においてアドレスカ
ウンタ１６によりカウントされたＹアドレスに加算すべ
き被加算データは、オフセットレジスタ１９にシステム
側から与えられてセットされる。

【００２３】ここで、前記オフセットレジスタ１９にセ
ットされ、加算回路１８にてアドレスカウンタ１６によ
りカウントされるＹアドレスに加算される被加算データ
は、前記ＬＣＤ１１における表示画面の、スクロールの
ライン数に対応した数値ｎとしてセットされる。

【００２４】つまり、ＬＣＤ１１において、例えば縦方
向に４ドットライン分のスクロールを行なう際には、前
記オフセットレジスタ１９には“１００”（４）がセッ
トされるので、内蔵ＲＡＭ１４に対する先頭のＹアドレ
スは、アドレスカウンタ１６によりカウントされた“０
００００”（０）に“１００”（４）を加算した“００
１００”（４）となり、第５ライン目のセグメントデー
タがＬＣＤ１１における第１コモンライン駆動時のセグ
メント駆動データとして出力される。

【００２５】そして、前記内蔵ＲＡＭ１４に対する書込
み／読出しの指令信号ＷＲ，プリチャージ信号ＰＲ、前
記アドレスラッチ部１７及びオフセットレジスタ１９に
対するデータセット信号、アドレスカウンタ１６に対す
るカウント指令信号は、何れもクロック発生回路２０に
より出力される。

【００２６】また、アドレスカウンタ１６には、アドレ
ス“０”からのカウントアップ開始を指示するＦＬ（フ
ァースト・ライン・マーカ）信号がシステム側から供給
され、さらに、アドレスカウンタ１６に対してはカウン
トタイミング信号、コモンドライバ１２に対してはコモ
ンライン駆動タイミング信号、出力段Ｆ／Ｆ１５に対し
てはセグメントライン駆動タイミング信号となるＬＰ信
号がシステム側から供給される。

【００２７】次に、前記構成による表示駆動装置を実施
したＬＣＤ駆動回路の動作について説明する。図２は前
記表示駆動装置を実施したＬＣＤ駆動回路に対しＣＰＵ
が行なうスクロール処理を示すフローチャートである。

【００２８】図３は前記表示駆動装置を実施したＬＣＤ
駆動回路におけるＦＬ信号及びＬＰ信号の出力に伴なう
コモンラインとＲＡＭ・Ｙアドレスの変化状態を示すタ
イミングチャートであり、同図（Ａ）はＬＣＤの定常表
示に伴なう変化状態を示すタイミングチャート、同図
（Ｂ）はＬＣＤのスクロール表示に伴なう変化状態を示
すタイミングチャートである。

【００２９】図４は前記表示駆動装置を実施したＬＣＤ
駆動回路における８ラインスクロール処理に伴なう内蔵
ＲＡＭ１４のデータ書換え状態とコモンライン駆動時の
セグメントデータの出力順序を示す図である。

【００３０】図５は前記表示駆動装置を実施したＬＣＤ
駆動回路における８ラインスクロール処理に伴なうＲＡ
Ｍ・Ｙアドレスの設定状態とＬＣＤコモンライン（ＣＯ
Ｍ）の駆動状態を対比して示す図である。

【００３１】すなわち、システム側のＶＲＡＭ（図８参
照）から読出された１画面分の表示データが内蔵ＲＡＭ
１４に記憶され、定常表示されている状態では、オフセ
ットレジスタ１９には（０）がセットされているので、
アドレスカウンタ１６のＹアドレスがそのままＲＡＭ１
４に与えられる。従って、図３（Ａ）に示すように、Ｆ
Ｌ信号及びＬＰ信号の発生タイミングに対応してコモン
ライン（０）に対するＲＡＭ・Ｙアドレスとして、アド
レスカウンタ１６に初期セットされた“０００００”
（０）が出力され、それ以降、各コモンライン駆動に対
応して、インクリメントされたＹアドレスが出力され
る。よって、ＬＣＤ１１には、内蔵ＲＡＭ１４のＹアド
レス（０）に記憶されている第１ライン目からの各セグ
メントデータが順次出力されて表示される。

【００３２】一方、ＬＣＤ１１のスクロール表示を行な
う際には、オフセットレジスタ１９には、そのスクロー
ルのライン数に応じた数値ｎがセットされるので、図３
（Ｂ）に示すように、ＦＬ信号及びＬＰ信号の発生タイ
ミングに対応するコモンライン（０）でのＲＡＭ・Ｙア
ドレスは、アドレスカウンタ１６に初期セットされた
“０００００”（０）にスクロールライン数を加算した
（ｎ）となり、ＬＣＤ１１の第１コモンライン（０）か
らの各コモンライン駆動時には、内蔵ＲＡＭ１４のＹア
ドレス（ｎ）に記憶されているラインからの各セグメン
トデータが順次出力されて表示される。

【００３３】すなわち、図示しないＣＰＵは、ＬＣＤ１
１にて表示されている１画面データを、８ライン分スク
ロールさせる場合には、まず、そのスクロールの幅に応
じて新たな表示データとして必要な８ライン分の表示デ
ータを、システム側のＶＲＡＭから読出し、図４に示す
ように、内蔵ＲＡＭ１４内でスクロールの幅に応じて不
要となる８ライン分のデータ領域に書込む（ステップＳ
１）。

【００３４】次に、オフセットレジスタ１９に対して、
前記スクロールの幅（８ライン）に対応した数値“１０
００”（８）をセットし、加算回路１８におけるＹアド
レスの被加算データとして設定する（ステップＳ２）。

【００３５】そして、アドレスカウンタ１６に対してコ
モン信号のタイミングに合せてＦＬ信号を供給すること
で（ステップＳ３）、ＬＣＤ駆動回路に表示動作を再開
させる。

【００３６】ＬＣＤ駆動回路では、まず、コモンドライ
バ１２によりＬＣＤ１１の第１コモンライン（０）が駆
動されるタイミングで、アドレスカウンタ１６からＹア
ドレス“０００００”（０）が与えられると、加算回路
１８によりオフセット値“１０００”（８）が加算さ
れ、内蔵ＲＡＭ１４に対してはＲＡＭ・Ｙアドレス“０
１０００”（８）が指定される。よって、第９ライン目
のセグメントデータが出力段Ｆ／Ｆ１５から出力され、
前記ＬＣＤ１１の第１表示ライン（先頭ライン）に対応
して表示される。

【００３７】そして、２個目のＬＰ信号に同期して、コ
モンドライバ１２によりＬＣＤ１１の第２コモンライン
（１）が駆動された際に、アドレスカウンタ１６により
Ｙアドレス“００００１”（１）が与えられると、加算
回路１８によりオフセット値“１０００”（８）が加算
され、内蔵ＲＡＭ１４に対してはＲＡＭ・Ｙアドレス
“０１００１”（９）が指定されるので、第１０ライン
目のセグメントデータが出力段Ｆ／Ｆ１５から出力さ
れ、前記ＬＣＤ１１の第２表示ラインに対応して表示さ
れる。

【００３８】この後、前記同様の処理を繰返し、ＬＣＤ
１１の第３，第４，…の各コモンラインに対応して、そ
れぞれ内蔵ＲＡＭ１４における第１１，第１２，…の各
セグメントデータが順次出力されて表示される状態で、
コモンドライバ１２によりＬＣＤ１１の第２４コモンラ
イン（２３）が駆動された際に、アドレスカウンタ１６
によりＹアドレス“１０１１１”（２３）が与えられる
と、加算回路１８によりオフセット値“１０００”
（８）が加算され、内蔵ＲＡＭ１４に対してはＲＡＭ・
Ｙアドレス“１１１１１”（３１）が指定されるので、
第３２ライン目のセグメントデータが出力段Ｆ／Ｆ１５
から出力され、前記ＬＣＤ１１の第２４表示ラインに対
応して表示される。

【００３９】続いて、コモンドライバ１２によりＬＣＤ
１１の第２５コモンライン（２４）が駆動された際に、
アドレスカウンタ１６によりＹアドレス“１１０００”
（２４）が与えられると、加算回路１８によりオフセッ
ト値“１０００”（８）が加算され、内蔵ＲＡＭ１４に
対しては繰上げによる第６桁目が存在しない下５桁のＲ
ＡＭ・Ｙアドレス“０００００”（０）が指定されるの
で、新たに書込まれた第１ライン目のセグメントデータ
が出力段Ｆ／Ｆ１５から出力され、前記ＬＣＤ１１の第
２５表示ラインに対応して連続表示される。

【００４０】そして、この後、コモンドライバ１２によ
りＬＣＤ１１の第３２コモンライン（３１）が駆動され
た際に、アドレスカウンタ１６によりＹアドレス“１１
１１１”（３１）が与えられると、加算回路１８により
オフセット値“１０００”（８）が加算され、内蔵ＲＡ
Ｍ１４に対しては繰上げによる第６桁目が存在しない下
５桁のＲＡＭ・Ｙアドレス“００１１１”（７）が指定
されるので、新たに書込まれた第８ライン目のセグメン
トデータが出力段Ｆ／Ｆ１５から出力され、前記ＬＣＤ
１１の第３２表示ライン（最終ライン）に対応して連続
表示される。

【００４１】したがって、ＬＣＤ１１の表示画面におい
て８ライン分のスクロールを指示すると、スクロールに
応じた幅で表示領域に追加された新たな８ライン分の表
示データがＲＡＭ１４に書込まれ、アドレスカウンタ１
６によりカウントされるＲＡＭ・Ｙアドレスに加算回路
１８によりスクロールライン数“１０００”（８）を常
に加算して内蔵ＲＡＭ１４をアドレスすることで、内蔵
ＲＡＭ１４からは、第９ライン目のセグメントデータを
ＬＣＤ１１における先頭（第１）コモンラインの表示デ
ータとして、順次第３２ライン目のセグメントデータを
第２４コモンラインの表示データ、第１ライン目のセグ
メントデータを第２５コモンラインの表示データ、第８
ライン目のセグメントデータを最終（第３２）コモンラ
インの表示データとして出力表示されるので、スクロー
ル表示処理の高速化を実現できる。

【００４２】図６は前記表示駆動装置を実施したＬＣＤ
駆動回路における２０ラインスクロール処理に伴なう内
蔵ＲＡＭ１４のデータ書換え状態とコモンライン駆動時
のセグメントデータの出力順序を示す図である。

【００４３】図７は前記表示駆動装置を実施したＬＣＤ
駆動回路における２０ラインスクロール処理に伴なうＲ
ＡＭ・Ｙアドレスの設定状態とＬＣＤコモンライン（Ｃ
ＯＭ）の駆動状態を対比して示す図である。

【００４４】すなわち、ＬＣＤ１１にて表示されている
１画面データを、２０ライン分スクロールさせる場合に
は、まず、そのスクロールの幅に応じて新たな表示デー
タとして必要な２０ライン分の表示データが、システム
側のＶＲＡＭから読出され、図６に示すように、内蔵Ｒ
ＡＭ１４内でスクロールの幅に応じて不要となる２０ラ
イン分のデータ領域に書込まれる（ステップＳ１）。

【００４５】すると、オフセットレジスタ１９に対し
て、前記スクロールの幅（２０ライン）に対応した数値
“１０１００”（２０）がセットされ、加算回路１８に
おけるＹアドレスの被加算データとして設定される（ス
テップＳ２）。

【００４６】ここで、アドレスカウンタ１６に対してＦ
Ｌ信号が供給されると、ＬＰ信号に同期してＹアドレス
のカウントが開始されるもので、まず、コモンドライバ
１２によりＬＣＤ１１の第１コモンライン（０）が駆動
された際に、アドレスカウンタ１６によりＹアドレス
“０００００”（０）が与えられると、加算回路１８に
よりオフセット値“１０１００”（２０）が加算され、
内蔵ＲＡＭ１４に対してはＲＡＭ・Ｙアドレス“１０１
００”（２０）が指定されるので、第２１ライン目のセ
グメントデータが出力段Ｆ／Ｆ１５から出力され、前記
ＬＣＤ１１の第１表示ライン（先頭ライン）に対応して
表示される（ステップＳ３）。

【００４７】そして、２個目のＬＰ信号に同期して、コ
モンドライバ１２によりＬＣＤ１１の第２コモンライン
（１）が駆動された際に、アドレスカウンタ１６により
Ｙアドレス“００００１”（１）が与えられると、加算
回路１８によりオフセット値“１０１００”（２０）が
加算され、内蔵ＲＡＭ１４に対してはＲＡＭ・Ｙアドレ
ス“１０１０１”（２１）が指定されるので、第２２ラ
イン目のセグメントデータが出力段Ｆ／Ｆ１５から出力
され、前記ＬＣＤ１１の第２表示ラインに対応して表示
される。

【００４８】この後、前記同様の処理を繰返し、ＬＣＤ
１１の第３，第４，…の各コモンラインに対応して、そ
れぞれ内蔵ＲＡＭ１４における第２３，第２４，…の各
セグメントデータが順次出力されて表示される状態で、
コモンドライバ１２によりＬＣＤ１１の第１２コモンラ
イン（１１）が駆動された際に、アドレスカウンタ１６
によりＹアドレス“０１０１１”（１１）が与えられる
と、加算回路１８によりオフセット値“１０１００”
（２０）が加算され、内蔵ＲＡＭ１４に対してはＲＡＭ
・Ｙアドレス“１１１１１”（３１）が指定されるの
で、第３２ライン目のセグメントデータが出力段Ｆ／Ｆ
１５から出力され、前記ＬＣＤ１１の第１２表示ライン
に対応して表示される。

【００４９】続いて、コモンドライバ１２によりＬＣＤ
１１の第１３コモンライン（１２）が駆動された際に、
アドレスカウンタ１６によりＹアドレス“０１１００”
（１２）が与えられると、加算回路１８によりオフセッ
ト値“１０１００”（２０）が加算され、内蔵ＲＡＭ１
４に対しては繰上げによる第６桁目が存在しない下５桁
のＲＡＭ・Ｙアドレス“０００００”（０）が指定され
るので、スクロールにより新たに書込まれた第１ライン
目のセグメントデータが出力段Ｆ／Ｆ１５から出力さ
れ、前記ＬＣＤ１１の第１３表示ラインに対応して連続
表示される。

【００５０】そして、この後、コモンドライバ１２によ
りＬＣＤ１１の第３２コモンライン（３１）が駆動され
た際に、アドレスカウンタ１６によりＹアドレス“１１
１１１”（３１）が与えられると、加算回路１８により
オフセット値“１０１００”（２０）が加算され、内蔵
ＲＡＭ１４に対しては繰上げによる第６桁目が存在しな
い下５桁のＲＡＭ・Ｙアドレス“１００１１”（１９）
が指定されるので、スクロールにより新たに書込まれた
第２０ライン目のセグメントデータが出力段Ｆ／Ｆ１５
から出力され、前記ＬＣＤ１１の第３２表示ライン（最
終ライン）に対応して連続表示される。

【００５１】したがって、ＬＣＤ１１の表示画面におい
て２０ライン分のスクロールを指示すると、そのスクロ
ールに応じた幅で表示領域から追出されて不要になる第
１ラインから第２０ラインまでのセグメントデータを記
憶した内蔵ＲＡＭ１４の記憶領域に対して、スクロール
に応じた幅で表示領域に追加されて必要になる新たな２
０ライン分の被表示データがシステム側のＶＲＡＭから
読出されて書込まれ、アドレスカウンタ１６によりカウ
ントされるＲＡＭ・Ｙアドレスに加算回路１８によりス
クロールライン数“１０１００”（２０）を常に加算し
て内蔵ＲＡＭ１４をアドレスすることで、内蔵ＲＡＭ１
４からは、第２１ライン目のセグメントデータをＬＣＤ
１１における先頭（第１）コモンラインの表示データと
して、順次第３２ライン目のセグメントデータを第１２
コモンラインの表示データ、第１ライン目のセグメント
データを第１３コモンラインの表示データ、第２０ライ
ン目のセグメントデータを最終（第３２）コモンライン
の表示データとして出力表示されるので、スクロール幅
（２０ライン）に対応する被表示データのみシステム側
のＶＲＡＭから内蔵ＲＡＭ１４に転送して書換えるだけ
でよく、スクロール表示処理の高速化を実現できる。

【００５２】なお、前記実施例では、８ライン分のスク
ロール処理、及び２０ライン分のスクロール処理につい
て説明したが、１ライン分のスクロール処理についても
勿論同様にして処理可能であり、この場合、新たな１ラ
イン分の被表示データのみシステム側のＶＲＡＭから読
出して内蔵ＲＡＭ１４に書換えればよい。

【００５３】なお、実施例では、８ライン，２０ライン
を一度にスクロールするようにしたが、オフセット値を
＋１する毎に１ライン分のデータをＲＡＭに書込むこと
で、滑らかなスクロールができることは言うまでもな
い。

【００５４】

【発明の効果】以上のように、本発明の請求項１に係わ
る表示駆動装置によれば、ＬＣＤにおける表示画面のス
クロールに際しては、内蔵ＲＡＭとして機能する表示用
データメモリのＹ方向アドレスが、Ｙアドレスカウンタ
によりカウントされるＹアドレスに表示のスクロール量
に応じたオフセット値を加算したＹアドレスによりアド
レスされて、それぞれ対応するＸ方向に１ドットライン
のセグメントデータが順次出力されてＬＣＤ表示画面に
表示されるので、内蔵ＲＡＭに対してはスクロールの幅
に対応して不要になる表示データの領域に新たに必要な
表示データのみシステム側のＶＲＡＭから読出して書込
めばよいようになる。

【００５５】また、本発明の請求項２に係わる表示駆動
装置によれば、請求項１に係わる表示駆動装置にあっ
て、内蔵ＲＡＭとして機能する表示用データメモリに
は、ＹアドレスカウンタでカウントされるＹ方向の１ア
ドレスにつき、ＸアドレスカウンタでカウントされるＸ
方向の複数アドレスに対応して該Ｘ方向に１ラインのセ
グメントデータが書込まれるようになる。

【００５６】また、本発明の請求項３に係わる表示駆動
装置によれば、請求項１又は請求項２に係わる表示駆動
装置にあって、前記表示のスクロール量に応じたオフセ
ット値が、スクロールのライン数とされるので、例えば
ＬＣＤにおける表示４ライン分のスクロールに際して
は、内蔵ＲＡＭとして機能する表示用データメモリのＹ
方向アドレスが、Ｙアドレスカウンタでカウントされる
初期アドレス“０”に前記スクロールのライン数“４”
を加算したＹアドレス“４”からアドレスされてＬＣＤ
画面における先頭ラインからのセグメントデータとして
出力されるので、前記表示用データメモリの“０”〜
“３”ライン目の４ライン分の記憶エリアにのみスクロ
ール分の新たな表示データを書込めばよいようになる。
よって、本発明によれば、１画面表示データの全体を書
換えてスクロール処理する必要なく、高速なスクロール
処理を行なうことが可能になる。

【図面の簡単な説明】

【図１】本発明の表示駆動装置の実施例に係わるＬＣＤ
駆動回路の構成を示すブロック図。

【図２】前記表示駆動装置を実施したＬＣＤ駆動回路に
おけるスクロール処理を示すフローチャート。

【図３】前記表示駆動装置を実施したＬＣＤ駆動回路に
おけるＦＬ信号及びＬＰ信号の出力に伴なうコモンライ
ンとＲＡＭ・Ｙアドレスの変化状態を示すタイミングチ
ャートであり、同図（Ａ）はＬＣＤの定常表示に伴なう
変化状態を示すタイミングチャート、同図（Ｂ）はＬＣ
Ｄのスクロール表示に伴なう変化状態を示すタイミング
チャート。

【図４】前記表示駆動装置を実施したＬＣＤ駆動回路に
おける８ラインスクロール処理に伴なう内蔵ＲＡＭのデ
ータ書換え状態とコモンライン駆動時のセグメントデー
タの出力順序を示す図。

【図５】前記表示駆動装置を実施したＬＣＤ駆動回路に
おける８ラインスクロール処理に伴なうＲＡＭ・Ｙアド
レスの設定状態とＬＣＤコモンライン（ＣＯＭ）の駆動
状態を対比して示す図。

【図６】前記表示駆動装置を実施したＬＣＤ駆動回路に
おける２０ラインスクロール処理に伴なう内蔵ＲＡＭの
データ書換え状態とコモンライン駆動時のセグメントデ
ータの出力順序を示す図。

【図７】前記表示駆動装置を実施したＬＣＤ駆動回路に
おける２０ラインスクロール処理に伴なうＲＡＭ・Ｙア
ドレスの設定状態とＬＣＤコモンライン（ＣＯＭ）の駆
動状態を対比して示す図。

【図８】表示用内蔵ＲＡＭを有する従来のＬＣＤ表示装
置の構成を示すブロック図。

【図９】従来のＬＣＤ表示装置の縦方向スクロール処理
に伴なう内蔵ＲＡＭに対するＶＲＡＭからのデータ転送
状態を示す図。

【符号の説明】

１…ＣＰＵ、 ２…ＶＲＡＭ、 １１…ＬＣＤ、 １２…コモンドライバ、 １３…セグメントドライバ、 １４…内蔵ＲＡＭ、 １５…出力段Ｆ／Ｆ、 １６…アドレスカウンタ、 １７…アドレスラッチ部、 １８…加算回路、 １９…オフセットレジスタ、 ２０…クロック発生回路。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 Ｙ方向の１つのアドレスに対応してＸ方
   向に１ラインのセグメントデータを出力する表示用デー
   タメモリと、 表示のスクロール量に応じたオフセット値を保持するレ
   ジスタと、 Ｙ方向のアドレスをカウントするＹアドレスカウンタ
   と、 このＹアドレスカウンタによりカウントされたＹアドレ
   スに前記レジスタに保持されたオフセット値を加算した
   Ｙアドレスで前記表示用データメモリをアドレスするア
   ドレス制御手段とを具備したことを特徴とする表示駆動
   装置。
2. 【請求項２】 Ｘ方向アドレスをカウントするＸアドレ
   スカウンタをさらに備え、 前記表示用データメモリは、Ｙ方向の１つのアドレスに
   つきＸ方向の複数のアドレスに対応して該Ｘ方向に１ラ
   インのセグメントデータが書込まれると共に、Ｙ方向の
   １つのアドレスに対応してＸ方向に１ラインのセグメン
   トデータを出力する表示用データメモリであることを特
   徴とする請求項１記載の表示駆動装置。
3. 【請求項３】 前記表示のスクロール量に応じたオフセ
   ット値は、スクロールのライン数であることを特徴とす
   る請求項１又は請求項２記載の表示駆動装置。