JPS6050592A - ドットマトリクス液晶表示装置の駆動回路 - Google Patents
ドットマトリクス液晶表示装置の駆動回路Info
- Publication number
- JPS6050592A JPS6050592A JP16068683A JP16068683A JPS6050592A JP S6050592 A JPS6050592 A JP S6050592A JP 16068683 A JP16068683 A JP 16068683A JP 16068683 A JP16068683 A JP 16068683A JP S6050592 A JPS6050592 A JP S6050592A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- ram
- display
- dot matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はドツトマトリクス液晶表示装置に好適な駆動回
路に関する。
路に関する。
〈従来技術〉
従来、ドツトマトリクス液晶表示装置の駆動回路として
、液晶表示装置の表示の各ドツトと１＝１対応するビッ
トを有し表示内容を記憶するＲＡＭを備え、このＲＡＭ
から出力されたパラレルデータをシリアルに変換して液
晶表示装置のセグメント側電極を駆動し、その駆動と同
期してコモン側電極に走査電圧を印加して液晶表示装置
のセグメント側電極とコモン側電極との交点上に液晶の
選択状態あるいは非選択状態を作り出すシステム装置が
開発されて因る。
、液晶表示装置の表示の各ドツトと１＝１対応するビッ
トを有し表示内容を記憶するＲＡＭを備え、このＲＡＭ
から出力されたパラレルデータをシリアルに変換して液
晶表示装置のセグメント側電極を駆動し、その駆動と同
期してコモン側電極に走査電圧を印加して液晶表示装置
のセグメント側電極とコモン側電極との交点上に液晶の
選択状態あるいは非選択状態を作り出すシステム装置が
開発されて因る。
く目 的〉
本発明は上記の如きシステム装置に新規な技術思想を適
用して得たものであり、液晶表示装置の表示形態に不自
然さを伴なわずに、この液晶表示装置の表示内容を記憶
するＲＡＭの書き換えをスムーズに実行し得、しかもそ
の駆動を実行するハードウェアが比較的に容易に実現で
きるドツトマトリクス液晶表示装置の駆動回路を提供す
ることを目的とする。
用して得たものであり、液晶表示装置の表示形態に不自
然さを伴なわずに、この液晶表示装置の表示内容を記憶
するＲＡＭの書き換えをスムーズに実行し得、しかもそ
の駆動を実行するハードウェアが比較的に容易に実現で
きるドツトマトリクス液晶表示装置の駆動回路を提供す
ることを目的とする。
〈実施例〉
以下、本発明に係るドツトマトリクス液晶表示装置の駆
動回路の一実施例について図面を用いて詳細に説明する
。
動回路の一実施例について図面を用いて詳細に説明する
。
第１図はドツトマトリクス液晶表示装置とその駆動回路
を組み合わせたシステムの構成説明図である０表示デー
タは！４コントローラ（又はマイクロコンピュータユニ
ット）によってシリアル方式でセグメントドライバＬＳ
Ｉに内蔵されるＲＡＭに転送される。液晶表示装置駆動
のための表示クロック及びフレーム同期信号はＣＧを内
蔵したコモンドライバＬＳＩにより供給される。又表示
に必要なバイアス電圧ｖＡ、 ＶＢもコモンドライノく
ＬＳＩでコントロールされてセグメントドライノぐＬＳ
Ｉに供給される。
を組み合わせたシステムの構成説明図である０表示デー
タは！４コントローラ（又はマイクロコンピュータユニ
ット）によってシリアル方式でセグメントドライバＬＳ
Ｉに内蔵されるＲＡＭに転送される。液晶表示装置駆動
のための表示クロック及びフレーム同期信号はＣＧを内
蔵したコモンドライバＬＳＩにより供給される。又表示
に必要なバイアス電圧ｖＡ、 ＶＢもコモンドライノく
ＬＳＩでコントロールされてセグメントドライノぐＬＳ
Ｉに供給される。
第２図はコモンドライバＬＳＩの内部ブロック図である
。このコモンドライバＬＳＩは表示用ＣＧ、タイミング
カウンタ、デコーダ、表示用電圧コントローラ、コモン
ドライバ回路等によ多構成される。コモン出力信号は表
示クロックに同期して出力され、フレーム同期信号によ
りコモン出力信号の極性の反転と表示電圧ＶＡｅＶＢの
コントロールを行なう。
。このコモンドライバＬＳＩは表示用ＣＧ、タイミング
カウンタ、デコーダ、表示用電圧コントローラ、コモン
ドライバ回路等によ多構成される。コモン出力信号は表
示クロックに同期して出力され、フレーム同期信号によ
りコモン出力信号の極性の反転と表示電圧ＶＡｅＶＢの
コントロールを行なう。
第３図はセグメントドライバＬＳＩの内部ブロック図で
ある０このセグメントドライノ＜ＬＳＩは主に表示デー
タをストアする４０Ｘ８０＝３２００ピツ）のＲＡＭ、
Ｉ／６コントローラ、アドレスレジスタ、スクロール／
キャラクタ−制御部、とセグメントドライバによ多構成
される。ＲＡＭにストアされる表示データは液晶表示装
置に於ける表示パターンの各ドツトと１：１に対応し、
シリアルに外部より書き込み、読み出しができる。
ある０このセグメントドライノ＜ＬＳＩは主に表示デー
タをストアする４０Ｘ８０＝３２００ピツ）のＲＡＭ、
Ｉ／６コントローラ、アドレスレジスタ、スクロール／
キャラクタ−制御部、とセグメントドライバによ多構成
される。ＲＡＭにストアされる表示データは液晶表示装
置に於ける表示パターンの各ドツトと１：１に対応し、
シリアルに外部より書き込み、読み出しができる。
第４図にセグメントドライバＬＳＩのＲＡＭの記憶デー
タ（同図（ａ））と液晶表示装置に於ける表示パターン
（同図（ｂ））との対応関係を示す。ＲＡＭの１が記憶
される部分に対応するドツトパターンが液晶表示装置（
ＬＣＤ）に於いて点灯する。
タ（同図（ａ））と液晶表示装置に於ける表示パターン
（同図（ｂ））との対応関係を示す。ＲＡＭの１が記憶
される部分に対応するドツトパターンが液晶表示装置（
ＬＣＤ）に於いて点灯する。
第５図は本発明に係る駆動回路の機能を示す為のブロッ
ク図である。次に通常表示機能とスクロール機能とに分
けて説明する。
ク図である。次に通常表示機能とスクロール機能とに分
けて説明する。
■ 通常表示機能
通常表示を行なう場合はスイッチＳＷＡとスイッチＳＷ
Ｂとは共に１側にセットされる。この時、コモンドライ
バＬＳＩ内部のコモンカウンタのカウント値に基いてＣ
０Ｍｏ−ＣｏＭＮ−。
Ｂとは共に１側にセットされる。この時、コモンドライ
バＬＳＩ内部のコモンカウンタのカウント値に基いてＣ
０Ｍｏ−ＣｏＭＮ−。
のコモン出力信号が出力され、上記コモンカウンタのカ
ウント値がＮ−１の時にフレーム同期信号Ｈが出力され
、該信号ＨがセグメントドライバＬＳＩ内部のディスプ
レイカウンタのリセット入力となる（第６図のタイミン
グ説明図参照）。コノディスプレイカウンタのリセット
は表示クロック−に同期して実行されるので、次のステ
ップ即ちコモンカウンタが０になると同時にディスプレ
イカウンタも０になる。このようにしてコモンカウンタ
とディスプレイカウンタは同期し、コモンドライバがＣ
０Ｍｏにスキャン信号を出力した時、ＲＡＭアドレスの
Ｏ行目（ＲＯＷアドレス二〇）のデータ （ｊビット）
がセグメントドライバに転送され、セグメント出力信号
波形に変換されて５Ｏ−８ｊ、、、１ 端子に送られる
０次にセグメントドライバＬＳＩ内部のＲＡＭへのデー
タ書き込みの際はスイッチＳＷＡが２側にセットされ、
表示中に非同期に割込ンで、ＲＡＭアドレスレジスタ（
または外部ＲＡＭアドレス入力）によって指定されるＲ
ＡＭ７ドレスにデータが書き込まれる。
ウント値がＮ−１の時にフレーム同期信号Ｈが出力され
、該信号ＨがセグメントドライバＬＳＩ内部のディスプ
レイカウンタのリセット入力となる（第６図のタイミン
グ説明図参照）。コノディスプレイカウンタのリセット
は表示クロック−に同期して実行されるので、次のステ
ップ即ちコモンカウンタが０になると同時にディスプレ
イカウンタも０になる。このようにしてコモンカウンタ
とディスプレイカウンタは同期し、コモンドライバがＣ
０Ｍｏにスキャン信号を出力した時、ＲＡＭアドレスの
Ｏ行目（ＲＯＷアドレス二〇）のデータ （ｊビット）
がセグメントドライバに転送され、セグメント出力信号
波形に変換されて５Ｏ−８ｊ、、、１ 端子に送られる
０次にセグメントドライバＬＳＩ内部のＲＡＭへのデー
タ書き込みの際はスイッチＳＷＡが２側にセットされ、
表示中に非同期に割込ンで、ＲＡＭアドレスレジスタ（
または外部ＲＡＭアドレス入力）によって指定されるＲ
ＡＭ７ドレスにデータが書き込まれる。
■ スクロール機能
スクロール機能のモードの時、スイッチ蜜へはｌ側にＳ
イツチＳＷＢは２側にセットされる。
イツチＳＷＢは２側にセットされる。
この場合、コモンカウンタのカウント値に基いてフレー
ム同期信号Ｈが出力され九時ＲＡＭアドレスレジスタ（
又は外部ＲＡＭアドレス入力）の内容Ａがディスプレイ
カウンタにプリセットされる０従って第７図のタイミン
グ説明図釦示す様にコモン出力端子Ｃ０ＭＮ−□にスキ
ャン信号が出力されている時、ディスプレイカウンタの
値はＡになシ、従ってＲＡＭのＲＯＷアドレスがＡの行
ＲＯＷ のデータがセグメント端子Ｓ。−８ｊ、、、１
に送られる。次のコモン出力端子Ｃ０Ｍｏにスキャン
信号が出力されている時、ディスプレイカウンタの値は
Ａ＋ＩＫなシ、従ってＲＡＭのＲＯＷアドレスがＡ＋１
の行ＲＯＷＡ＋□のデータがセグメント端子Ｓｏ〜５ｊ
−７に送られる０ こうして、液晶表示装置には第８図に示す様なに、ＲＯ
ＷＡ＋ 、〜ＲＯＷＮ−１が表示ＡネルＯ上部に表示さ
れる。この第８図の表示内容は通常表示パターン「△」
をＡ＋１行ローリングしたことになっている〇 ここで、スクロール機能のモードの際にＲＡＭアドレス
レジスタで指定される行のＲＡＭｆ−タを書き換えると
（との時スイッチＳＷＡは２側にセットする。）表示パ
ネル上で最下位性のパターンに対応するＲＡＭデータを
新しいデータに変更することができる。このデータ変更
を行なう場合例えばスクロール機能モードにおいてＲＡ
ＭアドレスレジスタをＯＫ段設定、その行のＲＡＭの内
容（ＲＯＷ。）に対応するＲＡＭデータ を新し偽デー
タに書き換えながら順次ＲＡＭアドレスレジスタを０−
Ｎ−１’ｌ：でインクリメントすれば表示パネル上では
古い表示データを上にシフトしながら新しいデータを最
下行にインサートしていくことになシ、スムーズな表示
データの全面書き換えを実行できるものである０ く効 果〉 以上の本発明によれば、スクロールする行数をＲＡＭア
ドレスレジスタ（又は外部アドレス入力）の内容で決め
、スクロールするタイミングをＲＡＭアドレスレジスタ
（又は外部アドレス入力）の内容が切換わるタイミング
で決めることができるものである。即ちスクロール行数
とスクロールタイミングをＲＡＭアドレスレジスタ （
又は外部アドレス入力）の内容変更を行なうのみで決定
でき、他に特別なコントロールを必要としない。又スク
ロール機能を付与するために必要なハードウェアを極く
僅かにでき、通常の表示機能の為に使用されるハードウ
ェアを殆んど兼用できるものである０
ム同期信号Ｈが出力され九時ＲＡＭアドレスレジスタ（
又は外部ＲＡＭアドレス入力）の内容Ａがディスプレイ
カウンタにプリセットされる０従って第７図のタイミン
グ説明図釦示す様にコモン出力端子Ｃ０ＭＮ−□にスキ
ャン信号が出力されている時、ディスプレイカウンタの
値はＡになシ、従ってＲＡＭのＲＯＷアドレスがＡの行
ＲＯＷ のデータがセグメント端子Ｓ。−８ｊ、、、１
に送られる。次のコモン出力端子Ｃ０Ｍｏにスキャン
信号が出力されている時、ディスプレイカウンタの値は
Ａ＋ＩＫなシ、従ってＲＡＭのＲＯＷアドレスがＡ＋１
の行ＲＯＷＡ＋□のデータがセグメント端子Ｓｏ〜５ｊ
−７に送られる０ こうして、液晶表示装置には第８図に示す様なに、ＲＯ
ＷＡ＋ 、〜ＲＯＷＮ−１が表示ＡネルＯ上部に表示さ
れる。この第８図の表示内容は通常表示パターン「△」
をＡ＋１行ローリングしたことになっている〇 ここで、スクロール機能のモードの際にＲＡＭアドレス
レジスタで指定される行のＲＡＭｆ−タを書き換えると
（との時スイッチＳＷＡは２側にセットする。）表示パ
ネル上で最下位性のパターンに対応するＲＡＭデータを
新しいデータに変更することができる。このデータ変更
を行なう場合例えばスクロール機能モードにおいてＲＡ
ＭアドレスレジスタをＯＫ段設定、その行のＲＡＭの内
容（ＲＯＷ。）に対応するＲＡＭデータ を新し偽デー
タに書き換えながら順次ＲＡＭアドレスレジスタを０−
Ｎ−１’ｌ：でインクリメントすれば表示パネル上では
古い表示データを上にシフトしながら新しいデータを最
下行にインサートしていくことになシ、スムーズな表示
データの全面書き換えを実行できるものである０ く効 果〉 以上の本発明によれば、スクロールする行数をＲＡＭア
ドレスレジスタ（又は外部アドレス入力）の内容で決め
、スクロールするタイミングをＲＡＭアドレスレジスタ
（又は外部アドレス入力）の内容が切換わるタイミング
で決めることができるものである。即ちスクロール行数
とスクロールタイミングをＲＡＭアドレスレジスタ （
又は外部アドレス入力）の内容変更を行なうのみで決定
でき、他に特別なコントロールを必要としない。又スク
ロール機能を付与するために必要なハードウェアを極く
僅かにでき、通常の表示機能の為に使用されるハードウ
ェアを殆んど兼用できるものである０
第１図は本発明に係るもので、ドツトマトリクス液晶表
示装置とその駆動回路を組み合わせたシステムの構成説
明図、第２図はそのコモンドライバＬＳＩの内部ブロッ
ク図、第３図はそのセグメントドライバＬＳＩの内部ブ
ロック図、第４図はそのＲＡＭと液晶表示装置の説明図
、第５図はその駆動回路のブロック図、第６図及び第７
図はタイミング説明図、第８図は表示例の説明図である
。 代理人 弁理士 福 士 愛 彦（化２名）第 ／Ｆη 第２をン１
示装置とその駆動回路を組み合わせたシステムの構成説
明図、第２図はそのコモンドライバＬＳＩの内部ブロッ
ク図、第３図はそのセグメントドライバＬＳＩの内部ブ
ロック図、第４図はそのＲＡＭと液晶表示装置の説明図
、第５図はその駆動回路のブロック図、第６図及び第７
図はタイミング説明図、第８図は表示例の説明図である
。 代理人 弁理士 福 士 愛 彦（化２名）第 ／Ｆη 第２をン１
Claims (1)
- Ｌ 表示データを記憶するＲＡＭのアドレスレジスタの
内容に基いて、表示動作時に於ける表示パネルのコモン
のスキャン信号とＲＡＭのアドレス指示の同期をずらす
手段を備えたことを特徴とするドツトマトリクス液晶表
示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16068683A JPS6050592A (ja) | 1983-08-30 | 1983-08-30 | ドットマトリクス液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16068683A JPS6050592A (ja) | 1983-08-30 | 1983-08-30 | ドットマトリクス液晶表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6050592A true JPS6050592A (ja) | 1985-03-20 |
Family
ID=15720269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16068683A Pending JPS6050592A (ja) | 1983-08-30 | 1983-08-30 | ドットマトリクス液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6050592A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452928A (en) * | 1977-10-04 | 1979-04-25 | Nec Corp | Crt display unit |
| JPS58140792A (ja) * | 1982-02-15 | 1983-08-20 | 株式会社日立製作所 | 液晶表示用半導体集積回路 |
-
1983
- 1983-08-30 JP JP16068683A patent/JPS6050592A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5452928A (en) * | 1977-10-04 | 1979-04-25 | Nec Corp | Crt display unit |
| JPS58140792A (ja) * | 1982-02-15 | 1983-08-20 | 株式会社日立製作所 | 液晶表示用半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| US4395709A (en) | Driving device and method for matrix-type display panel using guest-host type phase transition liquid crystal | |
| EP0195203A2 (en) | Display controller | |
| US20050007326A1 (en) | Liquid crystal drive circuit and liquid crystal display device | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| US6028587A (en) | Display device for controlling display gradation in display dots by writing image data in image memory | |
| JP2003157060A (ja) | 表示駆動方法及び表示装置 | |
| JP2003131630A (ja) | 液晶表示装置 | |
| US7397453B2 (en) | Liquid crystal display device and driving method thereof | |
| JPS6050592A (ja) | ドットマトリクス液晶表示装置の駆動回路 | |
| JP3276205B2 (ja) | 相転移型液晶ディスプレイの書き込み方式 | |
| JP4290444B2 (ja) | 表示装置 | |
| JP2000098334A (ja) | 液晶表示装置 | |
| JPH03220592A (ja) | 液晶表示制御回路 | |
| JPH1185106A (ja) | 表示制御装置および表示装置 | |
| JP3857481B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH05108032A (ja) | 液晶駆動方式 | |
| KR100214836B1 (ko) | Pdp-tv의 정지화상 표시장치. | |
| JP2003108083A (ja) | 液晶表示装置 | |
| JPH08115061A (ja) | 液晶表示装置の駆動方法 | |
| JPH0916118A (ja) | 表示駆動装置 | |
| JPS6250818A (ja) | Ｌｃｄ表示装置 | |
| JP3756657B2 (ja) | 液晶表示装置 | |
| JP2562557Y2 (ja) | 表示制御装置 |