KR900006943B1 - 분할식 스크린 평활 스크롤링 장치 - Google Patents

Abstract

내용 없음.

Description

분할식 스크린 평활 스크롤링 장치

제1도는 본 발명의 장치의 블럭선도.

제2도는 디스플레이 장치 스크린의 배치도.

제3도는 비트 맵 메모리(bit map memory)의 배치도.

제4도는 재구성될 세그먼트(segment)들을 도시한 비트 맵 메모리의 배치도.

제5도는 한 재구성 스텝(step)이 완료된 비트 맵 메모리의 배치도.

제6도는 지향될 비트맵 메모리의 재구성을 나타내는 디스플레이 장치의 스크린의 배치도.

제7도는 제2재구성 스텝이 완료된 후의 비트 맵 메모리의 배치도.

제8도는 제3재구성 스텝이 완료된 후의 비트 맵 메모리의 배치도.

* 도면의 주요부분에 대한 부호의 설명

11 : 메인컴퓨터

13,17,21,25,35,37,39,40,43,47,49,56,58,95 및 97 : 채널

15 : 마이크로프로세서 19 :그래픽 디스플레이 제어기

23 : 버퍼 27, 29, 31 : 멀티 플렉서

33 : 비트 맵 메모리 41 : 카운터

42 : 레지스터 45 : 디코더

51 : CRT(음극선 관) 53 : 전이 레지스터

93 : 래치 회로

본 발명은 음극선관(CRT)창치가 24재 또는 25개의 정보행을 표시하는 CRT디스플레이 기술 분야에서 사용되는 분할식 스크린의 평활 스크롤링(scrol1ing)장체 관한 것이다.

시골 풍경 또는 실제 장면과 같은 그래픽(graphic)정보를 일반적인 종래 기술을 사용하여 표시할 경우에, 1개의 그래픽용이며 1개는 텍스트(text)용인 2개의 메모리 시스템을 사용하는가 하면 어떤 기술에서는 그래픽 및 텍스트가 모두 비트 맵 메모리내에 기억된다. CRT디스플레이 장이가 데이타 프로세싱 시스템과 함께 출력장치의 형태로서 사용될 때, 사용자로서는 예를 들어, 24개 또는 25개 이상의 행으로 이루어진 문서(document)의 정보 내용을 알기 원하는 경우가 종종 생긴다 예를 들어, 통상의 상업 서한의 길이는 보통 25행 이상이다.

이러한 경우에 실무상으로는 이러한 문서를 스크롤링하거나 문서의 내용을 스크롤링하게된다. 다시 말하면, 문서중 24개의 행들이 CRT상에 나타나게 되고 적절한 시간이 경과한 후에, 각각의 상부행은 단계적으로 사라지게 되는데, 이는 스크린의 상부로부터 1행, 2행, 3행 등이 사라짐에 따라 25행, 26행, 27행 등이 스크린의 저부에 추가됨으로써 CRT스크린 상에서 정보가 점핑(jumping) 또는 단계적으로 사라지게 되는 것이다.

이러한 동작은 전체 스크린 스크롤링(whole screen scrolling) 또는 단일 지역 스크롤링(single regionscrolling)으로 알려져 있다. 종래 기술의 시스템에서, 텍스트는 스크롤링 지역의 상부에서는 스크린에서 사라지게 되고 저부에서는 스크린상으로 나타나는 상호적인 이동으로 인해(관망자에게는) 점핑되는 것으로 보인다. 이 점프 동작은 연속적인 주사 동작을 위한 시작 어드레스가 주사선 값이 아니라 텍스트 행 값에 의해 변화되기 때문에 생긴다. 또한 점프 현상은 데이타 비트가 메모리 내의 한 위치로부터 다른 위치로 이동함으로 인해서도 나타나는데, 이 이동이 한 프레임(frame)에서 이루어지려면 정교하고 값비싼 하드웨어를 사용해야 된다. DEC VT 100은 분할식 스크린 평활 스크롤링과 같은 효과를 낼 수 있으나 비트 맵 메모리를 사용하지 않으므로 이 장치의 동작을 더 향상시키지는 못한다. 표시될 문서가 고정 섹션(fixedsection)이나 고정 섹션들을 갖고 있고 사용자가 스크롤링 가능한 섹션 만을 스크롤링 하기를 원하는 경우에, 이러한 동작은 DEC VT 100과 관련해서 위에서 언급한 바와 같이 분할식 스크린 스크롤링으로서 알려져 있다. 이러한 경우의 일예로서 상업 서한이 표시중일때 발신인의 이름 및 직위와 함께 서한서두(Ietterhead)가 상부 고정 섹션으로서 표시될 경우이다. "죠운즈에게(Dear Mr. Jones)"로 시작하여 결구로서 끝나는 서한의 본문은 스크롤 가능한 섹션일 수 있는 단면 서한의 저부 고정 섹션은 회사의 주소 및 전화 번호를 가질 수 있다.

종래의 기술에서는 스크린 스크롤 텍스트 및 그래픽을 분할시킬 수가 있었으나, 전술한 바와 같이 평활된 동작으로 스크린 스크롤 그래픽을 분할시킬 수가 없었다. 그러나, 본 발명의 시스템에서는 텍스트와 그래픽이 모두 분할식으로 스크린이 평활되어 스크롤링될 수 있다. 종래기술의 시스템을 그래픽과 텍스트 모두에 대해 분할식으로 스크린 평활 스크롤링을 제공하도록 설계할 경우에, 240개의 시작 어드레스 지정(SAD)을 제공하기 위한 회로를 필요로 하거나, 한 수직 동기 기간에 비트 맵 메모리의 모든 내용을 이동시켜야 할 필요(이것은 경제적으로 적합하지 않다)가 있다. 본 발명의 시스템에서는 최대로 4개의 SAD와 4개의 길이 종료값을 필요로 한다. 본 발명의 시스템에서 비트 맵 메모리의 오프(off)스크린 섹션이 비트 맵 메모리대의 스크롤 가능한 지역에 인접해 있다는 사실로 인해 본 발명의 시스템은 표시될 새로운 정보를 오프 스크린 지역에 추가시킬 수 있고, 길이 값 파라메터의 제어하에 오프 스크린 지역대로 비트 맵 메모리의 주사를 전진시킴으로써 스크롤링 동작으로 새로운 정보를 이용할 수 있게 된다.

본 발명은 종래의 기술에 비해서 하드웨어를 감소시키면서 분할식 스크린 평활 스크롤링 동작을 제공한다. 본 발명에 따른 시스템은 디스플레이 될 텍스트와 그래픽 정보를 모두 기억하는 단 1개의 메모리 장치, 즉 비트 맵 메모리를 사용한다. 따라서, 본 발명의 시스템은 2개의 메모리 시스템에 비해서 하드웨어를 감소시키면서 분할식 스크린 평활 스크롤링을 수행한다. 이러한 시스템에서, 그래픽 디스플레이를 수행하기 위해 수많은 지점을 주소지정해야 하는 문제는 그래픽 디스플레이 제어기(graphics display controller : GDC)를 사용하게 되면 크게 감소된다. 본 발명의 시스템은 GDC의 장점을 이용하며, 분할식 스크린 스크롤링 동작을 위한 어드레스를 제공하기 위해서는 최대로 4개의 시작 어드레스와 4개의 지역 길이 값을 사용한다. GDC에 의해 제공되는 4-어드레스 기술을 사용하면, 240개의 어드레스를 필요로 하는 시스템에 비해서 하드웨어가 감소된다.

본 발명의 시스템은 또한 디스플레이 배열의 변화, 즉 고정 및 스크롤링 지역의 크기 또는 위치의 변화를 조정하도록 비트 맵 메모리의 재구성을 제공한다. 본 발명의 시스템은 각각의 고정 지역용의 1개의 시작 어드레스 및 1개의 지역 길이 값 뿐만 아니라 스크롤링 지역용의 2개의 시작 어드레스 및 2개의 지역 길이 값을 제공한다. 본 발명의 시스템은 또한 메모리의 스크롤 가능한 지역에 인접해 있는 오프 스크린 지역(통상적으로 표시되지 않는 정보를 가지고 있는 메모리 지역)을 갖도록 배열된다. 스크롤링이 상향방식인 분할식 스크린 스크롤링 동작에 대해 고려해 보면(스크롤링 지역의 )상부 주사선 내에 표시된 정보는 점차 사라지고 다음의 하부 주사선으로부터의 정보가 CRT상의 스크롤 가능한 지역의 상부 선 위치내에 기입된다. 실질적으로, 이와 동시에, CRT의 스크롤링 지역의 저부 주사선 대로 기입될 새로운 정보는 비트 맵 메모리의 오프 스크린 지역으로 전송된다. 이때, 지역 길이 값은 메모리의 오프 스크린 지역내의 다음 인접행을 주사하기 위해 진행회로에 대한 이동을 제공하고, 이 인접행의 정보는 디스플레이상의 스크롤 가능한 지역의 저부행에 추가되는 새로운 정보로 된다.

이 배열에 따라, 본 발명의 시스템은 스크롤 가능한 지역을 계속 스크롤링한다. 오프 스크린 메모리 공간이 더 많이 사용되고 표시될 스크롤 가능한 정보가 아직 더 있으면 본 발명의 시스템은 이러한 정보를 취급하기 위해 메모리 공간을 찾아야 한다. 이를 달성하기 위해 본 발명의 시스템은 스크린에 이미 표시되어 스크린상에서 스크롤링되어 사라진, 정보를 보유하고 있는(비트 맵 메모리의 스크롤 가능한 지역에서 의)메모리 공간을 사용한다. 이렇게 비트 맵 메모리의 스크롤 가능한 지역을 재사용할때, 본 발명의 시스템은 스크롤 가능한 지역의 제1행을 어드레싱 한다. 이 제 1메모리 행은 스크롤링 텍스트의 최하부 행으로서 추가될 새로운 정보로 존재된다. 메모리의 스크롤 가능한 지역의 각각의 연속 행은 스크롤링 동작이 완료될때까지 다시 사용된다. 따라서, 디스플레이의 스크롤 가능한 지역에서 보여지는 정보는 원형 또는 랩-어라운드(wrap-around)메모리 장치로부터 들어오는 것으로 나타난다.

이제부터, 첨부된 도면을 참조하여 본 발명의 목적 및 특징에 대해서 더욱 상세하게 기술하겠다.

제1도에는 다수의 입출력 채널을 통해 여러 위치에서 많은 주변장치에 접속될 뿐만 아니라 국부 입력 및 출력 장치에 접속된 메인 컴퓨터(11)이 도시되어 있다. 제1도에서 채널(13)과 접속된 장치는 메인 컴퓨터(11)이 사용자에게 정보를 제공할 수 있도록 상호 동작하는 다수의 출력 시스템 중의 하나이다. 제1도에 도시된 채널들은 어드레스 정보, 데이타 정보, 명령 정보를 상이한 시간에서 전송하는 다수의 병령 와이어를 가지고 있다. 채널(13)에는 마이크로프로세서(15)가 접속되어 있다. 양호한 실시예에서, 마이크로프로세서(15)는 인텔 코포레이션(Intel Corporation)에서 제조한 8085장치이다. 이 마이크로 프로세서(15)는 등속호출 메모리(RAM) 뿐만 아니라 판독 전용 메모리(ROM)을 포함한다. 마이크로프로세서(15)는 메인 컴퓨터(11)의 전용 슬레이브(slave)로서 작용하는데, 이렇게 전용함으로써 이에 접속된 디스플레이 회로용의 데이타 정보 및 명령 정보를 쉽게 억세스할 수 있게 된다.

제1도로부터 알 수 있는 바와 같이, 마이크로프로세서(15)에는 채널(17)을 통하여 그래픽 디스플레이 제어기(이후부터 GDC라고함, 19)가 접속되어 있다. 양호한 실시예에서, GDC(19)는 NEC코포레시션에서 제조한 MICRO PD 7220이다. GDC(19)내에는 기입 클럭 발생기(2MHz)가 있어 매수평 귀선소거 시간마다 7개의 기입 싸이클이 발생되고 매 수직 귀선소거 시간마다 594개의 기입 싸이클이 발생된다. 매 기입 싸이클동안 하나의 16-미트 워드(word)가 기입된다. 물론 다른 클럭비를 사용할 수도 있다. CRT(51)에 의한 표시를 위해 데이타가 비트 맵 메모리로부터 전이 레지스터(53)으로 판독중일 때는 비트 맵 메모리에로의 기입은 싸이클에 의해 수행되지 않는다. 또한 각각의 연속적인 프레임이 표시되기 전에는 기껏해야 비트 맵 메모리의 일부분만이 새로운 정보를 기억하고 있으면 된다. 더우기 이러한 새로운 정보의 기입이 이루어지는 것은 비트 맵 메모리의 초기 오프 스크린 지역에 기억되어 있는 모든 정보가 표시 완료된 후이다.

마이크로프로세서(15)에는 채널(21)을 통해 버퍼 장치(23)도 접속되어 있다. 양호한 실시예에서, 버퍼 장치(23)은 텍사스 인스트루먼츠 코포레이션(Texas Instruments Corporation)에서 제조한 74 S 189장치들과 74 LS 191 장치로 이루어져 있으나, 다른 형태의 버퍼가 사용될 수도 있다. GDC(19)는 마이크로프로세서(15)로부터 명령 및 데이타 정보 신호를 수신하고, 채널(25)상에 어드레스 정보, 명령 정보, 및 그래픽 정보를 제공한다. 채널(25)상의 명령 신호는 멀티플렉서(MUX. 29)를 제어한다. MUZ(27 및 32)는 레지스터(42)를 통해 마이크로 프로세서(15)로부터의 명령신호에 의해 제어된다. 양호한 실시예에서, 레지스터(42)는 텍사스 인스트루먼츠 코포레이션에서 제조한 74 LS 273이다. MUZ(27)은 기입 클럭 신호에 응답하여 버퍼(23)으로부터의 텍스트 데이타 신호와 GDC(19)로부터의 그레픽 데이타 신호를 통과시킨다. 버퍼(23)은 16×10 비트로 적재되는데, 이 비트범위 내에서 하나의 완전한 문자(10×10비트)가 형성된다. 버퍼(23)으로부터의 비트 신호들은 한번에 MUX(27)로 16비트가 전진되고 이를 통하여 비트 맵 메모리(33)으로 전진된다. 양호한 실시예에서, 비트 맵 메모리는 64K×1동적 RAM(dynamic RAM)들로 구성된다. 이RAM들은 NEC코포례이션에서 제조한 MICRO D 4164-3 장치로 설계되어 있다. 그러나 다른 형태의 비트 맵 메모리를도 사용될 수 있다.

비트 맵 메모리가 1개의 주사선에 대해 50개의 어드레스 세그먼트로 배열되는 것을 고려해보자. 기입 클럭이 2MHz로 동작하므로 1개의 수평 귀선소거 기간 동안, 비트 맵 메모리는 버퍼(23) 또는 (이후 상세히 설명할) 래치(93)으로부터 7개의 16비트 워드를 수신한다는 것을 이해해야 한다. 메모리의 한 세그먼트가 채널(39)상의 어드레스 정보에 의해 선택되면, 채널(37)상의 정보가 메모리내에 기입되거나 메모리로부터 판독된바, 정보가 메모리내에 기입되려면, 후술하는 바와 같이 채널(40)상에 기입 엔에이블(enable)신호가 나타나야 한다. 기입 엔에이블 신호는 채널(47 또는 49)상에 존재하는 신호들의 조합에 따라 활성화되거나 비활성화된다. 채널(37)상에 전송되는 텍스트 정보가 있으면, 채널(49)상의 제어 정보 신호는 정확한 기입엔에이블 신호를 선택적으로 제공(또는 마스킹)하도록 MUX(32)를 통과하게 된다. 그래픽 정보가 채널(37)상으로 전송중이면, 채널(47)상의 제어 신호들은 기입 엔에이블 신호를 선택적으로 제공(또는 마스킹)하도록 MUX(32)를 통과하게 된다. 비트 맵 메모리(33)은 전이 레지스터(53)을 통하여 CRT(51)로 정보신호를 전송시킨다.

비트 맵 메모리(33)은 CRT디스플레이(51)상의 각각의 화소 위치에 대한 메모리 소자를 갖고 있는 메모리 장치이다. CRT디스플레이 장치(51)은 24개 또는 25개 행의 텍스트를 표시할 수 있고 각각의 텍스트행에 대해 10개의 비임 주사선이 있는 표준 CRT디스플레이 장치이다. 양호한 실시예에서, CRT디스플레이장치는 디지탈 이큅먼트 코포레이션(DigitaI Equipment Corporation)에서 제조한 VR 201 또는 VR240이다. 위에서 언급한 바와 같이, CRT장치(51)상의 각각의 화소 위치 또는 각각의 점(dot)위치에 대한 메모리 위치가 비트 맵 메모리(33)내에 있다. 또한 양호한 실시예에서는 비트 맵 메모리대에는, 8개의 추가적인텍스트행을 수용하기에 충분한 메모리 장치가 있다. 양호한 실시예의 경우 비트 맵 메모리(33)은 실제로는 32.8개의 텍스트 행을 수용하지만, 본 명세서에서 이 비트 맵 메모리(33)은 32재의 표시될 텍스트 행을 기억할 용량을 갖고 있는 것으로 간주하고 논의하였다. 비트 맵 메모리(33)으로부터 판독되는 정보 신호들은 채널(56)상에서 전이 레지스터(53)을 통해 CRT(51)로 전송된다.

분할식 스크린 평활 스크롤링 동작에 대하여 제1도에 도시된 회로의 동작을 고려하기 선에, GDC(19)의 다른 특징들을 더 살펴보겠다. GDC(19)는 전술한 바와 같이 4개의 시작 어드레스(staring address : SAD)뿐만 아니라 4개의 지역 길이 값(region length value. LEN) 또는 지역 종료 값을 제공할 수 있는 능력을 갖고 있다. GDC(19)는 그래픽 디스플레이 정보를 제공하도록 작용할 수도 있으나 실제로는 그래픽디스플레이 정보를 제공하는 작용은 하지 않으므로 이 동작시의 이와 같은 동작에서의 이 GDC의 주역할을 어드레스 신호를 제공하는 것이다. 비트 맵 메모리(33)대로 판독되는 정보에 대한 어드레스 신호들은 채널(25), 체널(35), MUX(29), 디코더(45) 및 채널(39)를 통해 비트 맵 메모리로 전송된다. 양호한 실시에에서, 디코더(45)는 텍사스 인스트루먼츠 코포레이션에서 제조한 74 LS 253이다. 따라서, 마이크로프로세서로부터의 화소 정보가 버퍼(23)으로 전송되고 또 이 버퍼(23)으로부터 MUX(27)로 전송되면, 이러한 정보는 GDC(19)로부터 채널(39)로 전송된 어드레스 신호들에 대응하는 위치에서 비트 맵 메모리 내에 기억된다. 비트 맵 메모리(33)이 CRT(51)에 정보를 제공할때, 즉 정보가 판독될때 GDC(19)는 CRT로 전송될 이러한 정보가 비트 맵 메모리의 어느 위치에서부터 판독될 것인가를 선택하기 위한 어드레스 정보 신호를 채널(39)상에 제공한다. GDC(19)는 4개의 시작 어드레스(SAD)와 4개의 지역 길이 값(LEN)을 제공할 수있는 것으로 위에서 언급하였으나, 모든 동작에 대해서 이러한 4개의 어드레스가 필요한 것은 아니다. 특히, 후에 상술하듯이 4개의 SAD값 및 4개의 LEN값은 스크롤링 동작 중에 이용된다. GDC장치(19)는 최소한 2개의 레지스터를 포함하는데, 한개는 현재 시작 어드레스 레지스터(SAD)이고 다른 1개는 현재 길이값 레지스터(LEN)이다. 레지스터 SAD1에서 SAD4는 비트 맵 메모리대의 4개의 주사선 블록 각각에 대해 제1주사선의 제1어드레스의 번지를 기억하고 있다. 마찬가지로, 레지스터 LEN1에서 LEN4 각각은 이 4개의 블록 각각의 주사선의 수를 기억하고 있다.

전술한 바와 같이, GDC창치(19)는 CRT의 전자 비임의 전송에 대하여 적절히 동기되어 시스템을 통해 정보를 전송시킬 수 있는 수평 및 수직동기 신호를 발생시킨다. 이러한 수평 및 수직 동기 신호들은 접속부(57)을 통해 CRT(51), 전이 레지스터(53) 및 마이크로프로세서(15)로 전송된다. 기입 신호는 접속부(31)을 통해 버퍼(23)과 수신지(destination) 카운터(41)로 전송된다. 비트 맵 메모리로부터의 출력을 CRT에 전송하는데 있어 GDC(19)내의 어드레스 카운터는 기입 신호에 의해 증가(주사선당 50씩 증가)되고 지역값 레지스터는 수평 동기 신호에 의해 감소(주사선당 1만큼씩 감소)된다. 또한 마이크로프로세서(15)로 전송되는 수직 동기 신호(표시된 프레임망 하나씩)는 RAM(18)내의 어드레스 정보의 값을 증가 또는 감소시키는데, 이러한 제어로 GDC(19)로 전송되는 새로운 시작 어드레스 정보의 기준이 제공된다. 전술한 바와같이 전체 주사선은 비트 맵 메모리 대에서 50개의 어드레스를 수반하며 전체 텍스트 행은 500개의 어드레스를 수반한다. 그러므로,(CRT상에서 한행의 텍스트를 구성하는) 10개의 주사선이 종료될때, 어드레스 카운터는 500으로 변한다. 상술한 바와 같이, 수평동기 신호는 길이 값 레지스터 대의 값 "0"으로 될때까지 이 값을 감소시키도륵 작용하므로, 이 "0"으로 될때에 시스템은 어떤 주사선 블록에 대응하는 비트 맵 메모리의 선정된 지역의 표시가 완료되었다는 것을 인식하게 된다. 선정된 지역이 표시된 후에, 시스템은 표시될 다음 지역에 대한 새로운 시작 어드레스를 제공한다. 새로운 시작 어드레스는 GDC창치(19)로부터 유입되어 이 어드레스는 채널(25 및 35), MUX(29), 디코더(45) 및 채널(39)를 통하여 비트 맵 메모리로 전송된다.

제1도와 관련하여 언급한 설명을 참조하여 제2도를 살펴보면 시스템이 어떻게 동작하는지 더 잘 이해할 수 있다. 2개의 텍스트 행으로 이루어진 고정 지역(59)를 가지고 있는 문서, 예를 들어 상업 서한이 있다고 가정하자, 예를 들어 (제2도에 도시된)고정 지역(59)가 조직의 서한 서두뿐만 아니라 로버트 스미스 사장(Robert Smith, President)과 같은 발신인의 직위 및 이름으로 구성될 수 있다. 상법서한 (65)는 두개의 텍스트 행으로 이루어진 저부 고정 지역(61)을 가지고 있으며 이 지역(61)은 조직의 주소 및 장거리 요금무료(toll-free) 전화 번호를 포함하고 있다고 생각해보자. 위와 같은 가정에 따라 문서(65)가 스크린에 표시될때, 고정지역(59 및 61)이 스크린에 표시되는 24개의 가능한 텍스트 행들 중에 4개의 선을 사용하게된다. 또한, 수신인의 이름과 주소, 서두 인사로 시작하여 결구로 끝나는 서한 본문이 28행의 텍스트로 구성된다고 가정하자. 제2도에서 서한 본문은 지역(63)으로 표시하였다. 앞서 언급한 바와 같이, 비트 맵 메모리는 양호한 실시예에서, 32행의 텍스트를 기억할 수 있고 또한 앞서 언급한 바와 같이, 상법분야에서 일반적으로 허용되는 CRT디스플레이는 24행의 텍스트를 표시하는 것이 표준이다.

비트 맵 메모리의 "오프 스크린"지역은 디스플레이와 관련하여 여러가지 작업을 하기 위해 사용되는 정보를 가질 수 있다. 그러나 본 발명의 논의를 위해 메모리의 오프 스크린 지역을 배경자료로 적재되어 있다고, 즉 지능이 없다고 생각하겠다.

제3도는 디스플레이 정보에 이용할 수 있는 32개의 텍스트 행의 메모리를 갖고 있는 양호한 실시예에서 사용된 비트 맵 메모리를 도시한 것이다. 물론, 상이한 용량을 가진 다른 메모리가 사용될 수도 있다(제2도에 도시된). 문서(65)를 나타내는 정도가 실제로는 제3도에 도시된 비트 맵 메모리내에 기억된다는 것을 생각하면, 서한(65)의 상부 고정부분(59)는 비트 맵 메모리의 첫번째 2개의 텍스트 행(59A)에 기억된다는 것을 알 수 있다. 서한(65)의 본문(63)으로부터의 30행중 20행은 메모리의 스크롤 가능한 지역(67)대에 기억되며, 서한(65)의 하부 고정 지역(61)은 제3도에 도시한 메모리의 하부의 2개의 텍스트 행(61A)에 기억된다. 이와같이 처음에는 비트 맵 메모리의 처음의 22개 및 마지막의 2개의 텍스트 행들은 온-스크린(on-screen) 정보에 대해 기억된다. 하부 고정 지역(61A)와 스크롤 가능한 지역(67) 사이의 메모리 지역(즉,23번째부터 30번째 텍스트 행) (69)는 오프 스크린 정보가 기억된다는 지역이다. 본 발명의 기본적인 원리는 평활 스크롤링동안 온-스크린 스크롤 가능정보를 가지고 있는 지역이 각각의 연속적인 프레임에 대해 하나의 주사선에 의해 표시된다는 것이다.

정보가 제3도에 도시한 바와같이 비트 맵 메모리(33)내에 기억되어 있어 이 정보가 CRT에로 판독되면, 상부 고정 지역(59A) 대의 정보는 디스플레이 스크린의 상부에 나타나게 된다. 서한의 처음에 20행은 그 아래에 나타나게 되고, 하부 고정 지역(61A)에 기억된 정보는 스크린 상의 최종 2행으로 나타나게 된다.

서한의 본문이 스크롤링 될때 서한 본문의 30행이 보여지도록 시스템이 분할식 스크린 스크롤링 모우드로 동작하게 되는 것을 생각해 보자. 이 동작을 수행하기 위해서 GDC 장치(19)는 제3도에 도시한 바와같은 제1시작 어드레스(SAD1)을 비트 맵 메모리(33)으로 전송시킨다. 동시에 지역 길이 종류값(LEN 1)이 비트 맵 메모리의 상부 고정 지역대의 주사선 수에 대응하는 지역 길이 값 레지스터의 끝부분에 기억된다. 한가지 상기할 점은 LEN 값은 수평 동기 펄스(텍스트 행당 10)에 의해 감소되므로, LEN 1은 이 예에서 20으로 된다. LEN 1이 전술한 바와같이 감소되어 0으로되면, 시스템은 고정 지역(59A) 정보가 비트 맵 메모리로부터 전송되었음을 인식하며, GDC(19)는 비트 맵 메모리에 제2시작 어드레스(SAD 2)를 전송시키게 된다. 제3도에 도시한 바와같이 제2시작 어드레스(SAD2)는 제3텍스트 행(71)의 제1주사선이 된다. 또한 상기할 점은 텍스트 행마다 500개의 어드레스가 있으므로, 이 예에시 SAD 2의 값은 1000으로 된다. 동시에, 비트 맵 메모리의 스크롤 가능한 온-스크린 지역내의 주사선 수에 대응하는 제2지역 길이 종료 값(LEN 2)이 수평 동기 신호에 응답하여 감소되도록 GDC 내의 지역 길이 값 레지스터의 끝부분에 적재된다. 제2지역 주사를 의해서는 200개의 주사선을 수반하고 또 각 주사선은 하나의 수평 동기 펄스를 수반하므로(제3도에 도시된 바와같이) LEN 2 값은 200이 된다. LEN 2 값이 감소되어 "0"으로 되면 시스템은 스크롤 가능한 지역(67)이 표시되었다는 것을 인식하며 GDC(19)는 제3도에 도시한 바와같이 제3시작어드레스(SAD 3)을 전송시킨다. 이 예에서 SAD 3은 15,000으로 된다. 동시에 비트 맵 메모리의 저부 고정 지역내의 주사선 수에 대응하는 제3지역 길이 종료 값(LEN 3)은 GDC 내의 지역 길이 값 레지스터의 끝부분에 적재하는데, 이 값은 이 예에서 20으로 된다. LEN 3이 감소되어 "0"으로 되면 시스템은 표시될 다음 프레임에 대응하는 비트 맵 메모리를 두번째로 전체 주사하기 시작한다.

비트 맵 메모리를 두번째로 전체 주사하는 동안 GDC(19)는 이미 제공된 것과 동일한 SAD 1과 LEN 1을 제공한다. 그러나, LEN 1이 0으로 감소되었으며 제2시작 어드레스는(제3도에 도시한 바와같은) SAD2A로 될것이 이는 텍스트 행(71)의 제2주사선을 나타내게 된다. LEN 2A 값은 LEN 2 값과 동일하게 될것이나 이전 프레임에서 오프-스크린(off-screen)이었던 메모리 지역의 제1주사선으로 주사가 진행된다. 그러므로 스크롤 가능한 지역은(한 프레임에 대해) 한번에 1개의 주사선씩 전진될 것이고 스크롤링 동작을 평활하게 된다. 만약 SAD 2가 텍스트 행(77)의 첫번째 주사선인 위치 SAD 2B에 있다면, 스크롤은 한번에 한 행의 텍스트를 점프하게 되는데, 이는 앞서 논의한 바와같이 종래기술의 시스템에서 발생하는 것이다. 따라서 종국적으로 SAD는 SAD 2B의 값(즉, 1500)으로 될 것이고 두번째 텍스트 행(77)은 고정 지역(59)에 인접하게 나타나도록 스크린 상에서 상향 이동되며 텍스트 행(71)의 정보는 사라지게 된다. 이 부분의 스크롤 동안에 제2지역 길이 종료 값은 변화되지 않는다. 텍스트 행(77)이 고정부분(59)에 인접하게 이동되며, 최초 오프 스크린 지역의 첫번째 텍스트 행(75)는 실제로 스크롤 가능한 지역으로 이동된다. 이에 앞서 또는 이때쯤, 버퍼로부터의 정보는 오프 스크린 지역으로, 특히 텍스트 행(75)로 읽혀지게 되므로 이정보는 스크린 상에 스크롤링 지역의 최종 행으로서, 즉 이 첫번째 스크롤링 단계전에 행(73)이 점유했던 위치에 나타나게 된다.

각각의 LEN 2값이 다음 프레임에 대해 0에 도달하면, GDC 장치(1g)는 이전의 값과 동일한 값을 갖는SAD 3 및 LEN 3을 제공하게 된다. 시스템은 계속적으로 이 동작을 수행하여 최초 오프 스크린 지역내의텍스트 행(79)가 표시완료되면, 이 텍스트 행(79)는 서한 본문 중에서는 제28행이고 비트 맵 메모리에서는 제30번째 텍스트 행이므로 시스템은 프로그램에 의해 최초 오프 스크린 지역의 전 대용이 비워졌다는 것, 다시 말해 현재 스크롤 가능한 지역의 일부가 되었다는 것을 인식한다. 따라서, 시스템은 메모리 중 적재되었던 텍스트 행(71) 부분을 다시 사용해야 한다. 마이크로프로세서(15)는 시작 어드레스가 어떤 것인지 계속 추적하므로, 시작 어드레스가 5,000일때 이 어드레스는 비트 맵 메모리의 11번째 텍스트 행을 나타내므로 시스템의 동작은 어느정도 변하게 된다. 11번째 텍스트 행이 현재 스크롤 가능 지역의 첫번째 행인 동안의 스크롤링 동작에서, LEN 2C 값은 비트 맵 메모리의 10번째 텍스트 행이 현재 스크롤 가능 지역의 첫번째 행인 이전의 스크롤링 동작 동안의 LEN 2C 값보다 1이 작다. 이와같이 되는 것은 비트 맵 메모리의 11번째 행이 스크롤 가능 지역의 첫번째 행인 스크롤링 동작동안 스크롤 가능 지역은 고정 지역(61A)를 주사할때 한 주사선만큼 감소되기 때문이다. 이 상황하에서 제3시작 어드레스는 SAD 3A로 되는데, 이는 텍스트 행(71)의 첫번째 주사에 대한 어드레스였던 SAD 2와 동일한 어드레스이다. 이 상황에서 LEN 3A 값은 1이다. 스크롤 가능 지역의 12번째 텍스트 행이 비트 맵 메모리의 첫번째 행일때의 스크롤링 동작을 수행하기 위해서는 LEN 2C 값은 주사가 고정 지역(61A)대로 이동하지 못하도록 비트 맵 메모리의 11번째행이 스크롤 가능 지역의 첫번째 텍스트 행이었을 때의 LEN 2C 값보다 작은 10으로 되고, LEN 3B 값은 20으로 되므로, 비트 맵 메모리의 텍스트 행(71 및 77)이 현재 사용중에 있게 된다.

유념할 점은 이 재사용 동작중에, 세번째 온-스크린 지역에 대한 LEN 값이 0으로 될 때마다 제4시작어드레스(SAD 4)가 제3도에 도시한 바와같이 사용되고, 제4지역 길이 종료 값(LEN 4)는 고정 지역(61A)를 스크린 상에 나타나게 하기 위해 사용된다는 것이다. 이 동작은 방금 기술한 바와같이 계속되는데, LEN 2C 값은 평활 스크롤링동안 매 프레임에 대한 연속적으로 감소되나 세번째 온-스크린 지역(즉, 3A, 3B 등)에 대한 LEN 값은 램-어라운드 스크롤링 동작을 수행하기 위해서 증가된다.

지금까지 설명한 본 발명의 예를 재고해보면, 스크롤링 동작중 초기부분에서, 주사 선에 의해 적은 정보가 비트 맵 메모리대의 행(71)로부터 전송되더라도 수신인의 이름이 형광체에 의해 스크린 상에 최초로 유지된다. 행(77)로부터의 정보가 스크린의 제 3 행에 나타나도록 전송되는 것과 동시에 수신인의 이름은 사라지게 되고, 수신인의 주소가 첫행에 나타난다. 서한 본문중 저부에 있는 행(73)은 위치(74)로 올라가고, 행(75)의 정보는 위치(73)으로 이용될 수 있게 된다. 종종 오프 스크린 지역대의, 특히 행(75)의 정보는 배경정보, 즉 무기능 정보이므로, 이 배경 정보는 위치(73)대에 나타나지만, 그 즉시 지능이 행(75)가 버퍼(23)으로부터의 데이타와 항께 적재된 것으로 스크린상에 기입된다. 유념할것은 제2온-스크린 지역에 대한 최초의 지역 길이 값의 종료 값은 모든 오프 스크린 지역(69)에 최초로 기억되어 있는 모든 정보가 표시될 때까지 변화되지 않는다. 그후, 제2온-스크린 지역에 대한 지역 길이 값의 종료 값이 초기 스크롤링 지역값으로부터 감소되고, 게3온-스크린 지역에 대한 지역 길이 값의 종료값이 새로이 재사용된 스크롤링 지역에 대해 증가된다. 새로운 정보가 오프 스크린 지역에 추가될 수 있고, 진행 중인 비트 맵 메모리의 주사가(새로운 정보인 경우에) 오프 스크린 지역대로 수행된다는 사실로 연해 시스템은 분할식 스크린 평활 스크롤링 동작을 하드웨어 및 시간면에서 경제적으로 실행할 수 있다.

스크롤 가능한 지역의 크기 또는 위치가 변화되어야 할 경우 시스템은 재구성을 실행할 수 있다. 비트 맵메모리의 재구성은 메인 컴퓨터로부터의 명령에 의해 달성할 수 있지만, 유념할 것은 메인 컴퓨터가 모든종류의 동작을 수행하는 것은 과부담이 되며 또한 비트 맵 메모리를 재구성하는데 메인 컴퓨터를 사용하는것은 메인 컴퓨터의 시간의 낭비라는 점이다. 또한 비트 맵 메모리를 재구성하는 것이 국부적으로 필요할수도 있으며, 실제로 국부적인 부분과 관련된 정보는 국부적으로 이용할 수 있다. 예를들어, 메인 컴퓨터에 접속된 다수의 이러한 CRT 시스템들이 있을 수 있고, 다른 시스템들은 변화된 비트 맵 메모리의 재구성을필요로 하지 않을 수도 있다. 따라서, 본 시스템은 비트 맵 메모리의 국부적인 재구성을 제공한다.

비트 맵 메모리가 제4도에 도시한 형태로 분할식 스크린 스크롤링 동작을 한 후에 종료된다고 생각해보자. 제 4도에는 8개의 텍스트 행을 갖는 고정 상부 지역(FT:81),4개의 텍스트 행을 갓는 스크롤링 지역(SRB:83), 8개의 텍스트 행을 갖는 오프 스크린 지역(OS:85),4개의 텍스트 행을 갖는 스크롤링 지역(SRA:87) 및 8개의 텍스트 행을 갖는 고정 저부 지역(FB:89)가 도시되어 있다. 사용자가 전체 스크린스크롤링령될 수 있도록 시스템을 재구성하기를 원하며, 사용자가 제6도에 도시한 바와같이 디스플레이되기를 원한다고 가정하자. 이것을 달성하기 위해, 시스템은 재구성 모우드로 동작한다.

시스템이 재구성 모우드로 동작할때, 4-행 데이타 어레이(SRB,83)은 오프 스크린 지역(85)의 처음의4행으로 이동되어 제5도에서 세그먼트 SRB로 도시되어 있는 새로운 오프 스크린 지역이 생긴다. 상술한 세그먼트를은 수직 및 수평 동기 신호의 발생에 대응하는 수평 및 수직 귀선 소거 기간동안 수행한다. 이것은 GDC 장치(19)가 시작 어드레스를 MUX(29) 및 디코더(45)를 통해, 채널(39)를 따라 비트 맵 메모리(33)으로 전송시킴으로써 달성된다. 이 어드레스는 판독을 실행하기 위한 것이므로, 이 어드레스에 있는 정보는 (91)을 통해 래치(93)으로 판독된다. 그 다음 마이크로프로세서(15)는 채널(95)를 통해 수신지 어드레스를 수신지 카운터(41)로 전송하고, 채널(43), MUX(29), 디코더(45) 및 채재널(39)를 통해 비트 맵 메모리로 전송한다. 따라서, 레치(93)에 의해 유지된 정보는 카운터(41)에 의해 제공된 수신지 어드레스에 배치되도록 채널(97), 채널(35), MUX(27) 및 채널(37)을 마라 비트 맵 메모리(33)대로 다시 전송될 수 있다. 재구성 모우드에서, GDC(19)대의 시작 어드레스 레지스터 및 카운터(41)은, 행단위로 화소 정보가 시작어드레스에서 시작하여 비트 맵 메모리로부터 전송된 다음 카운터(41)에 의해 체공된 수신지 어드레스에서 시작하여 비트 맵 메모리로 복귀되도록 기입 신호들에 응답하여 증가된다. 이와같은 방법으로, LEN 값이 0으로 되면, 시스템은 메모리의 어떤 세그먼트가 재구성 동작에 따라 재배치되었다는 것을 인식하게 된다.

제4도 및 제5도를 참조하면, 방금 기술한 동작을 이해하게 될 것이다. 재구성 동작중에, 시스템은 제6도에 도시한 바와같이 정보를 표시할 것이므로, SAD 1은 제4도에 도시한 바와같이 제1시작 어드레스이다. LEN 1 값은 제4도에 도시한 바와같이 여덟번째 텍스트 행의 마지막 주사선에 대응한다. SAD 2 값은SRA 세그먼트가 시작하는 주사선의 주소에 대응하고, LEN 2 값은 SRA 세그먼트가 종료하는 주사선에 대응한다. SAD 3 값은 아홉번째 텍스트 행의 첫번째 주사선의 어드레스에 대응하는바 다시말해 SRB 세그먼트가 시작하는 값이고, LEN 3 값은 12번째 텍스트 행의 주사선에 대응하므로 다시말해 SRB 세그먼트가 종료하는 주사선이다. 그러나, 유념할 것은 OS 세그먼트의 시작시에, 시스템은 수신지 어드레스(DES 1)을제공했다는 점이다. 이 시스템은 재구성 단계를 실행하도록 프로그램된다. 그러므로, SRB로부터의 정보는 수직 및 수평 귀선 소거 기간동안 채널(91) 상으로 판독되고 OS 세그먼트의 처음의 4개의 텍스트 행내에, 즉 텍스트 행 13 내지 16내에 재배치된다. 이 제1단계를 수행한 후의 비트 맵 메모리의 재구성은 제 5도에서 알 수 있다. 제4도에서 LEN 3이 0이면, 시스템은 SAD 4로 진행하여 이미 기술한 바와같이 LEN 4로끝난다. 제 1단계를 재구성을 수행한 후의 비트 맵 메모리의 제 5도에 도시한 바와같이 나타난다.

두번째의 전체 주사 동작시에, SAD 1, LEN 1, SAD 2 및 LEN 2는 제5도에 도시한 바와같이 된다. 유념할 점은 수신지 어드레스 2(DES 2)도 발생되는데, 이 수신지 어드레스 2는 제5도에서의 OS 세그먼트(85A)의 첫번째 주사선, 즉 9번째 텍스트 행의 첫번째 주사선이다. 따라서, SRA 세그먼트(87)에 기억되어 있는 데이타 어레이가 비트 맵 메모리로부터 채널(91) 상으로 판독되며 후에 수신지 어드레스(DES 2)에서 시작하여 비트 맵 메모리내에 재배치된다. 그 다음, SAD 3 및 LEN 3 뿐만 아니라 SAD 4 및 LEN4는 제7도에서와 같이 되도록 비트 맵 메모리를 재구성시키기 위해 사용된다. 제7도에서 SRA 데이타 어레이는 제4도에서 SRB 데이타 어레이가 기억되어 있던 곳이고, SRB 데이타 어레이는 제4도에서 OS 데이타 어레이의 상부에 있던 것이라는 것을 알 수 있다. 재구성의 최종 단계는 제7도에 도시한 바와같이SAD 1을 제공하여 제7도에서 LEN 1 값에 도달될 때까지 계속 주사함으로써 달성된다. SAD 2 신호는 수신지 3(DES 3) 신호가 발생됨과 동시에 게7도에 도시한 바와같이 발생되므로, 고정 저부 지역(89)에 기억되어 있는 데이타 어레이는 제7도에 도시한 바의 비트 맵 메모리로부터 채널(91) 상으로 판독된 다음DES 3 어드레스로 복귀한다. 이 재구성 단계로 인해 세그먼트(89)로부터의 데이타 어레이는 제7도의 OS지역(85C)으로 배치되므로 제3단계의 재구성 수행 후에 비트 맵 메모리는 제8도에 도시한 바와같이 구성된다.

지금까지의 설명으로부터 알 수 있는 바와같이, GDC 장치(19)는 필요한 동작을 수행하기 위해 4개의 시작 어드레스 및 4개의 길이 값들만을 제공한다. 또한, 비트 맵 메모리의 오프 스크린 지역들은 상술한 동작을 수행하고 분할식 스크린 평활 스크롤링 동작을 수행하기 위해 필요하게 된다는 것을 유념해야 한다. 재구성 모우드에서 상호변경되거나 이동될 지역들은 면저 오프 스크린 지역으로 이동되어야 하는데 상기 지역들은 관찰자가 재구성 과정이 수행되고 있다는 것을 실제로는 알지 못하도록 이 오프 스크린 지역에 기억되어 표시되지 않을 수 있다. 비트 맵 메모리의 주사 동작이 상술한 바와같은 종료 지역 값 파라메터의 제어하에 오프 스크린 지역으로 계속 수행될 수 있도록 오프 스크린 지역은 스크롤 가능 지역에 인접하게 있어야 한다. 상술한 바와같이 프레임당 1개의 주사선씩 디스플레이를 전진시킴으로써, 분할식 스크린 스크롤링은 한번에 1개의 텍스트 행을 "점프"하는 동작이 아닌 평활 동작으로 되는데, 이 명활 스크롤링도 역시 본 발명의 목적중의 하나이다. 최대로 4개의 시작 어드레스와 4개의 종료 값을 제공하기 위해 GDC를 사용하면, 비트 맵 메모리의 모든 세그먼트에 대해 어드레스를 제공하도록 하드웨어를 사용하는 것에 비해 경제적으로 된다.

Claims (9)

1. 메인 컴퓨터(11)로부터의 정보를 표시하기 위해 사용되고, 표시될 화소 정보를 기억시키기 위해 비트맵 메모리(33)을 사용하는 음극선관 디스플레이 장치에 있어서, 상기 메인 컴퓨터(11)로부터 명령 데이타 및 어드레스 데이타 뿐만 아니라 코드화된 텍스트 신호를 수신하도록 상기 메인 컴퓨터(11)에 연결되고, 상기 코드화된 텍스트를 나타대는 텍스트 문자를 정하는 비트 신호들의 어레이로 상기 코드화된 텍스트 신호를 엔고딩시키도록 형성된 마이크로프로세서 장치(15), 이 마이크로프로세서 장치에 접속되고 논리 회로를갖고 있으며 어드레스를 계수하기 위한 최소한 하나의 어드레스 레지스터(SAD)와 주사선을 역계수하기 위한 지역 길이 레지스터(LEN)을 갖고 있고, 상기 마이크로프로세서 장치로부터 수신된 명령 신호와 어드레스 신호를 기억시키기 위한 장치를 갖고 있으며, 상기 비트 맵 메모리(33)의 각 어드레스에(대응하여 상기어드레스 레지스터를 l씩 증가시키고 상기 비트 맵 메모리의 각 주사선에 대응하여 상기 지역 길이 레지스터를 1씩 감소시키도록 형성된 제어기 회로(19); 상기 마이크로프로세서 장치로부터 상기 비트 신호들의 어레이를 수신하도록 이 마이크로프로세서 장치에 접속되고 상기 비트 맵 메모리에 상기 비트 신호들의 어레이를 전송시키기 위해 비트 맵 메모리에 접속된 제1회로 장치(23,27); 및 상기 지역 길이 레지스터가 감소되어 0으로 될때까지 상기 비트 맵 메모리의 특정 지역내에 화수들이 판독되도록 상기 제어기 회로(19)가 프로임 단위로 상기 비트 맵 메모리에 제1시작 어드레스 및 연속 어드레스를 전송시키도록 작용하고, 그후 스크롤링 동안 각 프레임 단위로 표시되는 기억된 정보가 한번에 한 주사선씩 사라지어 이 디스플레이가 사라지는 부분을 향해 이동하는 것으로 관찰자에게 나타나도록 선행 프레임에 대한 시작 어드레스화한 주사선 만큼 다르게 하여 한 프레임에 대한 시작 어드레스에 의해 각 프레임이 표시되도록 상기 어드레싱 및 판독 과정이 반복되게 하기 위해, 상기 제어기 회로로부터 어드레스 신호를 수신하도록 제어기 회로에 접속되고 또한 상기 비트 맵 메모리(33)으로 어드레스 신호를 전송시키도록 이 비트 맵 메모리에 접속된제2회로 장치(29,45)를 포함하는 분할식 스크린 평활 스크롤링 동작을 실행하기 위한 회로를 포함하는 것을 특징으로 하는 음극선관 디스플레이 장치.
2. 제1항에 있어서, 상기 비트 맵 메모리(33)이 고정 지역, 스크롤 가능 지역 및 이 스크롤 가능 지역과 인접해 있는 오프 스크린 지역을 갖고 있으며, 상기 특정 지역이 상기 스크롤 가능 지역이며, 상기 스크롤가능 지역을 포함하여 주사선들에 기억되어 있는 첫번째 데이타 어레이가 다수의 연속 프레임 각각에 대해한 주사선만큼 전이되는 것을 특징으로 하는 음극선관 디스플레이 장치.
3. 제2항에 있어서, 상기 마이크로프로세서 장치(15)가 상기 오프 스크린 지역에 최초로 포함된 주사선들에 새로운 데이타를 전송함으로써 상기 오프 스크린 지역에 최초로 포함된 주사선들로부터 판독되는 상기데이타가 새로운 정보로 되는 것을 특징으로 하는 음극선관 디스플레이 장치.
4. 제1항에 있어서, 상기 마이크로프로세서 장치(15)가 상기 코드화된 텍스트 신호의 수신에 응답하여 문자를 정하는 상기 비트 신호의 어레이를 전송시키도록 형성된 판독 전용 메모리(16)을 포함하는 것을 특정으로 하는 음극선관 디스플레이 장치.
5. 제1항에 있어서, 상기 제어기 회로(19)가 상기 마이크로프로세서 장치(15)로부터 그래픽 비트 신호를 수신하고 상기 제1회로 장치중 제1부분(27)을 통해 이 그래픽 비트 신호를 전송하는 것을 특징으로 하는 음극선관 디스플레이 장치.
6. 제5항에 있어서, 상기 제1부분이 제1모우드로는 상기 비트 신호들의 어레이를 통과시키고 제2모우드로는 상기 그래픽 비트 신호를 통과시키는 제1멀티플렉서(27)을 포함하는 것을 특징으로 하는 음극선관디스플레이 장치.
7. 제Ⅰ항에 있어서, 상기 제1회로 장치(23,27)이 상기 비트 신호들의 어레이를 수신하여 이 신호들의 어레이가 상기 비트 맵 메모리(33)으로 전송될 때까지 이를 보유하기 위한 버퍼(23)을 포함하는 것을 특징으로 하는 음극선관 디스플레이 장치.
8. 제3항에 있어서, 상기 오프 스크린 지역에 최초로 포함된 상기 주사선들에 기억되어 있는 모든 데이타가 스크롤링 동안 한 프레임으로 처음으로 표시된 후에, 다음 프레임에서 상기 스크롤 가능 지역에 최초로 포함된 것번째 주사선에 기억되어 있는 데이타가 상기 오프 스크린 지역에 최초로 포함된 마지막 주사선에 기억되어 있는 데이타가 표시된 후 즉시 표시되는 것을 특징으로 하는 음극선관 디스플레이 장치.
9. 제8항에 있어서, 상기 오프 스크린 지역에 최초로 포함된 첫번째 주사선에 기억되어 있는 데이타가 표시된 후에 상기 마이크로프로세서 장치(15)가 상기 스크롤 가능 지역에 최초로 포함된 첫번째 주사선에 새로운 정보를 전송시키는 것을 특징으로 하는 음극선관 디스플레이 장치.

Images