JPS59206881A - デイスプレイ装置 - Google Patents
デイスプレイ装置Info
- Publication number
- JPS59206881A JPS59206881A JP58078519A JP7851983A JPS59206881A JP S59206881 A JPS59206881 A JP S59206881A JP 58078519 A JP58078519 A JP 58078519A JP 7851983 A JP7851983 A JP 7851983A JP S59206881 A JPS59206881 A JP S59206881A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- scrolling
- start address
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＣＲＴ （陰極線管）の画面上に、順次ス
キャン方式により画像表示を行うディスプレイ装置に関
するものである。
キャン方式により画像表示を行うディスプレイ装置に関
するものである。
まず、従来における順次スキャン方式によるディスプレ
イ装置の表示方式について説明する。第１図は従来の順
次スキャン方式によるディスプレイ装置を示すブロック
構成図である。図において、１は主制御部、２はリフレ
ッシュメモリ部、３はタイミング制御部、４はビデオ制
御部、５はＣＲＴである。
イ装置の表示方式について説明する。第１図は従来の順
次スキャン方式によるディスプレイ装置を示すブロック
構成図である。図において、１は主制御部、２はリフレ
ッシュメモリ部、３はタイミング制御部、４はビデオ制
御部、５はＣＲＴである。
第２図は第１図のディスプレイ装置の表示動作に関する
要部を詳細に示すブロック構成図で、第１図と同一部分
には同一符号を用いて表示してあり、その詳細な説明は
省略する。図において、２ａはアドレスマルチプレクサ
、２ｂはメモリ、３ａはアドレスカウンタ、３ｂは同期
信号発生回路、４ａは並直列変換回路である。
要部を詳細に示すブロック構成図で、第１図と同一部分
には同一符号を用いて表示してあり、その詳細な説明は
省略する。図において、２ａはアドレスマルチプレクサ
、２ｂはメモリ、３ａはアドレスカウンタ、３ｂは同期
信号発生回路、４ａは並直列変換回路である。
次に、上記した従来の順次スキャン方式によるディスプ
レイ装置の動作について説明する。主制御部１はリフレ
ッシュメモリ部２との読出し／書込みを制御し、新しい
画像データの書込みなどを行う、リフレッシュメモリ部
２のデータはタイミング制御部３のアドレスカウンタ３
ａＫよす、ラスタ走査と同期して順次に読出され、ビデ
オ制御部４へ送られる。ビデオ制御部４では読出しデー
タを並直列変換回路４ａにより並直列変換し、ビデオ信
号として、ＣＲＴ５へ同期信号発生回路３ｂからの同期
信号と共に送る。従来の順次スキャン方式によるディス
プレイ装置では、上記した動作を、通常、毎秒５０回程
度繰り返すことによって、ＣＲＴ５の画面上に画像を表
示させる様にするものである。
レイ装置の動作について説明する。主制御部１はリフレ
ッシュメモリ部２との読出し／書込みを制御し、新しい
画像データの書込みなどを行う、リフレッシュメモリ部
２のデータはタイミング制御部３のアドレスカウンタ３
ａＫよす、ラスタ走査と同期して順次に読出され、ビデ
オ制御部４へ送られる。ビデオ制御部４では読出しデー
タを並直列変換回路４ａにより並直列変換し、ビデオ信
号として、ＣＲＴ５へ同期信号発生回路３ｂからの同期
信号と共に送る。従来の順次スキャン方式によるディス
プレイ装置では、上記した動作を、通常、毎秒５０回程
度繰り返すことによって、ＣＲＴ５の画面上に画像を表
示させる様にするものである。
次いで、上記した従来の順次スキャン方式によるディス
プレイ装置でスクロールを実現する方式について説明す
る。その代表的な方式として、第２図に示す様な構成に
おいて、リフレッシュメモリ部２内でスクロールを行う
分だけ、メモリアドレスをずらして主制御部１よりデー
タを書替えることによって実現できる。この方式では、
上記した様に、本来ならばＣＲＴ５の画面に新しく表示
する画像のみ追加書込みを行えば良いにもかかわらず、
リフレッシュメモリ部２の内容のすべてを書替えなけれ
ばならず、このため、むだなデータ転送が多くなり、処
理に時間がかかるという欠点があった。
プレイ装置でスクロールを実現する方式について説明す
る。その代表的な方式として、第２図に示す様な構成に
おいて、リフレッシュメモリ部２内でスクロールを行う
分だけ、メモリアドレスをずらして主制御部１よりデー
タを書替えることによって実現できる。この方式では、
上記した様に、本来ならばＣＲＴ５の画面に新しく表示
する画像のみ追加書込みを行えば良いにもかかわらず、
リフレッシュメモリ部２の内容のすべてを書替えなけれ
ばならず、このため、むだなデータ転送が多くなり、処
理に時間がかかるという欠点があった。
上記の欠点を除く方式として、第３図に示す様な構成に
よる方式のものが提案されている。第３図は第２図のデ
ィスプレイ装置において、スクロール方式を実現する構
成を示すブ・ロック構成図である。第３図に示すものは
、第２図に示すタイミング制御部３に表示開始アドレス
レジスタ３Ｃを設け、メモリ容量を表示容量より少し余
計（１回のスクロール動作で、新しく表示する分）に持
たせた方式であり、表示開始アドレスレジスタ３Ｃには
、主制御部１によりリフレッシュメモリ部２上の表示を
開始するメモリアドレスが書込まれる。
よる方式のものが提案されている。第３図は第２図のデ
ィスプレイ装置において、スクロール方式を実現する構
成を示すブ・ロック構成図である。第３図に示すものは
、第２図に示すタイミング制御部３に表示開始アドレス
レジスタ３Ｃを設け、メモリ容量を表示容量より少し余
計（１回のスクロール動作で、新しく表示する分）に持
たせた方式であり、表示開始アドレスレジスタ３Ｃには
、主制御部１によりリフレッシュメモリ部２上の表示を
開始するメモリアドレスが書込まれる。
第３図に示す方式の動作を説明するために、例えば横２
５６ドツト×縦１９２ドントの表示容量を持つ ３− ディスプレイ装置を想定する。オた、１回のスクロール
動作で新しく表示する単位を８ラスクとし、これＫより
、リフレッシュメモリ部２の容量としては、表示容量よ
り８ラスタ分だけ余計に持つ様にする。
５６ドツト×縦１９２ドントの表示容量を持つ ３− ディスプレイ装置を想定する。オた、１回のスクロール
動作で新しく表示する単位を８ラスクとし、これＫより
、リフレッシュメモリ部２の容量としては、表示容量よ
り８ラスタ分だけ余計に持つ様にする。
第４図及び第５図は、第３図のディスプレイ装置におけ
るスクロール方式の動作ケ示す説明図である。上記第４
図及び第５図には、表示開始アドレスと、それによるリ
フレッシュメモリ部２の読出し順序の対応関係が示され
ていおり、上記各図に示す斜線部分は、リフレッシュメ
モリ部２内にお９て、その時点で表示している部分を示
している。第４図はスクロールする以前の状態を示して
おり、表示開始アドレス１６０にしたがって、リフレッ
シュメモリ部２の読出しが、１６０番地→１５４３９番
地→０番地→７９番地の順に行われている。この読出し
順序にしたがって、ＣＲＴ５の画面上の表示は、ラスタ
＃１が１６０〜２３９番地に、ラスタ＃２が２４０〜３
１９番地に、・・・・・・ラスタ＃１９１が１５３ｆｉ
Ｕ〜１５４３９番地に、ラスタ＃１９２（最終ラスタ）
が ４− 〇〜７９番地に、各々対応する。、また、第５図は土ス
クロールを実行した状態を示しており、表示開始アドレ
スレジスタ３ｃを、表示開始アドレス１６０→２４０に
主制御部１より曹替えるだけで、スクロールが実行でき
ることを示している。すなわち、この方式の場合、主制
御部１では、まず、新しく表示するＣＲＴ５の画面上の
画像内容を、現在表示してい無い領域（上スクロールの
場合、８０〜１５９番地）に書込み、その後、表示開始
アドレスレジスタ３ｃｉ変更するだけで、容易にスクロ
ールが実現できる。ただ、この方式では、上記した様に
、縦方向（上下方向）のスクロールは容易に実現するこ
とができるも、横方向（左右方向）のスクロールは実現
することができ無いという不都合があった。
るスクロール方式の動作ケ示す説明図である。上記第４
図及び第５図には、表示開始アドレスと、それによるリ
フレッシュメモリ部２の読出し順序の対応関係が示され
ていおり、上記各図に示す斜線部分は、リフレッシュメ
モリ部２内にお９て、その時点で表示している部分を示
している。第４図はスクロールする以前の状態を示して
おり、表示開始アドレス１６０にしたがって、リフレッ
シュメモリ部２の読出しが、１６０番地→１５４３９番
地→０番地→７９番地の順に行われている。この読出し
順序にしたがって、ＣＲＴ５の画面上の表示は、ラスタ
＃１が１６０〜２３９番地に、ラスタ＃２が２４０〜３
１９番地に、・・・・・・ラスタ＃１９１が１５３ｆｉ
Ｕ〜１５４３９番地に、ラスタ＃１９２（最終ラスタ）
が ４− 〇〜７９番地に、各々対応する。、また、第５図は土ス
クロールを実行した状態を示しており、表示開始アドレ
スレジスタ３ｃを、表示開始アドレス１６０→２４０に
主制御部１より曹替えるだけで、スクロールが実行でき
ることを示している。すなわち、この方式の場合、主制
御部１では、まず、新しく表示するＣＲＴ５の画面上の
画像内容を、現在表示してい無い領域（上スクロールの
場合、８０〜１５９番地）に書込み、その後、表示開始
アドレスレジスタ３ｃｉ変更するだけで、容易にスクロ
ールが実現できる。ただ、この方式では、上記した様に
、縦方向（上下方向）のスクロールは容易に実現するこ
とができるも、横方向（左右方向）のスクロールは実現
することができ無いという不都合があった。
以上述べた様に、従来の順次スキャン方式によるディス
プレイ装置におけるスクロール方式では、多くのむだな
データ転送により、処理時間が長くなり、また、縦方向
以外のスクロールは実現することができ無いなどの欠点
があった。
プレイ装置におけるスクロール方式では、多くのむだな
データ転送により、処理時間が長くなり、また、縦方向
以外のスクロールは実現することができ無いなどの欠点
があった。
この発明は上記の様な従来のものの欠点を除去するため
になされたもので、１１＠次スキャン方式によるディス
プレイ装置において、表示のためのりフレンシュメモリ
からの読出しを開始するアドレスを保持する表示開始ア
ドレスレジスタを、縦方向と横方向に各々１個と、この
各表示開始アドレスレジスタより読出しアドレスを発生
する回路をそれぞれ設け、前記リフレッシユメモリの容
量は、表示容量よりスクロールする分だけ縦方向と横方
向共に余計に持ち、スクロールの時、その時点で表示し
てい無いメモリ領域にのみ書込みケ行い、前記表示開始
アドレスレジスタヶ変更することにより、縦方向、横方
向、任意方向へのスクロールを実現することができる様
にして成る構成を有し、高速度に、しかもあらゆる方向
へのスクロールを実現することができる機能を備えたデ
ィスプレイ装置全提供することを目的としている。
になされたもので、１１＠次スキャン方式によるディス
プレイ装置において、表示のためのりフレンシュメモリ
からの読出しを開始するアドレスを保持する表示開始ア
ドレスレジスタを、縦方向と横方向に各々１個と、この
各表示開始アドレスレジスタより読出しアドレスを発生
する回路をそれぞれ設け、前記リフレッシユメモリの容
量は、表示容量よりスクロールする分だけ縦方向と横方
向共に余計に持ち、スクロールの時、その時点で表示し
てい無いメモリ領域にのみ書込みケ行い、前記表示開始
アドレスレジスタヶ変更することにより、縦方向、横方
向、任意方向へのスクロールを実現することができる様
にして成る構成を有し、高速度に、しかもあらゆる方向
へのスクロールを実現することができる機能を備えたデ
ィスプレイ装置全提供することを目的としている。
以下、この発明の一実施例を図について説明する。第６
図はこの発明の一実施例であるナイスプレイ装置の要部
ケ示すブロック構成図である。図において、３ｄは横表
示開始アドレスレジスタ、３ｅは縦表示開始アドレスレ
ジスタ、３ｆは横アドレスカウンタ、３ｇは縦アドレス
カウンタ、３ｈは１ラスタ読出し検出回路、３ｉｉｉラ
スタ開始アドレス発生回路、３ｊは加算回路である。第
６図に示す構成のものは、第３図に示す従来の方式によ
るタイミング制御部３のアドレス発生手段が異なる以外
に、リフレッシュメモリ部２の容ｉを、表示容量より縦
方向、横方向共にスクロールによって新しく表示する分
だけ余計に持たせである。
図はこの発明の一実施例であるナイスプレイ装置の要部
ケ示すブロック構成図である。図において、３ｄは横表
示開始アドレスレジスタ、３ｅは縦表示開始アドレスレ
ジスタ、３ｆは横アドレスカウンタ、３ｇは縦アドレス
カウンタ、３ｈは１ラスタ読出し検出回路、３ｉｉｉラ
スタ開始アドレス発生回路、３ｊは加算回路である。第
６図に示す構成のものは、第３図に示す従来の方式によ
るタイミング制御部３のアドレス発生手段が異なる以外
に、リフレッシュメモリ部２の容ｉを、表示容量より縦
方向、横方向共にスクロールによって新しく表示する分
だけ余計に持たせである。
次に、上記第６図に示すディスプレイ装置の動作につい
て説明する。上記したと同様に、例えば横２５６ドツト
×縦１９２ドントの表示容量を持つディスプレイ装置を
想定する。、また、１回のスクロール動作で新しく表示
する単位を、縦、横共に８ドツトとし、これにより、リ
フレッシュメモリ部２の容量としては、表示容量より縦
、横共に８ドツト分だけ余計に持つ様にする。さて、横
表示開始アドレスレジスタ３ｄ、縦表示開始アドレスレ
ジスタ３ｅは、いずれも主制御部１よりスフロー−ｌ
− ルの時に変更されるレジスタである。捷だ、横アドレス
カウンタ３ｆ、縦アドレスカウンタ３ｇは、いずれも各
々の横、縦表示開始アドレスレジスタ３ ｄ ＋ ３
ｅの設定値によりカウントを始め、各々の最終アドレス
（この例の場合、横８０．縦１９２）までカウントした
ならば、再び０からカウントするアンプカウンタである
。横アドレスカウンタ３ｆは、ビデオ制御部４へ８ピン
ト送るごとにカウントアンプを行い、縦アドレスカウン
タ３ｇは、１ラスタ分をビデオ制御部４へ送るごとにカ
ウントアツプを行う。１ラスタ読出し検出回路３ｈは、
横アドレスカウンタ３ｆのカウントアツプをカウントし
、１ラスタ分になると、縦アドレスカウンタ３ｇへのカ
ウントアツプ信号全出力する。すなわち、この例の場合
は、８０バイトを読出すごとに、カウントアンプ信号が
出力される。ラスタ開始アドレス発生回路３ｊは、縦ア
ドレスカウンタ３ｇの内容より、それに対応したりフレ
ンシュメモリ部２の先頭アドレス（例えば、縦アドレス
カウンタ３ｇの内容が、１→８１，２→１６２・・−）
８− を発生ずる回路である。加算回路３ｊは、ラスタ開始ア
ドレス発生回路３ｊの出力と横アドレスカウンタ３ｆの
内容を加算し、リフレッシュメモリ部２の読出しアドレ
スを発生するものである８第７図及び第８図は、第６図
のディスプレイ装置におけるスクロール方式の動作を示
す説明図である。上記第７図及び第８図には、縦及び横
の表示開始アドレスと、それによるリフレッシュメモリ
部２の読出し順序の対応関係が示されており、上記各図
に示す斜線部分は、リフレッシュメモリ部２内において
、その時点で表示している部分を示している。第７図は
スクロールする以前の状態を示しており、横表示開始ア
ドレス１．縦表示開始アドレスｌにしたがって、リフレ
ッシュメモリ部２の読出しが、１６４番地→２４２番地
→１６２番地と、１ラスタ分読出した後に今度は、２４
５番地→３２３１￥地→２４３番地と、次々に１ラスタ
分づつ読出していき、１５５５４番地→１５ｆｉ３２
＠地→１５５５２番地を読出した後、２番地→８０番地
→０番地で、ＣＲＴ５の１画面分となる。この読出し順
序にしたかって、ＣＲＴ５の画面上の表示は、ラスタ＃
１が１６４〜１６２番地に、ラスタ＃２が２４５〜２４
３番地に、・・・・ ラスタ＃１９１が１５５５４〜１
５５５２番地に、ラスタ＃ １９２ （最終ラスタ）が
２〜０番地に、各々対応する。また、第８図は左スクロ
ールを実行した状態を示しており、まず、主制御部１よ
りスクロールした後に、新たに表示される領域（この例
の場合、アドレス１．１６３．２４４．・・・・・、
１５５５３ ）へ新画像内容を書込み、その後に、横表
示開始アドレスレジスタ３ｄを、横表示開始アドレスｌ
→横表示開始アドレスｌに書替えるだけで、容易にスク
ロールを実行することのできることが示されている。
て説明する。上記したと同様に、例えば横２５６ドツト
×縦１９２ドントの表示容量を持つディスプレイ装置を
想定する。、また、１回のスクロール動作で新しく表示
する単位を、縦、横共に８ドツトとし、これにより、リ
フレッシュメモリ部２の容量としては、表示容量より縦
、横共に８ドツト分だけ余計に持つ様にする。さて、横
表示開始アドレスレジスタ３ｄ、縦表示開始アドレスレ
ジスタ３ｅは、いずれも主制御部１よりスフロー−ｌ
− ルの時に変更されるレジスタである。捷だ、横アドレス
カウンタ３ｆ、縦アドレスカウンタ３ｇは、いずれも各
々の横、縦表示開始アドレスレジスタ３ ｄ ＋ ３
ｅの設定値によりカウントを始め、各々の最終アドレス
（この例の場合、横８０．縦１９２）までカウントした
ならば、再び０からカウントするアンプカウンタである
。横アドレスカウンタ３ｆは、ビデオ制御部４へ８ピン
ト送るごとにカウントアンプを行い、縦アドレスカウン
タ３ｇは、１ラスタ分をビデオ制御部４へ送るごとにカ
ウントアツプを行う。１ラスタ読出し検出回路３ｈは、
横アドレスカウンタ３ｆのカウントアツプをカウントし
、１ラスタ分になると、縦アドレスカウンタ３ｇへのカ
ウントアツプ信号全出力する。すなわち、この例の場合
は、８０バイトを読出すごとに、カウントアンプ信号が
出力される。ラスタ開始アドレス発生回路３ｊは、縦ア
ドレスカウンタ３ｇの内容より、それに対応したりフレ
ンシュメモリ部２の先頭アドレス（例えば、縦アドレス
カウンタ３ｇの内容が、１→８１，２→１６２・・−）
８− を発生ずる回路である。加算回路３ｊは、ラスタ開始ア
ドレス発生回路３ｊの出力と横アドレスカウンタ３ｆの
内容を加算し、リフレッシュメモリ部２の読出しアドレ
スを発生するものである８第７図及び第８図は、第６図
のディスプレイ装置におけるスクロール方式の動作を示
す説明図である。上記第７図及び第８図には、縦及び横
の表示開始アドレスと、それによるリフレッシュメモリ
部２の読出し順序の対応関係が示されており、上記各図
に示す斜線部分は、リフレッシュメモリ部２内において
、その時点で表示している部分を示している。第７図は
スクロールする以前の状態を示しており、横表示開始ア
ドレス１．縦表示開始アドレスｌにしたがって、リフレ
ッシュメモリ部２の読出しが、１６４番地→２４２番地
→１６２番地と、１ラスタ分読出した後に今度は、２４
５番地→３２３１￥地→２４３番地と、次々に１ラスタ
分づつ読出していき、１５５５４番地→１５ｆｉ３２
＠地→１５５５２番地を読出した後、２番地→８０番地
→０番地で、ＣＲＴ５の１画面分となる。この読出し順
序にしたかって、ＣＲＴ５の画面上の表示は、ラスタ＃
１が１６４〜１６２番地に、ラスタ＃２が２４５〜２４
３番地に、・・・・ ラスタ＃１９１が１５５５４〜１
５５５２番地に、ラスタ＃ １９２ （最終ラスタ）が
２〜０番地に、各々対応する。また、第８図は左スクロ
ールを実行した状態を示しており、まず、主制御部１よ
りスクロールした後に、新たに表示される領域（この例
の場合、アドレス１．１６３．２４４．・・・・・、
１５５５３ ）へ新画像内容を書込み、その後に、横表
示開始アドレスレジスタ３ｄを、横表示開始アドレスｌ
→横表示開始アドレスｌに書替えるだけで、容易にスク
ロールを実行することのできることが示されている。
なお、上記実施例では、左スクロールの場合について説
明したが、上下の縦方向スクロールを実現するには、縦
表示開始アドレスレジスタ３ｅを変更すれば容易に実施
できる。また、横表示開始アドレスレジスタ３ｄ、縦表
示開始アドレスレジスタ３ｅを同時に変更すれば、斜め
方向のスクロールも容易に実現することができることは
云うまでもない。
明したが、上下の縦方向スクロールを実現するには、縦
表示開始アドレスレジスタ３ｅを変更すれば容易に実施
できる。また、横表示開始アドレスレジスタ３ｄ、縦表
示開始アドレスレジスタ３ｅを同時に変更すれば、斜め
方向のスクロールも容易に実現することができることは
云うまでもない。
さらに、上記実施し１１では、スクロール単位を、横８
ピント、縦８ピントの場合を示したが、このスクロール
単位は、８ピントに限定されることは無い。
ピント、縦８ピントの場合を示したが、このスクロール
単位は、８ピントに限定されることは無い。
以上の様に、この発明のディスプレイ装置によれば、表
示開始アドレスレジスタを縦方向と横方向共に各々１個
持たせた構成としたので、縦方向スクロールだけでなく
、横方向、もしくは任意方向（斜め方向）へのスクロー
ルが、容易に、かつ高速度で実現することが可能になる
という優れた効果を奏するものである。
示開始アドレスレジスタを縦方向と横方向共に各々１個
持たせた構成としたので、縦方向スクロールだけでなく
、横方向、もしくは任意方向（斜め方向）へのスクロー
ルが、容易に、かつ高速度で実現することが可能になる
という優れた効果を奏するものである。
第１図は従来の順次スキャン方式によるディスプレイ装
置を示すブロック＠戒図、第２図は第１図のディスプレ
イ装置の表示動作に関する要部を詳細に示すブロック構
成図、Ｗ３図は第２図のディスプレイ装置において、ス
クロール方式を実現する構成を示すブロック構成図、第
４図及び第５図は、第３図のディスプレイ装置における
スクロ１１− 一ル方式の動作を示す説明図、第６図はこの発明の一実
施例であるディスプレイ装置の要部を示すブロック構成
図、第７図及び第８図は、第６図のディスプレイ装置に
おけるスクロール方式の動作を示す説明図である。 図において、１・・主制御部、２ リフレッシュメモリ
部、２ａ・アドレスマルチプレクサ、２ｂ、、、メモリ
、３ タイミング制御部、３ａ−アドレスカウンタ、３
ｂ・・同期信号発生回路、３ｃ ・表示開始アドレスレ
ジスタ、３ｄ．、横表示開始アドレスレジスタ、３ｅ・
縦表示開始アドレスレジスタ、３ｆ 横アドレスカウン
タ、３ｇ 縦アドレスカウンタ、３ｈ ・１ラスタ読出
し検出回路、３１・・・ラスタ開始アドレス発生回路、
３ｊ 加算回路、４・、、ビデオ制御部、４ａ 並直列
変換回路、５ ・ＣＲＴである。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大岩増雄 ＝１２− Ｆ−Ｎ 悸 悸 手続補正書（自発） １．事件の表示 特願昭 ５８−７８５１９号２、
発明の名称 ディスプレイ装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 （連４［Ｘり゛、ｏｙ′！＋１ゝ］閂持１Ｔ部）５、補
正の対象 明細書の「発明の詳細な説明」の欄、図面
。 ６、補正の内容 （１） 明細書第５頁第１θ行目の「関係が示されて
いおシ、」を、「関係が示されておシ、」と補正する。 （２） 同書第６頁第１９行目の「なり、また、」を
、「なったり、また、」と補正する。 （３）同書第７頁第１８行目の「図について」を、「図
によって」と補正する。 （４）添付図面第４図及び第７図を別紙の通シに補正す
る。 第４図 １５晶２ 第７図 苔迦出し頃序
置を示すブロック＠戒図、第２図は第１図のディスプレ
イ装置の表示動作に関する要部を詳細に示すブロック構
成図、Ｗ３図は第２図のディスプレイ装置において、ス
クロール方式を実現する構成を示すブロック構成図、第
４図及び第５図は、第３図のディスプレイ装置における
スクロ１１− 一ル方式の動作を示す説明図、第６図はこの発明の一実
施例であるディスプレイ装置の要部を示すブロック構成
図、第７図及び第８図は、第６図のディスプレイ装置に
おけるスクロール方式の動作を示す説明図である。 図において、１・・主制御部、２ リフレッシュメモリ
部、２ａ・アドレスマルチプレクサ、２ｂ、、、メモリ
、３ タイミング制御部、３ａ−アドレスカウンタ、３
ｂ・・同期信号発生回路、３ｃ ・表示開始アドレスレ
ジスタ、３ｄ．、横表示開始アドレスレジスタ、３ｅ・
縦表示開始アドレスレジスタ、３ｆ 横アドレスカウン
タ、３ｇ 縦アドレスカウンタ、３ｈ ・１ラスタ読出
し検出回路、３１・・・ラスタ開始アドレス発生回路、
３ｊ 加算回路、４・、、ビデオ制御部、４ａ 並直列
変換回路、５ ・ＣＲＴである。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大岩増雄 ＝１２− Ｆ−Ｎ 悸 悸 手続補正書（自発） １．事件の表示 特願昭 ５８−７８５１９号２、
発明の名称 ディスプレイ装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 （連４［Ｘり゛、ｏｙ′！＋１ゝ］閂持１Ｔ部）５、補
正の対象 明細書の「発明の詳細な説明」の欄、図面
。 ６、補正の内容 （１） 明細書第５頁第１θ行目の「関係が示されて
いおシ、」を、「関係が示されておシ、」と補正する。 （２） 同書第６頁第１９行目の「なり、また、」を
、「なったり、また、」と補正する。 （３）同書第７頁第１８行目の「図について」を、「図
によって」と補正する。 （４）添付図面第４図及び第７図を別紙の通シに補正す
る。 第４図 １５晶２ 第７図 苔迦出し頃序
Claims (1)
- ＣＲＴの画面例表示する文字９図形、イメージなどにド
ツトイメージで記憶するりフレンシュメモリを有し、該
リフレッシュメモリからの出力を順次に読出し、前記Ｃ
ＲＴの画面上に順次スキャン方式により表示するディス
プレイ装置において、表示のための前記リフレッシュメ
モリからの読出しを開始するアドレスを保持する表示開
始アドレスレジスタを、縦方向と横方向に各々１個と、
該各表示開始アドレスレジスタより読出しアドレスを発
生する回路をそれぞれ設け、前記リフレッシュメモリの
容量は、表示容量よりスクロールする分だけ縦方向と横
方向共に余計に持ち、スクロールの時、その時点で表示
してい無いメモリ領域にのみ書込みを行い、前記表示開
始アドレスレジスタを変更することにより、縦方向、横
方向、任意方向へのスクロールを実現することができる
様にして成ることを特徴とするディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078519A JPS59206881A (ja) | 1983-05-04 | 1983-05-04 | デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58078519A JPS59206881A (ja) | 1983-05-04 | 1983-05-04 | デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59206881A true JPS59206881A (ja) | 1984-11-22 |
Family
ID=13664176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58078519A Pending JPS59206881A (ja) | 1983-05-04 | 1983-05-04 | デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59206881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255470A (ja) * | 1985-04-30 | 1986-11-13 | キヤドトレイク、コ−ポレ−シヨン | ビデオ・グラフイツクス表示装置 |
| JPS6297069A (ja) * | 1985-10-23 | 1987-05-06 | Fujitsu Ltd | 表示領域の斜め方向移動制御方式 |
| JPS62147485A (ja) * | 1985-12-20 | 1987-07-01 | 三洋電機株式会社 | 画像表示方法 |
-
1983
- 1983-05-04 JP JP58078519A patent/JPS59206881A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255470A (ja) * | 1985-04-30 | 1986-11-13 | キヤドトレイク、コ−ポレ−シヨン | ビデオ・グラフイツクス表示装置 |
| JPH0465404B2 (ja) * | 1985-04-30 | 1992-10-20 | Kyadotoreiku Corp | |
| JPS6297069A (ja) * | 1985-10-23 | 1987-05-06 | Fujitsu Ltd | 表示領域の斜め方向移動制御方式 |
| JPH0419591B2 (ja) * | 1985-10-23 | 1992-03-30 | Fujitsu Ltd | |
| JPS62147485A (ja) * | 1985-12-20 | 1987-07-01 | 三洋電機株式会社 | 画像表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4570158A (en) | Horizontal and vertical image inversion circuit for a video display | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS58176683A (ja) | 表示装置 | |
| JPH0361199B2 (ja) | ||
| JPS6017485A (ja) | 画面分割制御装置 | |
| JP2833024B2 (ja) | 表示画面合成装置 | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS5884582A (ja) | 画像メモリ−装置 | |
| JPS61215585A (ja) | 表示装置の多重画面表示方式 | |
| JPS632117B2 (ja) | ||
| JPS58102982A (ja) | 画像表示装置 | |
| JPS61188587A (ja) | マルチウインド制御方式 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| JPS6247695A (ja) | 画像表示方法 | |
| JPS6143785A (ja) | 表示装置 | |
| JPS6391691A (ja) | ヒストグラム表示装置 | |
| JPS60130988A (ja) | テレビ画面表示装置 | |
| JPS6292991A (ja) | 画像表示方式 | |
| JPS63146095A (ja) | 文字表示装置 | |
| JPS60133495A (ja) | 表示装置 | |
| KR19980068128A (ko) | 화상 메모리장치 | |
| JPS62105189A (ja) | 表示制御方式 | |
| JPS59155887A (ja) | 表示装置 | |
| JPS6050582A (ja) | モニタ用ブラウン管表示装置 |