KR19980068128A - 화상 메모리장치 - Google Patents

Abstract

본 발명은 화상 메모리 장치에 관한 것으로서, 특히 라이트 및 리드 제어신호를 발생하여 디지탈 변환된 영상데이터를 소정의 메모리부에 라이트 및 리드하도록 제어하는 프로세서와; 상기 프로세서의 라이트/리드 제어신호 및 소정의 그래픽어드레스에 따라 디지탈 영상데이터가 리드되거나 라이트되는 버퍼메모리부; 및 상기 프로세서의 리드/라이트 제어신호에 따라 상기 버퍼메모리부에 저장된 영상데이터를 전송받아 라이트하거나 라이트된 영상데이터를 상기 버퍼메모리부로 리드하는 프레임메모리부를 구비한다.

따라서, 본 발명에서는, 버퍼메모리와 프레임메모리가 각각 프로세서의 제어를 받도록 구성함으로써 하나의 화상을 프레임메모리에 모두 저장하지 않고서도 영상데이터를 처리할 수 있고, 또한 화상메모리의 구성이 간단해지며, 화상의 처리속도와 메모리 관리의 효용성을 증가시킨 효과가 있다.

Description

화상메모리 장치

본 발명은 화상 메모리에 관한 것으로서, 특히 복수의 버퍼메모리와 프레임메모리가 프로세서의 제어를 각각 받도록 구성함으로서 하나의 화상을 프레임메모리에 모두 저장하지 않고서도 영상데이터를 처리하여 화상의 처리속도와 메모리 관리의 효용성을 증가시킨 화상 메모리 장치에 관한 것이다.

일반적으로, 카메라로 입력되는 아날로그 영상신호로부터 수직, 수평동기신호(Vsync, Hsync), 및 화소 주파수인 픽셀클럭을 분리하고, A/D 변환기를 통해 분리된 픽셀클럭의 주기동안 샘플링한 아날로그 화상신호를 디지탈신호로 양자화시킨다. 상기 A/D 변환기로부터 분리되어 출력된 수직, 수평 동기신호, 및 픽셀클럭에 따라 각종 메모리 제어신호를 발생하는 제어부의 제어신호에 따라 상기 A/D 변환기로부터 얻어진 디지탈 영상데이터를 메모리에 저장하게 된다.

종래의 화상 메모리 장치는 첨부된 도면 도 1 에 도시된 바와 같이, 카메라로부터 입력되는 아날로그 영상신호는 A/D 변환기를 거쳐 디지탈 신호로 변환된 디지탈 영상데이터(AD)를 소정의 프로세서에서 출력되는 어드레스(PA) 및 그래픽어드레스(GA; 수평, 수직동기신호로부터 검출한 행, 열 어드레스 및 클럭)에 따라 일시 저장하는 제 1 버퍼부(1)와, 소정의 제어신호에 따라 상기 제 1 버퍼부(1)에 저장된 디지탈 영상데이터를 입력받아 저장하는 프레임메모리부(4)와, 소정의 제어신호에 따라 상기 프레임메모리부(4)에 저장된 영상데이터를 일시 저장하여 출력하는 제 2 버퍼부(9)로 구성되어 있다.

한편, 상기 프레임메모리부(4)는 화상저장을 위한 메모리 구조를 뱅크 구조로 설계하였고, 한 개의 뱅크에 두 장의 프레임메모리가 있는 두 개의 뱅크(5,6)(7,8)로 이루어져 있으며, 이를 제어하기 위하여 메모리 전·후단에 버퍼(1, 9)를 설치하였다.

상기 프레임메모리부(4)인 프레임메모리(5,6,7,8)에 영상데이터가 저장되는 시간은 매 수평, 수직 동기신호에 의해 발생되는 그래픽어드레스(GA; 행, 열 어드레스 및 클럭)에 의해 제어된다.

이때, 화상신호를 처리하려면 프레임메모리에 영상데이터(AD)를 저장해야 하므로 통상 하나의 영상정보를 메모리에 저장하려면 NTSC 방식에 따라 화면 하나의 프레임 시간 즉, 33mS(초당 30프레임)가 소요된다. 이 기간 동안에 프로세서는 영상처리 작업은 수행할 수 없으며, 아울러 동도면에서 보는 바와 같이 하나의 뱅크에 두 장의 프레임메모리가 있어 하나의 뱅크를 액세스하는 동안에는 같은 뱅크에 있는 또다른 하나의 프레임메모리는 사용할 수 없다.

종래의 화상처리용 보드에서는 메모리 뱅크 구조를 사용하여 두 개의 뱅크에서 디지탈 영상데이터를 동시에 저장하여 한 쪽 뱅크에서 디스플레이함과 동시에 프로세서가 다른쪽 뱅크 속의 영상데이터를 처리하는 방식이었다. 이 방식에 있어서는 정지된 영상의 디스플레이를 위해 항상 1개의 뱅크는 비디오 측에 할당되어 있어야 하므로 프로세서 측에서 볼때는 하나의 뱅크만 유효하므로 메모리의 운용이 비효율적이라는 단점이 있었다.

즉, 한 개의 화면을 디스플레이하기 위해 뱅크 하나가 할당되므로 두 개의 화상저장 메모리가 프로세서에서는 이용불가가 되고 영상 처리를 위해 메모리에 저장되는 시간동안 프로세서는 기다려야 하는 비효율적인 문제점이 있었다.

본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여, 복수의 버퍼메모리와 프레임메모리가 프로세서의 제어를 각각 받도록 구성함으로서 하나의 화상을 프레임메모리에 모두 저장하지 않고서도 영상데이터를 처리하여 화상의 처리속도와 메모리 관리의 효용성을 증가시킨 화상 메모리 장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 장치는, 라이트 및 리드 제어신호를 발생하여 디지탈 변환된 영상데이터를 소정의 메모리부에 라이트 및 리드하도록 제어하는 프로세서와; 상기 프로세서의 라이트/리드 제어신호 및 소정의 그래픽어드레스에 따라 디지탈 영상데이터가 리드되거나 라이트되는 버퍼메모리부; 및 상기 프로세서의 리드/라이트 제어신호에 따라 상기 버퍼메모리부에 저장된 영상데이터를 전송받아 라이트하거나 라이트된 영상데이터를 상기 버퍼메모리부로 리드하는 프레임메모리부를 구비한다.

도 1 은 종래 기술에 의한 화상 메모리 장치를 나타낸 블록도이다.

도 2 는 본 발명에 의한 화상 메모리 장치를 나타낸 블록도이다.

도 3 은 상기 도 2 의 영상데이터의 입출력 주기를 설명하기 위해 나타낸 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

21∼27 : 버퍼메모리부31∼37:프레임메모리부(Frame Memory).

41 : 프로세서.

AD(FD) : 디지탈 영상데이터.

HA(GA) : 그래픽어드레스(행, 열 어드레스 및 클럭)

PA : 프로세서에서 출력된 어드레스.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 2 는 본 발명에 의한 화상 메모리 장치에 관한 것으로서, 복수의 버퍼메모리부(TFM; 21∼27)와, 복수의 프레임메모리부(31∼37), 및 프로세서(41)를 포함한다.

한편, 상기 버퍼메모리부(21∼27)는 소정의 라이트/리드 제어신호(_FWR,_FRD, _TFM,_PRD,_PWR) 및 그래픽어드레스(HA)에 따라 디지탈 영상데이터(AD)가 리드되거나 라이트되도록 구성되어 있고, 또한 프레임메모리부(31∼37)는 소정의 리드/라이트 제어신호에 따라 상기 버퍼메모리부에 저장된 영상데이터를 전송받아 라이트하거나 라이트된 영상데이터를 상기 버퍼메모리부(21∼27)로 리드하도록 구성되어 있고, 또한 프로세서(41)는 소정의 라이트/리드 제어신호(_FWR,_FRD, _TFM,_PRD,_PWR)를 발생하여 상기 버퍼메모리부(21∼27) 및 프레임메모리(31∼37)에 저장된 영상데이터의 입출력을 각각 제어하도록 구성되어 있다.

상기와 같이 구성된 본 발명은 카메라로부터 입력된 아날로그 영상신호는 A/D 변환기를 거쳐 디지탈 신호로 바뀐 후 버퍼메모리(21∼27)에 저장이 된다. 상기 버퍼메모리에 저장된 영상데이터(AD)는 프로세서(41)의 제어신호에 의해 화상저장 메모리(31∼37)에 두 개의 수평라인씩 저장이 된다.

상기 버퍼메모리부(21∼27)에는 항상 디지탈 신호로 변환된 영상데이터가 기록되고 있는 상태이며, 이것을 프로세서(41)의 제어에 의해 화상저장 메모리(31∼37)에 옮겨지게 되는 것이다.

즉, 본 발명은 네 개의 수평라인을 저장할 수 있는 용량을 가지고 있는 버퍼메모리(21∼27) 기능의 메모리를 통하여 프로세서(41)는 직접 메모리를 액세스하는 방법을 사용하여 두 개의 수평라인씩 반복적으로 화상저장용 메모리(31∼37)에 저장하게 된다.

한편, 상기 버퍼메모리부(21∼27)에 영상데이터(AD)가 기록되는 순서는 동도면에 보인바와 같이 프로세서(41)에서 출력된 라이트 제어신호(_FWR)가 로우 신호로 유지되는 기간동안 프로세서(41)에서 출력된 버퍼메모리(21∼27)의 지정 어드레스(HA)에 디지털 영상데이터(AD)가 기록된다.

상기와 같이 기록된 버퍼메모리부(21∼27)의 영상데이터는 프로세서(41)에서 출력된 제어신호(_TFM) 및 리드제어신호(_PRD)에 따라 화상저장 메모리(31∼37)에 저장된다.

반면에, 화상저장 메모리(31∼37)에 기록되어 있는 화상정보는, 버퍼메모리부(21∼27)의 오른쪽에 있는 프로세서(41)에서 출력된 제어신호(_TFM)와 라이트 제어신호(_PWR)에 따라 버퍼메모리부(21∼27)에 기록되며, 다시 버퍼메모리부의 왼쪽에 있는 프로세서(41)의 리드 제어신호(_PRD)에 의해 읽혀지게 된다.

이 모든 제어는 프로세서(41)의 제어에 의해 이루어지며, 화상메모리로부터 버퍼메모리로 리드된 영상데이터는 다시 D/A 변환기를 거쳐 화면에 디스플레이된다.

도 3 을 참조하여 상기 도 2에 의한 영상데이터 입출력의 주기를 살펴보면, 두 개의 수평라인이 버퍼메모리(21,23 또는 25,27)에 입력될 동안 프로세서(41)는 버퍼메모리(TFM; 21,23 또는 25,27)에 저장된 두 개의 수평라인에 해당되는 영상데이터를 화상저장 메모리(31,33 또는 35,37)에 전송하게 된다.

상술한 바와 같이 네 개의 수평라인을 저장할 수 있는 용량을 가지고 있는 버퍼메모리 기능의 메모리를 추가함으로써 비디오 영상의 일부를 저장하고 라인 버퍼의 역할을 하는 본 메모리를 통하여 프로세서는 직접 메모리를 액세스하는 방법을 사용하여 두 개의 수평라인씩 반복적으로 화상저장용 메모리에 저장하게 된다.

따라서, 상술한 바와 같이 본 발명에서는, 버퍼메모리와 프레임메모리가 각각 프로세서의 제어를 받도록 구성함으로써 하나의 화상을 프레임메모리에 모두 저장하지 않고서도 영상데이터를 처리할 수 있고, 또한 화상메모리의 구성이 간단해지며, 화상의 처리속도와 메모리 관리의 효용성을 증가시킨 효과가 있다.

Claims (3)

1. 라이트 및 리드 제어신호를 발생하여 디지탈 변환된 영상데이터를 소정의 메모리부에 라이트 및 리드하도록 제어하는 프로세서와; 상기 프로세서의 라이트/리드 제어신호 및 소정의 그래픽어드레스에 따라 디지탈 영상데이터가 리드되거나 라이트되는 버퍼메모리부; 및 상기 프로세서의 리드/라이트 제어신호에 따라 상기 버퍼메모리부에 저장된 영상데이터를 전송받아 라이트하거나 라이트된 영상데이터를 상기 버퍼메모리부로 리드하는 프레임메모리부를 구비한 것을 특징으로 하는 화상 메모리 장치.
2. 제 1 항에 있어서, 상기 버퍼메모리부는, 상기 프로세서의 리드/라이트 제어신호 및 그래픽어드레스를 각각으로 입력받는 네 개의 버퍼메모리로 구성된 것을 특징으로 하는 화상 메모리 장치.
3. 제 1 항에 있어서, 상기 프레임메모리부는, 상기 프로세서의 리드/라이트 제어신호를 각각으로 입력받는 네 개의 프레임메모리로 구성된 것을 특징으로 하는 화상 메모리 장치.