JPS5884582A - 画像メモリ−装置 - Google Patents
画像メモリ−装置Info
- Publication number
- JPS5884582A JPS5884582A JP56183299A JP18329981A JPS5884582A JP S5884582 A JPS5884582 A JP S5884582A JP 56183299 A JP56183299 A JP 56183299A JP 18329981 A JP18329981 A JP 18329981A JP S5884582 A JPS5884582 A JP S5884582A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- counter
- given
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本を明はテレビジ田ン画優デジタルメモリ装置特にダイ
ナミックメモリを用いる歯体メモリ装置に関する。
ナミックメモリを用いる歯体メモリ装置に関する。
大容量のダイナミックＭＯＳメモリーを使用したテレビ
ジ璽ンｔｈ１像デジタルメモリ装置か、多方面で使用さ
れているか一１周知のごとくダイナミックＭＯＳメモリ
ーは揮発性であり、リフレッシュを必要とするＲＡＭ（
ランダムアクセスメモリ）である。これらのダイナミッ
クＲＡＭはリフレッシュするためのリフレッシュアドレ
スとして伺ビットかを用いており、リフレッシュ時間内
にすくなくとも一度すべてのリフレッシュアドレスが指
定されることにより、データが保持される。例えば１６
にビットの場合第１１１Ｏごと（ＲＯＷアドレス７ビツ
ト、ＣＯＬＵＭＮ アドレス７ビツトでアドレッシング
を行ないＲＯＷアドレスがりフレツシェアドレスである
。このメモリーを最も簡単にかつ鳴動に利用するために
は、アドレスカウンターが下位アドレス（胸波数の筒い
アドレス）から順次カウントアツプし、その下位アドレ
ス７ピツトがリフレッシュサイクル内であれば、このア
ドレスをＲＯＷアドレスに与えることにより、リフレッ
シュを行なうことができる。またリフレツシュヤイクル
内にすべての凡ＯＷアドレスか指定できない場合４ｒこ
は、特別にリフレッシュタイムを設け、その間でリフレ
ッシュを行なう方法≠かある。
ジ璽ンｔｈ１像デジタルメモリ装置か、多方面で使用さ
れているか一１周知のごとくダイナミックＭＯＳメモリ
ーは揮発性であり、リフレッシュを必要とするＲＡＭ（
ランダムアクセスメモリ）である。これらのダイナミッ
クＲＡＭはリフレッシュするためのリフレッシュアドレ
スとして伺ビットかを用いており、リフレッシュ時間内
にすくなくとも一度すべてのリフレッシュアドレスが指
定されることにより、データが保持される。例えば１６
にビットの場合第１１１Ｏごと（ＲＯＷアドレス７ビツ
ト、ＣＯＬＵＭＮ アドレス７ビツトでアドレッシング
を行ないＲＯＷアドレスがりフレツシェアドレスである
。このメモリーを最も簡単にかつ鳴動に利用するために
は、アドレスカウンターが下位アドレス（胸波数の筒い
アドレス）から順次カウントアツプし、その下位アドレ
ス７ピツトがリフレッシュサイクル内であれば、このア
ドレスをＲＯＷアドレスに与えることにより、リフレッ
シュを行なうことができる。またリフレツシュヤイクル
内にすべての凡ＯＷアドレスか指定できない場合４ｒこ
は、特別にリフレッシュタイムを設け、その間でリフレ
ッシュを行なう方法≠かある。
従来、このｈのダイナミツモノ七りを矩いたメモリ製電
の一例とし７て、静止１ｌＩＩ１体伝迭装置のＮＴＳＣ
の場合のメモリーブロンクを第２図にかす。第２図で入
力テレ上９５フ画像信号のパース）Ｍｄ波数の約３倍の
ｍｌ汲数で、Ａ／Ｄ変換換され九ＰＣＭパラレル８ヒツ
トデータ１はメモリー人力レジスタ２に書き込まわる。
の一例とし７て、静止１ｌＩＩ１体伝迭装置のＮＴＳＣ
の場合のメモリーブロンクを第２図にかす。第２図で入
力テレ上９５フ画像信号のパース）Ｍｄ波数の約３倍の
ｍｌ汲数で、Ａ／Ｄ変換換され九ＰＣＭパラレル８ヒツ
トデータ１はメモリー人力レジスタ２に書き込まわる。
メモリー人力レジスタ２の悄翰は、メモリー３に＾１１
記入カバースト島波数の約３倍のｊ６［１Ｍ（ｆＳ）を
クロックとし、入力信号の同期信号に一１期したアドレ
スを火手するアドレスカウンター４内の１き込みアドレ
スカウンターにより指定されたアドレスに曹き込まれる
。この様にし、てメモリー３に＃′Ｊ１フィールド分の
情報が峯き込まれる。メモリー３に書き込まれたデータ
は、アドレスカウンター４内の読み出しアドレスカウン
ターにより指定されたアドレスより断み出され、メモリ
ー出力レジスター５に書き込まれる。
記入カバースト島波数の約３倍のｊ６［１Ｍ（ｆＳ）を
クロックとし、入力信号の同期信号に一１期したアドレ
スを火手するアドレスカウンター４内の１き込みアドレ
スカウンターにより指定されたアドレスに曹き込まれる
。この様にし、てメモリー３に＃′Ｊ１フィールド分の
情報が峯き込まれる。メモリー３に書き込まれたデータ
は、アドレスカウンター４内の読み出しアドレスカウン
ターにより指定されたアドレスより断み出され、メモリ
ー出力レジスター５に書き込まれる。
メモリー出力レジスタ５のデータは、１ワード８ビツト
のパラレルデータとして出力され、 Ｄ／Ａ変換された
後、出力画像信号となる。
のパラレルデータとして出力され、 Ｄ／Ａ変換された
後、出力画像信号となる。
さて、１フイ一ルドテレビジ萱ン信号２６２．５本／
６０ Ｈｚのうち、走査線数２５６本、走ｆ−線１本蟲
り６７２サンプルのデータを記ｉさせるための最低必要
メモリ容量は、１．３７６２５６Ｍビット（２５６Ｘ
６−７２ Ｘ ８ ）である。この情報を１６ＫＸ１ビ
ツトのメモリー素子に書き込むとすると、素子数は１．
３７６．２５６＋１６．３８４＊８４個のメモリーを用
いればよい。ここでメモリー３に書き込まれるデータは
ｌサンプル轟シ８ビットパラレルであるため８４÷８中
１１ブロツクのメモリ一群に分ける仁とができる。ここ
でメモリーへの書き込み速度及びメモリーコントロール
の各易さから、１ブロツク追加し１２ブロツクとし、こ
れを６ブロツクづつＡ、Ｈの２組に分ける。またメモリ
ー人カレ ｒシスター２もＡ、Ｈの２組に分
けそれぞれ６けづつのレジスターで構成されているとす
る。Ａ／Ｄ変換されたＰＣＭ８ビツトデータは、まずＡ
組のメモリー人カレジスター２に順次書き込まれ、次に
Ｂ組のメモリー人カレジスター２に書き込んでいる間に
、Ａ組のメモリー人カレジスター２からＡ組のメモリー
３の同一アドレスに書き込まれる。
６０ Ｈｚのうち、走査線数２５６本、走ｆ−線１本蟲
り６７２サンプルのデータを記ｉさせるための最低必要
メモリ容量は、１．３７６２５６Ｍビット（２５６Ｘ
６−７２ Ｘ ８ ）である。この情報を１６ＫＸ１ビ
ツトのメモリー素子に書き込むとすると、素子数は１．
３７６．２５６＋１６．３８４＊８４個のメモリーを用
いればよい。ここでメモリー３に書き込まれるデータは
ｌサンプル轟シ８ビットパラレルであるため８４÷８中
１１ブロツクのメモリ一群に分ける仁とができる。ここ
でメモリーへの書き込み速度及びメモリーコントロール
の各易さから、１ブロツク追加し１２ブロツクとし、こ
れを６ブロツクづつＡ、Ｈの２組に分ける。またメモリ
ー人カレ ｒシスター２もＡ、Ｈの２組に分
けそれぞれ６けづつのレジスターで構成されているとす
る。Ａ／Ｄ変換されたＰＣＭ８ビツトデータは、まずＡ
組のメモリー人カレジスター２に順次書き込まれ、次に
Ｂ組のメモリー人カレジスター２に書き込んでいる間に
、Ａ組のメモリー人カレジスター２からＡ組のメモリー
３の同一アドレスに書き込まれる。
また、Ａ組のメモリー人カレジスター２に％き込んでい
る間にＢ組のメモリー人カレジスター２からＢ４ｔｌの
メモリー３の則−アドレスに書き込まれる。すなわち、
１２ケのサンプリングされ九ＰＣＭデータはメモリー３
の同一アドレスに書き込まれ、この廟き込みが終了した
ら、メモリーアドレスカウンタ４は、１つ変化する様に
動作する。この場合のアドレスカウンターの構成を第３
図に示す。
る間にＢ組のメモリー人カレジスター２からＢ４ｔｌの
メモリー３の則−アドレスに書き込まれる。すなわち、
１２ケのサンプリングされ九ＰＣＭデータはメモリー３
の同一アドレスに書き込まれ、この廟き込みが終了した
ら、メモリーアドレスカウンタ４は、１つ変化する様に
動作する。この場合のアドレスカウンターの構成を第３
図に示す。
第３図において、１０１は１／１２カウンターであり、
メモリー人力レジスタ２の選択、メモリー３の読み出し
及び書き込み郷のコントロールを行なう。１０２はＨカ
ウンターであり、６７２÷１２＝５６で５６まで数える
カウンターである。１０３は■カウンターで２６２’！
で数える様に動作する。
メモリー人力レジスタ２の選択、メモリー３の読み出し
及び書き込み郷のコントロールを行なう。１０２はＨカ
ウンターであり、６７２÷１２＝５６で５６まで数える
カウンターである。１０３は■カウンターで２６２’！
で数える様に動作する。
カウンター１０２及び１０３の出力がそのｔｔメモリー
アドレスとなシ、■カウンター１０３が２５６以上の時
は、すなわち、Ａ１４が１の時メモリーへの書き込み及
び読み出しを行なわないとすれば、アドレス情報はＨア
ドレスか、６ビツト。
アドレスとなシ、■カウンター１０３が２５６以上の時
は、すなわち、Ａ１４が１の時メモリーへの書き込み及
び読み出しを行なわないとすれば、アドレス情報はＨア
ドレスか、６ビツト。
■アドレスが、８ビツト、全部で１４ビツトａｔとなり
、Ｈアドレスの６ビツトとＶアドレスの下位１ビツトを
ｋＬｏｗアドレスとしてメモリーに与え■アドレスのＡ
７〜Ａｌｌまでの７ビツトをＣＯＬＵＭＮアドレスとし
て与える。この様なＨ，Ｖアドレス方式によるアドレッ
シングを行なった場合の１メモリー素子に書き込まれる
エリアの様子を第４図にボす。第４図は、ＣＯＬＵＭＮ
アドレスが、０のエリアにはＯＨ目及びＩＨ目のデータ
が書き込まれ、 次ＫＣＯＬＵＭＮ７ドＬ／スが１つ変
化し２Ｈ目。
、Ｈアドレスの６ビツトとＶアドレスの下位１ビツトを
ｋＬｏｗアドレスとしてメモリーに与え■アドレスのＡ
７〜Ａｌｌまでの７ビツトをＣＯＬＵＭＮアドレスとし
て与える。この様なＨ，Ｖアドレス方式によるアドレッ
シングを行なった場合の１メモリー素子に書き込まれる
エリアの様子を第４図にボす。第４図は、ＣＯＬＵＭＮ
アドレスが、０のエリアにはＯＨ目及びＩＨ目のデータ
が書き込まれ、 次ＫＣＯＬＵＭＮ７ドＬ／スが１つ変
化し２Ｈ目。
３Ｈ目と順次書き込んで行きＣＯＬＵＭＮアドレスが１
２７の時、２５４及び２５５Ｈ目を書き込む様子を示す
。また斜視部分は、アドレッシングされない部分を示す
。この様に、Ｈ，Ｖアドレス方式により容量にアドレッ
シングを行なうことができる。
２７の時、２５４及び２５５Ｈ目を書き込む様子を示す
。また斜視部分は、アドレッシングされない部分を示す
。この様に、Ｈ，Ｖアドレス方式により容量にアドレッ
シングを行なうことができる。
しかし、第５図に示す様に１画面を４分割し。
４つの入力画像信号のそれぞれを、水平・垂直方向とも
１／２にして第１の入力信号を、第５図のＣの部分、＄
２の入力信号をＤ１第３をＥ１第４をＦの部分Ｋｌ）ｔ
ｋ込む場合、メモリーアドレスカウンターの構成を第３
図に示す様にして、カウンター１０１と）１カウンター
１０２の最下位ビットＡ、を用い、メモリー人カレジス
ターのコントロールを行ない％Ａｌ〜Ａ５及びＶカウン
ター１０３のＡ、、Ａ、ｌｒＲ□Ｗアドレスとして与え
、Ａ、〜Ａ１４をＣ０ＬＩＴｈ４Ｎアドレスとして与え
ると共にＡ・か）”の時のみ重き込み命令を与え、Ａ１
４が１１＠の時には、ＩＩき込み命令を送らなければ第
５図のＣの部分に水平、垂直とも１ ／２４１！ｃつた
画像を書き込む事ができＺ、。また同様に、Ｄの部分に
書き込むためにはＡ・のかわりに＠１１をＲＯＷアドレ
スとして与え％Ａ−がＩＯｓの時のみメモリーに書き込
み命令を送りｈＡ１４’が１１１の時には書き込み命令
をｉらなけれげ、第５図のＤの部分に書き込む事ができ
る。またＥ、Ｆの部分に書き込むためには、Ａ１４のか
わりに“ＩＩをＣＯＬｔＪＭＮアドレスとして与え、前
記と同様の操作をすればＥ、Ｆにも同様に書き込む拳が
できる。この時のメモリーの使用されるエリアをＩ ６
ｍｌに示す。Ｒ１部分がＣの１ｌ１１４＃が書き込ま
れる昔３分、同様（凡鵞部分がり、Ｒ，部分がＥ及びＲ
ｎｓ分がＦの画像が書き込まれる部分である。
１／２にして第１の入力信号を、第５図のＣの部分、＄
２の入力信号をＤ１第３をＥ１第４をＦの部分Ｋｌ）ｔ
ｋ込む場合、メモリーアドレスカウンターの構成を第３
図に示す様にして、カウンター１０１と）１カウンター
１０２の最下位ビットＡ、を用い、メモリー人カレジス
ターのコントロールを行ない％Ａｌ〜Ａ５及びＶカウン
ター１０３のＡ、、Ａ、ｌｒＲ□Ｗアドレスとして与え
、Ａ、〜Ａ１４をＣ０ＬＩＴｈ４Ｎアドレスとして与え
ると共にＡ・か）”の時のみ重き込み命令を与え、Ａ１
４が１１＠の時には、ＩＩき込み命令を送らなければ第
５図のＣの部分に水平、垂直とも１ ／２４１！ｃつた
画像を書き込む事ができＺ、。また同様に、Ｄの部分に
書き込むためにはＡ・のかわりに＠１１をＲＯＷアドレ
スとして与え％Ａ−がＩＯｓの時のみメモリーに書き込
み命令を送りｈＡ１４’が１１１の時には書き込み命令
をｉらなけれげ、第５図のＤの部分に書き込む事ができ
る。またＥ、Ｆの部分に書き込むためには、Ａ１４のか
わりに“ＩＩをＣＯＬｔＪＭＮアドレスとして与え、前
記と同様の操作をすればＥ、Ｆにも同様に書き込む拳が
できる。この時のメモリーの使用されるエリアをＩ ６
ｍｌに示す。Ｒ１部分がＣの１ｌ１１４＃が書き込ま
れる昔３分、同様（凡鵞部分がり、Ｒ，部分がＥ及びＲ
ｎｓ分がＦの画像が書き込まれる部分である。
ここで常に４分割して画面を利用すれは、前記のメモリ
ーアドレッシングの方式で４Ｈ期間に１回は書き込まれ
ている部分のＲＯＷアドレスが指定されるためなんら問
題とはならないが、水平。
ーアドレッシングの方式で４Ｈ期間に１回は書き込まれ
ている部分のＲＯＷアドレスが指定されるためなんら問
題とはならないが、水平。
垂直方向ともすべての情報を書き込み（すなわち第４図
の様にメモリーを用い）そのうちの第５図に示すＣの部
分に他の時像信号′ｆ簀き込み表示する場合を考えると
、Ｃの部分に書き込む時には、第６図かられかる様にＲ
ＯＷアドレスの２８〜３１及び９２〜９５が指定されな
い。この指定されない時間は１フイ一ルド分の時間であ
シ約１６．６ｍ５ｅｃである。これは通常の１６にビッ
トダイナミックメモリのりフレッシェヤイクルをオーバ
ーしている（通常的２ｍ５ｅｃでおる）ため、最初に書
いた画像のＲＯＷアドレスが２８〜３１．９２〜９５０
部分に書き込まれた画像をこわして［７まり。また読み
出し時には、第４図に示す様にＲＯＷアドレスは０〜５
５及び６４〜１１９０所しか指定しないためＲＯＷアド
レスの５６〜５９、及び１２０〜１２３け指定しない。
の様にメモリーを用い）そのうちの第５図に示すＣの部
分に他の時像信号′ｆ簀き込み表示する場合を考えると
、Ｃの部分に書き込む時には、第６図かられかる様にＲ
ＯＷアドレスの２８〜３１及び９２〜９５が指定されな
い。この指定されない時間は１フイ一ルド分の時間であ
シ約１６．６ｍ５ｅｃである。これは通常の１６にビッ
トダイナミックメモリのりフレッシェヤイクルをオーバ
ーしている（通常的２ｍ５ｅｃでおる）ため、最初に書
いた画像のＲＯＷアドレスが２８〜３１．９２〜９５０
部分に書き込まれた画像をこわして［７まり。また読み
出し時には、第４図に示す様にＲＯＷアドレスは０〜５
５及び６４〜１１９０所しか指定しないためＲＯＷアド
レスの５６〜５９、及び１２０〜１２３け指定しない。
これにより第５図のＣの部分に書いたー＋４にの一部が
リフレッシユされずこわされる。
リフレッシユされずこわされる。
したがって本発明の目的は、アドレスカウンターが前記
のごとく順次カウントアツプ【、てい＜Ｈ。
のごとく順次カウントアツプ【、てい＜Ｈ。
■アドレスカウンタ一方式においてもＨアドレスを分Ｉ
ＦＩ１１．てカウントすると共にアドレスの順番を入れ
かえる事により、メモリのフレッシュ条件を満しながら
４分割を行なうことができるメモリー装置を提供するこ
とである。すなわち、常にすべ一゛ てのアドレスを
使用しない場合ＶＣは、リフレッシュサイクル内で常に
使用されるアドレスをリフレッシエアドレスに与え、常
圧使用されないアドレス及び上位アドレスをその他のア
ドレスに与えることにより、リフレッシユを行なうこと
ができる０次に本究明の一実施例を第７図に示し、同図
を参照して本発明を畦細に訃明する。第７図は第２図に
おけるアドレスカウンター４に相当する部分である。第
７図において、２０１は１／１２カウンターであり、メ
モリー人出力レジスタ及びメモリーへの書き込み、読み
出し轡のコントロールとして使われる；２０２，２０３
ｔｉＨアドレスカウンターであり、２０２はθ〜２７ま
で数え、２０３Ｆｉｌ／２カウンターである。すなわち
２０１，２０２及び２０３で水平方向のカウンターを構
成する。
ＦＩ１１．てカウントすると共にアドレスの順番を入れ
かえる事により、メモリのフレッシュ条件を満しながら
４分割を行なうことができるメモリー装置を提供するこ
とである。すなわち、常にすべ一゛ てのアドレスを
使用しない場合ＶＣは、リフレッシュサイクル内で常に
使用されるアドレスをリフレッシエアドレスに与え、常
圧使用されないアドレス及び上位アドレスをその他のア
ドレスに与えることにより、リフレッシユを行なうこと
ができる０次に本究明の一実施例を第７図に示し、同図
を参照して本発明を畦細に訃明する。第７図は第２図に
おけるアドレスカウンター４に相当する部分である。第
７図において、２０１は１／１２カウンターであり、メ
モリー人出力レジスタ及びメモリーへの書き込み、読み
出し轡のコントロールとして使われる；２０２，２０３
ｔｉＨアドレスカウンターであり、２０２はθ〜２７ま
で数え、２０３Ｆｉｌ／２カウンターである。すなわち
２０１，２０２及び２０３で水平方向のカウンターを構
成する。
２０５はＡ、の出力でカウントアツプしＨ周期でカウン
トするカウンター％ ２０４は■アドレスカウンターで
あり、０〜２６１まで数える０２０６〜２１１はセレク
ターであシ、２０６〜２１０は、１フイールドの画像信
号をすべてメモリーに記憶するか、４分割してそれぞれ
４つの入力信号を第５図に示すようにそれぞれの位慟に
記憶するかにより切シ替見られ、２０６，２０７は）Ｌ
ＯＷアドレスのセレクター、２０ｓＵｃＯＬＵＭＮアド
レスのセレクター２０９，２１０は４分割の位置を指定
するためのセレクターである。２１１はメモリーに与え
るＲＯＷアドレスＣＯＬＵＭＮアドレスのセレクターで
ある。
トするカウンター％ ２０４は■アドレスカウンターで
あり、０〜２６１まで数える０２０６〜２１１はセレク
ターであシ、２０６〜２１０は、１フイールドの画像信
号をすべてメモリーに記憶するか、４分割してそれぞれ
４つの入力信号を第５図に示すようにそれぞれの位慟に
記憶するかにより切シ替見られ、２０６，２０７は）Ｌ
ＯＷアドレスのセレクター、２０ｓＵｃＯＬＵＭＮアド
レスのセレクター２０９，２１０は４分割の位置を指定
するためのセレクターである。２１１はメモリーに与え
るＲＯＷアドレスＣＯＬＵＭＮアドレスのセレクターで
ある。
今１フィールドの画像信号を圧縮することなくメモリー
に記憶する場合は、セレクター２０６〜２０８への入力
の０１〜Ｇｍ＠が選択され、セレクター２１１に与えら
れる。セレクター２１１は、Ｇ、側がＲ（ｌアトＬ／／
（入力、Ｈ・餉がＣＯＬＵＭＮアドレス入力であり、時
分割されたＲｆｆｌ 、ＣＯＬＵＭＮアドレスがメモリ
ーに与えられアドレッシングする。またＡｌ１が１１１
の時はメモリーへの書き込みは行なわない。この時のメ
モリー素子の様子を第８図に示す。第７図に示す様にＨ
アドレスのＡ４゜Ａ・をＣＯＬＬＩＭＮアドレスに与え
、■アドレスのＡ−〜Ａ、１）ｔＯＷアドレスに与えて
いるため、第８図に示す様に第１Ｈ目はＲＯＶＶアドレ
スのθ〜１５までアドレスが進むと、ＣＯＬＵＭＮアド
レスが１変化しＲＯＷアドレス００〜ｌＯまで進み。
に記憶する場合は、セレクター２０６〜２０８への入力
の０１〜Ｇｍ＠が選択され、セレクター２１１に与えら
れる。セレクター２１１は、Ｇ、側がＲ（ｌアトＬ／／
（入力、Ｈ・餉がＣＯＬＵＭＮアドレス入力であり、時
分割されたＲｆｆｌ 、ＣＯＬＵＭＮアドレスがメモリ
ーに与えられアドレッシングする。またＡｌ１が１１１
の時はメモリーへの書き込みは行なわない。この時のメ
モリー素子の様子を第８図に示す。第７図に示す様にＨ
アドレスのＡ４゜Ａ・をＣＯＬＬＩＭＮアドレスに与え
、■アドレスのＡ−〜Ａ、１）ｔＯＷアドレスに与えて
いるため、第８図に示す様に第１Ｈ目はＲＯＶＶアドレ
スのθ〜１５までアドレスが進むと、ＣＯＬＵＭＮアド
レスが１変化しＲＯＷアドレス００〜ｌＯまで進み。
Ａ、が”ｌ−になるとＣＯＬＵＭＮアドレスがＩｆ化し
２となりＲＯ’Ｗ７ドＬ／ス（７）０〜１６、Ａ４．Ａ
ｓが共に１になるとＣＯＬＵＭＮアドレスが３となシ、
ＲＯＷアドレスのθ〜１０１で進み、第１Ｈ目は書き込
みを終了。し、第２Ｈ目はＡ−が１１１となるためＲＯ
Ｗアドレスの第５ビツト目が１１＠となるため、ＲＯＷ
アドレスの１６〜３１が選択される。以下同様に■アド
レスのＡ・〜Ａ−がＲＯＷアドレスの上位ビットである
ため、ｈｏｗアドレスの１６ごとにＩＨづつ書き進み、
８ＨでＲＯＷアドレスのすべてのアドレスが指定される
ことにある。また９Ｈ目はＲＯＷアドレスはＯ〜１６゜
ＣＯＬＵＭＮアドレスは４〜７に書き込まれる。以上の
動作より、ＲＯＷアドレスＦｉ８Ｈに１回は必ず指定さ
れておシ、この時間は６３，５μｓ×８◆５０８μｓｅ
ｃであるため十分にリフレッシュサイクル内にＲＯＷア
ドレス叉は指定されている。
２となりＲＯ’Ｗ７ドＬ／ス（７）０〜１６、Ａ４．Ａ
ｓが共に１になるとＣＯＬＵＭＮアドレスが３となシ、
ＲＯＷアドレスのθ〜１０１で進み、第１Ｈ目は書き込
みを終了。し、第２Ｈ目はＡ−が１１１となるためＲＯ
Ｗアドレスの第５ビツト目が１１＠となるため、ＲＯＷ
アドレスの１６〜３１が選択される。以下同様に■アド
レスのＡ・〜Ａ−がＲＯＷアドレスの上位ビットである
ため、ｈｏｗアドレスの１６ごとにＩＨづつ書き進み、
８ＨでＲＯＷアドレスのすべてのアドレスが指定される
ことにある。また９Ｈ目はＲＯＷアドレスはＯ〜１６゜
ＣＯＬＵＭＮアドレスは４〜７に書き込まれる。以上の
動作より、ＲＯＷアドレスＦｉ８Ｈに１回は必ず指定さ
れておシ、この時間は６３，５μｓ×８◆５０８μｓｅ
ｃであるため十分にリフレッシュサイクル内にＲＯＷア
ドレス叉は指定されている。
次に艶５図に示すＣの位置に１フイールドの画像信号を
水平、垂直方向とも１／２にして書き込 「
む場合はカウンター２０１と、カウンター２０２のＡｏ
とによシ、メモリー人出力レジスタ及びメモリーへの書
き込み計み出し制御を行ない、ＲＯＷアドレスとしてＡ
１−Ａ３及びカウンター２０５の出力Ａ４′及びＡ、〜
Ａ９を与え、Ａ６が０のときのみ書き込み命令を与えれ
ば入力信号の偶数１１が書き述まわ１Ａ−が１の時誓き
込み命令を与えれは、奇ｉＨが隻き込まれる。次にＣＯ
ＬＵＭＮアドレスとしては＃ＴＮビットにＡｓ２を与え
、第２ビツト及び最上位ビットには、セレクター２０９
，２１０で選択されたデータを与え、あとＡ１゜〜Ａ１
ｍを与える。ここでセレクター２０９，２１０Ｆ！第５
図に示す（、〜Ｆのどの位置に書き込むかにより選択さ
れ、Ｃの位置の時は２０９，２１０とも出力は１０１で
あり、Ｄの位置では２０９の出力Ｆｉ１１ ＠２１０の
出力け”０１としＥの位置では、それぞれＩ ｏ ＃
Ｉ １１ 、 ｎひＦの位置ではそれぞれ０１１＠ｌ″
となる様にコントコールされる。この様に水平・事由方
向とも１／２にして書き込む場合には、セレクター２０
６〜２０８はＨ１〜Ｈ，側が選択され、セレクター２１
１により時分割にＲＯＷアドレスＣＯＬＵＭＮアドレス
がメモリーに与えられる。この時のメモリー素子の様子
を第９図にかす。ｗＪ９図に示すｅＫ＆ＩＨ目は水平方
向のデータはひとつおきに書き込まれ％ＣＯＬＵＭＮの
０゜ＲＯＷアドレスの０〜１５及びＣＯＬＵＭＮアドレ
スのｌ ＲＯｗアドレスのθ〜ｌＯに４１−′Ｉ！込ま
れる。次に■アドレスカウンターのＡ・が１になった第
２Ｈ目の時は、メモリーアドレスは第１Ｈ目と同じ場所
が指定されるが、１配した様に書き込み命−令を与えな
いので１＆ｌ：き込まれない。第３Ｈ目はＡ！が１と々
るためＲＯＷアドレスが１６〜３１を指定し％ＣＯＬＵ
ＭＮアドレスは０とｌが指定される。第４Ｈ目は、第３
Ｈ目と同一のアドレスが指定されるが、第２Ｈ目と同様
に書き込み命令を与えない。以下同様に行なうと１６１
−１かかってＲＯＷアドレスはすべて指定される。次に
１７Ｈ目はＡ１．が１になるためＣＯＬｔＪＭＮアドレ
スの４及び５を指定しＲＯＷアドレスのＯ〜１５を指定
する。
水平、垂直方向とも１／２にして書き込 「
む場合はカウンター２０１と、カウンター２０２のＡｏ
とによシ、メモリー人出力レジスタ及びメモリーへの書
き込み計み出し制御を行ない、ＲＯＷアドレスとしてＡ
１−Ａ３及びカウンター２０５の出力Ａ４′及びＡ、〜
Ａ９を与え、Ａ６が０のときのみ書き込み命令を与えれ
ば入力信号の偶数１１が書き述まわ１Ａ−が１の時誓き
込み命令を与えれは、奇ｉＨが隻き込まれる。次にＣＯ
ＬＵＭＮアドレスとしては＃ＴＮビットにＡｓ２を与え
、第２ビツト及び最上位ビットには、セレクター２０９
，２１０で選択されたデータを与え、あとＡ１゜〜Ａ１
ｍを与える。ここでセレクター２０９，２１０Ｆ！第５
図に示す（、〜Ｆのどの位置に書き込むかにより選択さ
れ、Ｃの位置の時は２０９，２１０とも出力は１０１で
あり、Ｄの位置では２０９の出力Ｆｉ１１ ＠２１０の
出力け”０１としＥの位置では、それぞれＩ ｏ ＃
Ｉ １１ 、 ｎひＦの位置ではそれぞれ０１１＠ｌ″
となる様にコントコールされる。この様に水平・事由方
向とも１／２にして書き込む場合には、セレクター２０
６〜２０８はＨ１〜Ｈ，側が選択され、セレクター２１
１により時分割にＲＯＷアドレスＣＯＬＵＭＮアドレス
がメモリーに与えられる。この時のメモリー素子の様子
を第９図にかす。ｗＪ９図に示すｅＫ＆ＩＨ目は水平方
向のデータはひとつおきに書き込まれ％ＣＯＬＵＭＮの
０゜ＲＯＷアドレスの０〜１５及びＣＯＬＵＭＮアドレ
スのｌ ＲＯｗアドレスのθ〜ｌＯに４１−′Ｉ！込ま
れる。次に■アドレスカウンターのＡ・が１になった第
２Ｈ目の時は、メモリーアドレスは第１Ｈ目と同じ場所
が指定されるが、１配した様に書き込み命−令を与えな
いので１＆ｌ：き込まれない。第３Ｈ目はＡ！が１と々
るためＲＯＷアドレスが１６〜３１を指定し％ＣＯＬＵ
ＭＮアドレスは０とｌが指定される。第４Ｈ目は、第３
Ｈ目と同一のアドレスが指定されるが、第２Ｈ目と同様
に書き込み命令を与えない。以下同様に行なうと１６１
−１かかってＲＯＷアドレスはすべて指定される。次に
１７Ｈ目はＡ１．が１になるためＣＯＬｔＪＭＮアドレ
スの４及び５を指定しＲＯＷアドレスのＯ〜１５を指定
する。
次に、第５図のＤの部分に誉〈時は、セレクター２０９
の出力が’１”、２１０がＩ □ Ｉとするため第９図
の右下がり斜線部分に１１き込まれる。
の出力が’１”、２１０がＩ □ Ｉとするため第９図
の右下がり斜線部分に１１き込まれる。
以下一様にＥの部分Ｆｉ横線部分が指定され、Ｆの部分
は縦！ＩＩｊ分が指定される。このことよシ第５図のＣ
，Ｄ、Ｅ、Ｆのどの部分にのみ書き込んでも、すべての
ＲＯＶｖアドレスＦｉ１６Ｈかかって指定される。この
期間け６３５μ３×１６中１ ｍ５ｅｃでありリフレッ
シュサイクル以内である。
は縦！ＩＩｊ分が指定される。このことよシ第５図のＣ
，Ｄ、Ｅ、Ｆのどの部分にのみ書き込んでも、すべての
ＲＯＶｖアドレスＦｉ１６Ｈかかって指定される。この
期間け６３５μ３×１６中１ ｍ５ｅｃでありリフレッ
シュサイクル以内である。
以上１５１してきた様に本発明においては、アドレスカ
ウンターがＨ，Ｖアドレス方式においてＨアドレス含分
側して数えるカウンターを設けると共にＨアドレスｆＪ
ＩＩ次数えるカウンターを設け、アドレスの順番を入れ
かえる事により、すべてのメモリーアドレスを１定しな
い場合に４ｔａ単にリフレッシ一時間内にリフレッシエ
アドレスのすべてをアドレッシングできるためメモリー
の内容をこわさない効果を有する。
ウンターがＨ，Ｖアドレス方式においてＨアドレス含分
側して数えるカウンターを設けると共にＨアドレスｆＪ
ＩＩ次数えるカウンターを設け、アドレスの順番を入れ
かえる事により、すべてのメモリーアドレスを１定しな
い場合に４ｔａ単にリフレッシ一時間内にリフレッシエ
アドレスのすべてをアドレッシングできるためメモリー
の内容をこわさない効果を有する。
第１図は１６にビットメモリのアドレスを示したブロッ
ク図、第２図は静止１ｉｌｉ像伝迭装飯のメモリ一部の
ブロック図、第３図は従来のアドレスカウンターの構成
を示した図、第４図Ｆｉ従来のアドレスカウンターの構
成により、メモリーを使用し九時のブロック図、第５図
はｌフィールドの画像信号を４分割した図、第６図はメ
モリーの使用方法を示した図、泥７図は本実施例による
アドレスカウンターの構成を示した！４．ｍ８１Ｚ１．
第９図は本実施例によるメモリーの使用方法を示したブ
ロック図であシ、第８図は１フイールドの全情報を書き
込んだ時の図％ｔＩＡ９図は４分割した時の図である。 図において、１・・・・・・ＰＣＭテジタルデータ、２
・・・・・・メモリ入力レジスタ、３・・・・・・メモ
リ群、４・・・・・・アドレスカウンター、５・・・・
・・メモリ出力レジスタ％ １０１・・・・・・メモリ
ーサイクルカウンター、１０２・・・・・・Ｈアドレス
カウンタ、１０３・・・・・・■アドレスカウンター、
２０１・・・・・・メモリサイクルカウンター、２０２
，２０３・・・・・・Ｈアドレスカラン
［り、２０４・・・・・・Ｖアドレスカウンタ、２０５
・・・・・・Ｈ周期カウンター、２０６〜２１１・・・
・・・セレクタ巧第１図 拾２図 第３図 ＯＷ ＄４図 第５図 第６図 第７図 強８図
ク図、第２図は静止１ｉｌｉ像伝迭装飯のメモリ一部の
ブロック図、第３図は従来のアドレスカウンターの構成
を示した図、第４図Ｆｉ従来のアドレスカウンターの構
成により、メモリーを使用し九時のブロック図、第５図
はｌフィールドの画像信号を４分割した図、第６図はメ
モリーの使用方法を示した図、泥７図は本実施例による
アドレスカウンターの構成を示した！４．ｍ８１Ｚ１．
第９図は本実施例によるメモリーの使用方法を示したブ
ロック図であシ、第８図は１フイールドの全情報を書き
込んだ時の図％ｔＩＡ９図は４分割した時の図である。 図において、１・・・・・・ＰＣＭテジタルデータ、２
・・・・・・メモリ入力レジスタ、３・・・・・・メモ
リ群、４・・・・・・アドレスカウンター、５・・・・
・・メモリ出力レジスタ％ １０１・・・・・・メモリ
ーサイクルカウンター、１０２・・・・・・Ｈアドレス
カウンタ、１０３・・・・・・■アドレスカウンター、
２０１・・・・・・メモリサイクルカウンター、２０２
，２０３・・・・・・Ｈアドレスカラン
［り、２０４・・・・・・Ｖアドレスカウンタ、２０５
・・・・・・Ｈ周期カウンター、２０６〜２１１・・・
・・・セレクタ巧第１図 拾２図 第３図 ＯＷ ＄４図 第５図 第６図 第７図 強８図
Claims (1)
- メモリと、前！ｌ［：メモリに対するアドレス発生部と
から構成され、前記アドレス発生部が水平周期を分割し
て力°ラントするアドレスカウンタと、水平周期カウン
タと、垂直アドレスカウンタと、前記アドレスカウンタ
と水平周期カウンタと垂直アドレスカウンタと各ビット
の出力信号の下位から上位のいくつかのビットの順を入
れかえてメモリーにアドレス慣号として与えるための切
り替え器とを具備することを特徴とする画像メモリー装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183299A JPS5884582A (ja) | 1981-11-16 | 1981-11-16 | 画像メモリ−装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183299A JPS5884582A (ja) | 1981-11-16 | 1981-11-16 | 画像メモリ−装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884582A true JPS5884582A (ja) | 1983-05-20 |
| JPH0213396B2 JPH0213396B2 (ja) | 1990-04-04 |
Family
ID=16133233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56183299A Granted JPS5884582A (ja) | 1981-11-16 | 1981-11-16 | 画像メモリ−装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884582A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110398A (ja) * | 1984-11-05 | 1986-05-28 | Sony Corp | プリンタ装置 |
| JPS62154193A (ja) * | 1985-12-27 | 1987-07-09 | 株式会社三井三池製作所 | レンタル自転車によるサイクリング方法及びその装置 |
| JPS62260482A (ja) * | 1986-05-06 | 1987-11-12 | Sony Corp | 映像記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5766590A (en) * | 1980-10-13 | 1982-04-22 | Hitachi Ltd | Dynamic memory refreshing circuit |
-
1981
- 1981-11-16 JP JP56183299A patent/JPS5884582A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5766590A (en) * | 1980-10-13 | 1982-04-22 | Hitachi Ltd | Dynamic memory refreshing circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110398A (ja) * | 1984-11-05 | 1986-05-28 | Sony Corp | プリンタ装置 |
| JPS62154193A (ja) * | 1985-12-27 | 1987-07-09 | 株式会社三井三池製作所 | レンタル自転車によるサイクリング方法及びその装置 |
| JPS62260482A (ja) * | 1986-05-06 | 1987-11-12 | Sony Corp | 映像記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213396B2 (ja) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208325A2 (en) | Image memory | |
| JPH035990A (ja) | デュアル・ポート・メモリ | |
| JPH0695631A (ja) | 画像処理方法及び装置 | |
| DE168861T1 (de) | Videoanzeigeterminal mit derangierten bildzeilen. | |
| JPS59845B2 (ja) | 表示装置 | |
| JPS5884582A (ja) | 画像メモリ−装置 | |
| EP0196733A3 (en) | Method for displaying picture image data | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS6017485A (ja) | 画面分割制御装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 | |
| KR100217277B1 (ko) | Pdp-tv의 sdram 인터페이스. | |
| JPS6028981Y2 (ja) | 記憶表示回路 | |
| JPS57127982A (en) | Memory address system | |
| SU1231496A1 (ru) | Устройство дл отображени информации | |
| JPH0213395B2 (ja) | ||
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS60211690A (ja) | メモリ回路 | |
| JP3036112B2 (ja) | 多画面表示装置 | |
| JP2701146B2 (ja) | グラフィック・文字表示制御方式 | |
| JPS62217287A (ja) | 画像信号フオ−マツト変換方法 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| JPS639271A (ja) | 画像データ記録装置 | |
| KR100217281B1 (ko) | Sdram 인터페이스 장치를 이용한 pdp-tv. | |
| SU1462407A1 (ru) | Устройство дл формировани адреса видеопам ти растрового графического диспле | |
| JPS6073573A (ja) | 表示装置の制御方式 |