JP2701146B2 - グラフィック・文字表示制御方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 グラフィック表示用メモリと文字表示用メモリとを別
個に備えてディスプレイ・コントローラにより制御し、
それぞれ別個のアドレス空間としてグラフィック・デー
タ及び文字コードの書込みを行い、又同一のアドレス空
間としてグラフィック・データ及び文字コードの読出し
を行うもので、同期のとれたスクロール表示を容易に行
うことができるものである。 〔産業上の利用分野〕 本発明は、グラフィック画面と文字画面とを表示させ
るグラフィック・文字表示制御方式に関するものであ
る。 文字コードに対応した文字データと、グラフィック・
データとを合成して表示させるシステムに於いては、グ
ラフィック・データ及び文字コードの書込みが容易であ
ると共に、スクロール表示も安定に行うことが要望され
ている。 〔従来の技術〕 従来のグラフィック画面と文字画面とを表示させる表
示システムは、例えば、第４図，第５図又は第６図に示
す構成を有するものである。第４図に於いて、41はプロ
セッサ（CPU）、42はプログラム等を格納したリードオ
ンリメモリ（ROM）、43は表示データ等を蓄積するラン
ダムアクセスメモリ（RAM）、44はバス、45はインタフ
ェース回路、46は陰極線管表示部等の表示部（CRT）、4
7はグラフィック表示用メモリ（VRAM）、48はリードオ
ンリメモリ等からなる文字発生器である。 この第４図に示す従来例は、プロセッサ41の制御によ
りグラフィック表示用メモリ47に表示データをバス44を
介して転送して書込み、その表示データを読出してバス
44を介してインタフェース回路45に加え、このインタフ
ェース回路45から表示データを表示部46に加えて表示さ
せるものであり、文字コードに対応して文字発生器48か
ら発生させた文字データは、バス44を介してグラフィッ
ク表示用メモリ47に書込まれるので、グラフィック表示
用メモリ47の内容は、グラフィック画像と文字画券とが
合成されたものとなる。 又第５図に示す従来例は、ディスプレイ・コントロー
ラ59によってグラフィック表示用メモリ57を制御するも
ので、51はプロセッサ（CPU）、52はプログラム等を格
納したリードオンリメモリ（ROM）、53はランダムアク
セスメモリ（RAM）、54はバス、55はインタフェース回
路、56は表示部（CRT）、58は文字発生器である。 ディスプレイ・コントローラ59は、プロセッサ51から
の命令によって表示の為の各種の処理及び制御を行うも
のであり、文字データは文字発生器58から発生させてグ
ラフィック表示用メモリ57にグラフィック・データと共
に書込むものである。このグラフィック表示用メモリ57
の内容がインタフェース回路55を介して表示部56に加え
られて表示されるものである。 又第６図に示す従来例は、グラフィック表示用メモリ
（VRAM）67と、文字コードを書込む文字表示用メモリ
（CRAM）70とを設けたもので、61はプロセッサ（CP
U）、62はリードオンリメモリ（ROM）、63はランダムア
クセスメモリ（RAM）、64はバス、65はインタフェース
回路、66は表示部（CRT）、68は文字発生器、69はディ
スプレイ・コントローラである。 プロセッサ61からの命令に従ってディスプレイ・コン
トローラ69はグラフィック表示用メモリ67と文字表示用
メモリ70とを制御し、グラフィック表示用メモリ67には
グラフィック・データを書込み、又文字表示用メモリ70
には文字コードを書込み、この文字表示用メモリ70から
読出した文字コードを文字発生器68に加えて文字データ
を発生させ、この文字データと、グラフィック表示用メ
モリ67から読出したグラフィック・データとをインタフ
ェース回路65に於いて合成して表示部66に加えるもので
ある。 この従来例は、グラフィック表示用メモリ67と文字表
示用メモリ70とを有するものであるから、グラフィック
画面と文字画面とを独立して編集することができる。 〔発明が解決しようとする問題点〕 前述の第４図及び第５図に示す従来例は、グラフィッ
ク表示メモリ47,57に、グラフィック画面と文字画面と
を合成した状態で格納するものであるから、何れか一方
の画面を修正すると、他方の画面が影響を受けて変化す
る欠点があり、画面編集が困難である欠点があった。 これに対して、第６図に示す従来例は、前述のよう
に、グラフィック表示用メモリ67と文字表示用メモリ70
とを有するものであるから、画面編集は容易となる。し
かし、グラフィック表示用メモリ67に与える表示アドレ
スと、文字表示用メモリ70に与える表示アドレスとは異
なると共に、文字表示用メモリ70には文字コードが書込
まれているから、グラフィック画面と文字画面とを合成
した画面のスクロールを行う場合に、単純な表示先頭ア
ドレスの変更では、グラフィック画面と文字画面とのス
クロールの同期がとれない欠点がある。 本発明は、画面編集が容易で且つ安定なスクロール表
示を可能とすることを目的とするものである。 〔問題点を解決するための手段〕 本発明のグラフィック・文字表示制御方式は、グラフ
ィック表示用メモリと文字表示用メモリとの書込時のア
ドレス空間を別個にし、読出時のアドレス空間を同一と
したのであり、第１図を参照して説明する。 グラフィック表示用メモリ１と文字表示用メモリ２と
をディスプレイ・コントローラ３により制御し、文字表
示用メモリ２から読出した文字コードを文字発生器４に
加えて文字データを発生させ、その文字データと、グラ
フィック表示用メモリ１から読出したグラフィック・デ
ータとをインタフェース回路６により合成して表示部
（CRT）５に加え、グラフィック画面と文字画面とを表
示させる表示制御方式であって、上位ビットと中位ビッ
トと下位ビットとに分けたアドレス信号の上位ビットと
中位ビットを書込期間と読出期間とに切替えて前記文字
表示用メモリ２に加えるセレクタ７を設け、グラフィッ
ク表示用メモリ１及び文字表示用メモリ２に対する書込
期間に於いては、グラフィック表示用メモリ１に加える
アドレス信号と同一又は異なるアドレス信号の下位ビッ
トとセレクタ７を介した中位ビットとを文字表示用メモ
リ２に加え、グラフィック・データと前記文字コードと
を別個のアドレス空間として書込みを行い、又読出期間
に於いては、グラフィック表示用メモリ１に加えるアド
レス信号と同時に、このアドレス信号と同一のアドレス
信号の下位ビットとセレクタ７を介した上位ビットとを
文字表示用メモリ２に加え、且つアドレス信号の中位ビ
ット又はその一部を文字発生器４に加えて、グラフィッ
ク表示用メモリ１と文字表示用メモリ２とを同一アドレ
ス空間として読出しを行い、グラフィック・データと、
文字コードに基づく文字データとを合成して表示するも
のである。 〔作用〕 書込期間に於いては、グラフィック表示用メモリ１と
文字表示用メモリ２とを異なるアドレス空間として書込
みを行い、読出期間に於いては、グラフィック表示用メ
モリ１と文字表示用メモリ２とを同一のアドレス空間と
して読出しを行うものであり、ディスプレイ・コントロ
ーラ３からグラフィック表示用メモリ１と文字表示用メ
モリ２とに対するアドレス線を分けて図示しているが、
同一のアドレス線とし、文字表示用メモリ２に対してセ
レクタ７を設けている。又アドレス信号を、下位ビット
と中位ビットと上位ビットとに分けて、書込期間に於い
ては、グラフィック表示用メモリ１に加えるアドレス信
号と同一又は異なるアドレス信号の下位ビットとセレク
タ７を介した中位ビットを文字表示用メモリ２に加え
て、グラフィック表示用メモリ１に対するグラフィック
・データの書込み又は文字表示用メモリ２に対する文字
コードの書込みを行う。 又読出期間に於いては、グラフィック表示用メモリ１
に加えるアドレス信号と同時に、このアドレス信号と同
一のアドレス信号の下位ビットとセレクタ７を介した上
位ビットとを文字表示用メモリ２に加えて、グラフィッ
ク表示用メモリ１と文字表示用メモリ２とから同時に読
出し、又読出された文字コードを文字発生器４に加える
と共に、アドレス信号の中位ビットを加えて、文字デー
タを出力させるものである。従って、同一の読出アドレ
スによってグラフィック・データと文字データとがイン
タフェース回路６を介して表示部５に加えられて、グラ
フィック画面と文字画面とが合成されて表示され、且つ
スクロール表示に於いても、グラフィック画面と文字画
面とが同期してスクロールされることになる。 〔実施例〕 以下図面を参照して本発明の実施例について詳細に説
明する。 第２図は本発明の実施例のブロック図であり、11はグ
ラフィック表示用メモリ（VRAM）、12は文字表示用メモ
リ（CRAM）、13はディスプレイ・コントローラ（DCN
T）、14は文字発生器、15は表示器（CRT）、16はインタ
フェース部、17は合成部、18はプロセッサ（CPU）、19
はリードオンリメモリ（ROM）、20はランダムアクセス
メモリ（RAM）、21はバス、22は双方向ドライバ・レシ
ーバ（DR）、23はラッチ回路、24はノア回路、25はセレ
クタ、26,28は並列直列変換回路（P/S）、27はコード変
換部である。 この実施例は、1024×1024（ドット）の表示画面に於
いて、グラフィック画面を表示すると共に、１文字を16
×16（ドット）構成として表示する場合を示し、例え
ば、グラフィック表示用メモリ11は64Kワード、文字表
示用メモリ12は4Kワードの容量を有する。そして、プロ
セッサ18からの命令に従ってディスプレイ・コントロー
ラ13から、16ビットのデータD0〜D15と、17ビットのア
ドレス信号A0〜A16と、１ビットの表示制御信号dsとが
出力され、データD0〜D15は、双方向ドライバ・レシー
バ22を介してグラフィック表示用メモリ11と文字表示用
メモリ12とに加えられる。 又最上位ビットのアドレス信号A16を除くアドレス信
号A0〜A15はラッチ回路23によりラッチされ、ラッチさ
れた16ビットのアドレス信号A0〜A15は、下位ビットA0
〜A5と、中位ビットA6〜A11と、上位ビットA10〜A15と
に分けた場合を示し、この場合の中位ビットと上位ビッ
トとの一部は重複している。そして、グラフィック表示
用メモリ11にはアドレス信号A0〜A15がそのまま加えら
れる。又アドレス信号の下位ビットA0〜A5はそのまま文
字表示用メモリ12に加えられ、中位ビットA6〜A11と上
位ビットA10〜A15とは、セレクタ25を介して文字表示用
メモリ12に加えられる。又アドレス信号の中位ビットA6
〜A11の一部のビットA6〜A9は、スキャンアドレス信号
として文字発生器14に加えられる。 又最上位ビットのアドレス信号A16は、グラフィック
表示用メモリ11のチップセレクト信号＊CSとして加えら
れると共に、ノア回路24を介して文字表示用メモリ12の
チップセレクト信号＊CSとして加えられる。又表示制御
信号dsはノア回路24に加えられると共にセレクタ25の選
択制御信号として加えられる。 表示制御信号dsは、表示期間（読出期間）では“1"、
描画期間（書込期間）では“0"となる。そして、セレク
タ25は“1"の表示制御信号dsによりアドレス信号A10〜A
15を選択して文字表示用メモリ12に加え、“0"の表示制
御信号dsによりアドレス信号A6〜A11を選択して文字表
示用メモリ12に加えることになる。 従って、描画期間（書込期間）では、表示制御信号ds
が“0"となり、その時に、アドレス信号A16が“0"であ
ると、グラフィック表示用メモリ11のチップセレクト信
号＊CSが“0"であるから、アドレス信号A0〜A15により
指定されたグラフィック表示用メモリ11のアドレスに、
双方向ドライバレシーバ22を介したデータD0〜D15が書
込まれることになる。その時、文字表示用メモリ12のチ
ップセレクト信号＊CSは“1"となるから、双方向ドライ
バレシーバ22を介したデータD0〜D15は文字表示用メモ
リ12には書込まれない。 又アドレス信号A16が“1"の場合は、グラフィック表
示用メモリ11のチップセレクト信号＊CSが“1"となっ
て、このグラフィック表示用メモリ11にはデータD0〜D1
5の書込みは行われないが、文字表示用メモリ12のチッ
プセレクト信号＊CSが“0"となるから、双方向ドライバ
レシーバ22を介したデータD0〜D15（文字コード）が、
アドレス信号A0〜A11により指定された文字表示用メモ
リ12のアドレスに書込まれる。 前述のように、描画期間（書込期間）では、グラフィ
ック表示用メモリ11と文字表示用メモリ12とは、アドレ
ス信号A16に従って切替えられて、異なるアドレス空間
としてグラフィック・データと文字コードとの書込制御
が行われる。 又表示期間（読出期間）では、アドレス信号A16は
“0"となると共に、表示制御信号dsは“1"となるから、
ノア回路24の出力は“0"となり、従って、グラフィック
表示用メモリ11と文字表示用メモリ12とのチップセレク
ト信号＊CSは共に“0"となる。又セレクタ25はアドレス
信号A10〜A15を選択出力して、下位６ビットのアドレス
信号A0〜A5と共に文字表示用メモリ12に加えることにな
り、又グラフィック表示用メモリ11にはアドレス信号A0
〜A15が加えられるから、グラフィック表示用メモリ11
と文字表示用メモリ12とは同一アドレス空間として読出
制御される。 グラフィック表示用メモリ11から読出されたグラフィ
ック・データは、並列直列変換回路26により直列のデー
タに変換されて合成部17に加えられ、又文字表示用メモ
リ12から読出された文字コードは、変換部27によりリー
ドオンリメモリからなる文字発生器14のアドレス信号に
変換され、そのアドレス信号に従った文字データが、ア
ドレス信号A6〜A9に従って出力され、並列直列変換回路
28により直列のデータに変換されて合成部17に加えられ
て、グラフィック・データと合成され、インタフェース
部16を介して表示部15に加えられる。 第３図は描画アドレスと表示アドレスとの説明図であ
り、文字表示用メモリ12に対するものである。１文字分
の文字コードを16ビット（１ワード）構成とし、文字発
生器14から１文字分を16×16ドットの文字データとし
て、それぞれ１文字分の文字コードと、１文字分の文字
データとを斜線を施して示す。描画期間（書込期間）に
於いては、下位６ビットのアドレス信号A0〜A5により各
行中の文字コードの書込位置が指定され、セレクタ25に
より選択された上位６ビットのアドレス信号A6〜A11に
より64行中の行が指定され、文字コードの書込みが行わ
れる。 又表示期間（読出期間）に於いては、下位６ビットの
アドレス信号A0〜A5により各行中の表示位置が指定さ
れ、セレクタ25により選択された上位６ビットのアドレ
ス信号A10〜A15により64行中の行が指定される。又中間
の４ビットのアドレス信号A6〜A9が文字発生器14のスキ
ャンアドレス信号となり、各行中のライン位置が指定さ
れる。 この表示期間に於いて、グラフィック表示用メモリ11
にも前述と同一のアドレス信号A0〜A15が加えられ、そ
の下位６ビットのアドレス信号A0〜A5により各ラインの
１ワード単位（16ドット）のグラフィック・データが読
出され、その時、上位10ビットのアドレス信号A6〜A15
により1024ライン中の１ラインが指定される。 これに対して、文字発生器14からの16×16ドットの文
字データについて、文字表示用メモリ12に書込期間に加
える上位６ビットのアドレス信号A6〜A11を４ビット分
（16ライン分）上位にシフトしたことに担当するアドレ
ス信号A10〜A15により文字表示行の位置が指定され、そ
れより下位の４ビットのアドレス信号A6〜A9により文字
表示行の16ラインの中の１ラインが指定され、下位６ビ
ットのアドレス信号A0〜A5により横方向の表示位置が指
定される。 従って、アドレス信号A0〜A15によってグラフィック
表示用メモリ11から読出されたグラフィック・データ
と、アドレス信号A0〜A5,A10〜A15（書込期間のアドレ
ス信号A6〜A11を４ビット分シフトしたアドレス信号に
相当）によって文字表示用メモリ12から読出された文字
コードにより文字発生器14からアドレス信号A6〜A9に従
って発生された文字データとが、同一のアドレス信号A0
〜A15による同一アドレス空間として処理され、グラフ
ィック・データと文字データとの表示位置は同期する。
即ち、グラフィック画面と文字画面とが同期して表示さ
れることになる。 従って、先頭アドレスを変更することにより、グラフ
ィック画面と文字画面とを同期した状態でスクロールす
ることができる。 本発明は、前述の実施例にのみ限定されるものではな
く、グラフィック表示用メモリ11及び文字表示用メモリ
12の容量を更に大きくして、任意のスクロール或いはウ
インドウ表示を行う場合にも適用できることは勿論であ
り、又１文字のドット構成に対応してスキャンアドレス
信号等の設定が行われるものである。 〔発明の効果〕 以上説明したように、本発明は、ディスプレイ・コン
トローラ３によって制御されるグラフィック表示用メモ
リ１と文字表示用メモリ２とに対して、描画期間（書込
期間）に於いては、それぞれ異なるアドレス空間として
グラフィック・データ及び文字コードの書込制御を行
い、表示期間（読出期間）に於いては、同一のアドレス
空間として読出制御を行うものであり、グラフィック画
面と文字画面とを独立的に編集できると共に、グラフィ
ック画面と文字画面とを同期してスクロールすることが
できる利点がある。

【図面の簡単な説明】 第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は描画アドレスと表示アドレスと
の説明図、第４図，第５図及び第６図は従来例のブロッ
ク図である。 １はグラフィック表示用メモリ、２は文字表示用メモ
リ、３はディスプレイ・コントローラ、４は文字発生
器、５は表示部（CRT）、６はインタフェース回路、11
はグラフィック表示用メモリ（VRAM）、12は文字表示用
メモリ（CRAM）、13はディスプレイ・コントローラ（DC
NT）、14は文字発生器、15は表示部（CRT）、16はイン
タフェース部、17は合成部、18はプロセッサ（CPU）、1
9はリードオンリメモリ（ROM）、20はランダムアクセス
メモリ（RAM）、21はバス、22は双方向ドライバ・レシ
ーバ（DR）、23はラッチ回路、24はノア回路、25はセレ
クタ、26,28は並列直列変換回路（P/S）、27は変換部で
ある。

フロントページの続き (72)発明者 奥山 敏 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭60−86593（ＪＰ，Ａ) 特開 昭61−73993（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．グラフィック表示用メモリ（１）と文字表示用メモ
   リ（２）とに対する書込み及び読出しを、ディスプレイ
   ・コントローラ（３）により制御し、前記グラフィック
   表示用メモリ（１）から読出されたグラフィック・デー
   タと、前記文字表示用メモリ（２）から読出された文字
   コードとに対応して文字発生器（４）から発生した文字
   データとを合成して表示部（５）に加え、グラフィック
   画面と文字画面との表示を行わせる表示制御方式に於い
   て、 上位ビットと中位ビットと下位ビットとに分けたアドレ
   ス信号の上位ビットと中位ビットを書込期間と読出期間
   とに切替えて前記文字表示用メモリ（２）に加えるセレ
   クタ（７）を設け、 前記グラフィック表示用メモリ（１）及び前記文字表示
   用メモリ（２）に対する前記書込期間に於いては、前記
   グラフィック表示用メモリ（１）に加えるアドレス信号
   と同一又は異なるアドレス信号の下位ビットと前記セレ
   クタ（７）を介した中位ビットとを前記文字表示用メモ
   リ（２）に加え、前記グラフィック・データと前記文字
   コードとを別個のアドレス空間として書込みを行い、 前記読出期間に於いては、前記グラフィック表示用メモ
   リ（１）に加えるアドレス信号と同時に、該アドレス信
   号と同一のアドレス信号の下位ビットと前記セレクタ
   （７）を介した上位ビットとを前記文字表示用メモリ
   （２）に加え、且つ前記アドレス信号の中位ビット又は
   その一部を前記文字発生器（４）に加えて、前記グラフ
   ィック表示用メモリ（１）と前記文字表示用メモリ
   （２）とを同一アドレス空間として読出しを行い、前記
   グラフィック・データと前記文字コードに基づく文字デ
   ータとを合成して表示する ことを特徴とするグラフィック・文字表示制御方式。