JPS62127888A - ビデオ表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の回路構成は主にビデオ表示器の単数または複数
の領域のスクローリングに使用するものであυ、ビット
マツプメモリと、少なくとも１つのアドレス生成・制御
信号回路チップと、１つまたはそれ以上のデータ信号経
路回路チップと、タイミング回路部と、前記各回路部分
を連係するロジック回路部とを含む。本回路構成は水平
走査を行なう間に複数のタイミングサイクルに応答して
リフレッシュ、スクロール、更新を行なう。この時他の
サイクルは１つおきにリフレッシュサイクルであり、介
在サイクルはスクロールサイクルか更新サイクルの何れ
かとなる。リフレッシュサイクル中にメモリから読出さ
れてビデオスクリーンに４３号供給するシフトレジスタ
に伝送された信号にバーストが生じ、スクリーンの一部
のリフレッシュを行なう。交番サイクル（リフレッシュ
サイクルとリフレッシュサイクルの曲）中に信号経路回
路チップからの信号にバーストが生じて、ビットマツプ
メモリの何れかの新規アドレスに情報を書込んでスクロ
ーリングを行なう。交番サイクルにおいてスクローリン
グを行なう代わりに情報を領域から消去しても良い。選
択的な方法ではビットメモリに伝送される情報源からの
信号をバーストして、更新（すなわち新しいデータ情報
のメモリへの誓込み）を行なっても良い。上記の構成に
より、ビデオ表示装置の垂直走査を１回行なうのに必要
な時間内にビットマツプメモリ全体を書き凍えることが
可能になり、それによってシステムはスクローリングを
高速かつスムースに行える上、メモリの１１ハ次アドレ
ッシングを連続的に行うことも可能になる。

本回路構成はある領域の上下両方向のスクローリングを
行なうことを目的としており、スクリーン全体の可視デ
ータの移動を目的とするものではない。先行技術におい
ては、ランダムアクセス手続きによってスクロール領域
を他の領域と共にメモリからリフレッシュして、メモリ
から読み出した情報をスクリーンに送ることによってス
クローリングを達成している。このような先行技術の構
成では、メモリの順次アドレッシングが中断され、この
ような中継があるために、先行技術のシステムではスク
ローリングの境界を決定する上で柔軟性を欠いている。

別の構成ではダイレクトメモリアクセス（ＤＭＡ　）の
ような装置によってメモリからデータをコピーした後に
メモリへ戻す。このようなシステムの問題点は、再書込
みに比較的長時間（すなわち垂直走査１回分の時間以上
）が費されることであり、その結果得られるスクローリ
ングもスムースにならないと考えられる。

本発明のシステムは高速度に動作し、１回の垂直走査中
にビットマツプメモリ全体を完全に再書込みできる技術
を使用している。本システムは垂直走査中に１つのパタ
ーンを表示するように動作するが、この時メモリは別の
・母ターンに更新されている。１回の垂直走査の終了時
にメモリは引続き２回めの走査を行なって異なるパター
ンを表示する準備をしており、その異なる・ぐターンを
表示するのに必要な変化は全て、何らかの一時的記憶装
置ではなくメモリ自体の中で行なわれる。１回の垂直走
査時間内にメモリの再書込みを行なえるという本システ
ムの能力は、メモリをリフレッシュする上で有利である
。ビットマツプメモリをリフレッシュする技術とハード
ウェアについては周知である。ビットマツプメモリを順
次アドレスしてスクリーンリフレッシュするシステムに
おいて、ビットマツプメモリはレジスタを通過する毎に
１行ずつ自動的にリフレッシュされる。ところがビット
マツプメモリのランダムアクセスを用いたシステムでは
メモリのリフレッシュ専用のハードウェアが必要となる
。本発明のシステムはメモリを連続して順次アクセスす
ることができるためリフレッシュ専用のハードウェアを
必要としない。

本発明の回路は、制御回路チップがビットマツプメモリ
からの情報信号を送ってビデオスクリーンをリフレッシ
ュできるように構成されている。

これと同時に制御チップはこのような情報信号、あるい
はその部分を一時的記憶手段に送って、そこから選択し
たアドレスまたは新しいアドレスに再書込みさせること
もできる。制御チップはまた一時的記憶からの再書込み
が不要な時は、新しい情報信号をメモリに送って書込ま
せることもできる。１回の垂直走査が終わった時点でメ
モリは再書込みされたままであシ、おそらくは新しい情
報もいくらか含んでいる。メモリはその再書込み情報お
よび／または新情報をもって表示嘔れる態勢になってい
るため、次の垂直走査においてシステムは正規の方法で
、すなわち逐時的にビットマツプメモリをアドレスする
。情報信号が選択した新アドレスに再書込みされると、
システムはビデオスクリーン上に情報表示を行なうこと
が可能になる。これによってスクロール「領域」がスム
ースに上ま九は下へ「移動する」ように見えるのである
。また、スクロール領域を左または右へ「移動させる」
こともできる。上記を達成するため１本発明システムは
制御チップ回路１つで動作する複数のデータ経路チップ
を用いている。この７ステムでは各平面毎に１つのデー
タ経路チップを用いているため、からーシステムのよう
に多数の平面がある場合は１つの制御チップに割当てら
れるデータ経路チップが多数になることが理解できると
思う。各データ経路チップが２つの出力レジスタの他、
入力ＦＩＦＯレジスタとバレルシフタを含んでいる。好
適実施態様では２つのレジスタのどちらもビットマツプ
メモリからＦＩＦＯおよびバレルシフタを通って来る１
２８ビツトのバーストを受容し、一時的に記憶する。１
回の水平走査時間内に生じる複数のサイクルのうち１つ
おきのサイクルでバーストが伝送される。バレルシフ〉
を使用して（水平スクロールモードの時）、情報が２つ
の出力レジスタのどちらかに入る前に情報のシフトを行
なうことによシ水干スクロールが達成できるようにする
。最初データ経路チップに入った情報は入力ＦＩＦＯレ
ジスタによって受容され、次にバレルシフタを介して出
力レジスタ装置、に転送される。本システムに使用して
いるタイミング回路が１回の水平走査毎に複数のサイク
ルを提供する。

これらのサイクルは１つおきにリフレッシュサイクルに
なるように構成されており、そのリフレッシュサイクル
の間にスクリーンとメモリの両方がリフレッシュされる
。中間のサイクルはスクロールサイクルか更新サイクル
の何れかである。「スクロールサイクル」という用語は
、情報信号（リフレッシュサイクル中に読出され九もの
）がメモリの新しいアドレスに再書込みされる期間を指
す。

「更新サイクル」という用語は、情報を読出しおよび／
または書込みして、メモリに新しいデータを加える期間
を指す。好適実施態様にも使用できる８５０Ｋｕｍ素の
ビットマツプメモリの場合、１６．６ミリ秒毎にリフレ
ッシュを行なうことができる。本システムにおいては、
スクリーンのリフレッシュと同時にビットマツプメモリ
をリフレッシュすることによって、０．５ミリ秒毎にビ
ットマツプメモリがリフレッシュされる。従って垂直走
査中４０係の時間をスクリーンのリフレッシュに使い、
４０チの時間をスクロールまたは更新に使い、残＃）２
０％は更新用に常時残しておくことになる。この構成に
よると、１回の垂直走査時間内に可視ビットマツプメモ
リをくまなく完全にコピーすることができ、その点で本
システムは先行技術のシステムに優る利点を有している
と言える。

先にも述べたように、１回の垂直定食内に可視ビットマ
ツプメモリ全体を再書込みできるため、システムはスム
ースなスクローリングを高速に行なえるようになる。ま
た、垂直走査時間内に必要な変化を全てメモリ自体の中
で行なわせることができるので、システムは順次アドレ
スモードを維持できるため有利である。

本発明の目的と特長については、添付図面を参照しなが
ら行なう以下の説明からより良く理解できるであろう。

第１図と第２図のレイアウトにおける各情報片は表示パ
ターンの画素を表わしている。”Ｗｅ　’行のように１
行の画素を１回の水平走査で走査する。

第１Ａ〜ＩＦ図は上向きスクローリングの際のビットマ
ツプメモリとビデオ表示の状態を示したものである。第
１Ｂ図はある時点での画素配列を示している。このビッ
トマツプメモリの中にライ／１１と１３によって境界を
示すスクロール領域がある。文字Ｗ、Ｘ、Ｙ、Ｚ、Ａ、
Ｂ、Ｃ，Ｄ。

Ｅ、Ｇ、）ｌ、Ｊ、に、Ｌはスクロール領域外にある情
報を表わしてお９、この情報がビットマツプメモリから
読出された後、ビデオスクリーン上に現われることにな
る。スクロール領域内部に、複数の点と丸があるのが分
かる。丸は文字Ｅを形成しており、点は文字Ｅを示す土
台となる黄色、青色等の背景を表わしている。第１Ａ図
でもスクリーンに現われている情報は第１Ｂ図のビット
マップメモリに現われている情報と同じである。今。

システムが垂直、すなわち上向きスクローリングモード
に入るとする。上向きスクロール動作で最初の垂直走査
を行なう際、スクリーンに現われる情報は第１人図のよ
うになるが、その同じ珈直走査中に第１Ｄ図のような状
態に情報がビットマツプメモリに再書込みされる。この
システムは上向きスクローリングモードにおいて、ビッ
トマップメモリの情報を読出してビデオスクリーンに表
示すると同時にその情報を一時的記憶手攻に取入れて、
そこからビットマップメモリ中、前に取出された時のア
ドレスとは異なるアドレスへ再書込みできるように構成
されている。このようにメモリの別のアドレスへ再び曹
込むという手続きがスクローリングと呼ばれる手続きに
なる。スクローリングはリフレッシュサイクルとリフレ
ッシュサイクルの間のサイクルで行なわれる。第１Ｂ図
中、スクロール領域内でＡＡＡの横にある情報信号の行
のＹアドレスは４である。第】Ｄ図から分かるように、
ＡＡＡの横に並んでいる領域（第１Ｂ図）はスクロール
サイクル中にビットマツプメモリの中に再書込みされて
いない。従って、領域の者、上り１」はスクロールサイ
クル中に再書込みされないため消失するということにな
る。この上向きスクローリングモードでは、スクロール
領域の情報信号の最上列のアドレスから、垂直走査を行
なう毎に数値１ずつ減分して行く。アドレスの減分にそ
の他の数値を用いて領域の移動を速めることもできる。

情報信号、例えば第１Ｂ図のアドレス５にある文字Ｅの
上の字画は１回めの垂直走査中にビットマツプメモリの
新しいアドレス（すなわち第１Ｄ図のアドレス４）に奮
迅まれていることになる。

次に垂直走査では第１Ｄ図の情報を用いてスクリーン上
の表示をリフレッシュする。また、第１Ｃ区に示すよう
にディスプレイが上方に移動する領域を表示するのもこ
の間である。第１Ｃ図のディスプレイでは、ＡＡＡに相
対するスクロール領域に第１図に見られたような点の連
なりは無くなっており、その代わりに文字Ｅの上の字画
が外部情報ＡＡＡ　に相対していることが注目される。

こうして文字Ｅが上向きにスクロールする様に移動して
いるように見えるのである。アドレス１２に相対するス
クロール領域内の行の位置にもフィシ（Ｆｌ情報が与え
られている。フィシ情報とは色等の背景に関する情報で
あり、スクロールサイクル中にビットマツプメモリに供
給される。２回めの垂直走査中に、第１Ｄ図からの情報
を変更し、変更した情報がビットマツプメモリの中に第
１Ｆ図のようなフォーマットに再書込みされる。ＡＡＡ
　に相対する情報が今度は第１Ｂ図のアドレス６にあっ
た情報に変わっている。スクロール領域内のその他の情
報行もやはシ新しいアドレスにある。ＪＪＪとＫＫＫに
相対してアドレス１１と１２にあるビットマツプメモリ
の画素にはスクロールサイクル中に供給されたフィシ情
報（Ｆ）が与えられている。

（以下余白ジ このようにｉｌＢ図のフォーマットから第１Ｄ図のフォ
ーマットへとビットマップメモリの形態が変化するので
あるが、これは最初の垂直走査中に行なわれたものであ
る。その最初の垂直走査中、ビットマツプメモリは変化
してもビデオスクリーンの方は第１Ａ図に示すようにな
る。２回めの垂直走査中にビットマップメモリは変更さ
れて第１Ｆ図に示すようになるが、スクリーン上の表示
は第１Ｃ図のようになる。３回めの垂直走査中、ビット
マツプメモリは第１Ｆ図のフォーマットから変化するが
、スクリーン表示は第１Ｅ図に示すようになる。第１Ｅ
図ではスクロール領域内でＡＡＡの横に来る情報が文字
Ｅの上から２つめの丸の位置であり、これがスクロール
領域の最上位置になっていることに注目されたい。この
ためこのスクロール動作中に文字Ｅがさらに上方に移動
して見えるのである。このようにして、ユーザが文字Ｅ
を消去したい場合は文字Ｅが完全に消失するまでスクロ
ール動作が続けられる。先にもゴ及したようにシステム
に対して他のデータのコピーを要求するのではなく、ス
クロールサイクル中にフィラ情報がビットマツプメモリ
の中に入れられる。次の垂直走査でシステムにデータが
入らない場合でも、フィラ情報があるためにユーザにク
リアされていないメモリが見えることはない。このよう
に本システムは背景の色を付加画像として新しいデータ
と置き換える能力を提供するものである。またこの動作
は更新サイクル中に行なわれる。

第２Ａ〜２Ｆ図ｔま下向きスクローリング中のビットマ
ツプメモリとビデオ表示の状態を示している。本システ
ムで下向きスクローリングを行なう場合、スクロール領
域を取囲むビットマップメモリの情報の方が上向きに移
動されることを理解しておく必要がある。すなわち、下
向きスクロール動作においてはスクロール領域の外にあ
る情報、例えば情報ＡＡＡ　（第２図）が最初の垂直走
査中にアドレス４からアドレス３へと移動されるのであ
る。このような動作にはスクロール領域外の情報行毎に
コピーしてそれを新しいアドレスに再書込みするという
動作が伴なわれる。スクロール領域内の情報信号はコピ
ーも再書込みもされない。外部情報がメモリ内を上向き
に移動するのに伴なって、スクロール領域最上部で外部
情報部分の間（すなわち右側のＡＡＡと左側のＡＡＡの
間）にある画素位置にフィラ情報が与えられる。スクロ
ール領域の直下にある行の画素がコピーされると、それ
をスクロール領域の最下列の画素と置換える。

従ってスクロール領域の最下行が連続的に消失して行く
。宍示手続きによって、第２Ａ　、　２Ｃ。

２Ｅ図のように領域が下向きに移動して行くような錯覚
が与えられる。

以上のような動作をもしこれ以上改良することなく続け
たとすると、上向きに移動された外部情報全部を収容す
るために膨大な量の予備メモリま次は未使用メモＩＪ　
を備えておかなければならない。

これは高価につく上無駄でもあるため、本システラツブ
アラウンド構成について詳しく述べる前に、−１ｆＹオ
フセツトとＹリミットの概念について考察する必要があ
る。スクロール領域を含む表示領域は、表示領域用に取
ったメモリブロックの中のどの位置を始点としても良い
。このようなメモリブロックにはアドレスゼロから境界
線となるＹリミットまで全てのメモリが含まれる。シス
テムの制御部がビデオスクリーン上に表示しようとする
時、まず表示領域の始まるアドレスにおいてレスである
。これは表示領域のゼロアドレスがメモリのゼロアドレ
スから所定行数だけオフセットされているためである。

換言すると、表示領域がメモリの行１２２から始まって
いるとすると、表示領域のゼロの行（または第１行）は
メモリの行１２２にあり、表示領域のＹオフセットが１
２２になるのである。シスデム制御部は表示領域内の行
数を知っておく必要がある。８ｇ２Ａ〜２Ｆ図に示　−
した例では、１４行である（すなわち行ゼロから行１３
まで）。表示が減分（または増分）される行数をスクロ
ール定数ＹＩ（ｌと称する。最大スクロール定数（Ｙ、
。）が１の時、すなわちシステムが１回の垂直走査を行
なう毎に１行ずつスクロール領域全減分するように動作
するとすると、クツ１アラウンドを行なうためにメモリ
中に予備行が１つ必要になる。最大スクロール定数が２
とすると、２つの予備行が必要になる。以上を前提とす
ると、第２Ａ〜２Ｆ図に示した表示領域を収容するため
に１５行のメモリ（すなわち１４行にスペア行を１行加
えたもの）が必要である。従って本システムでは１６行
め以降を用いないため、Ｙリミットアドレスは１５であ
る。システムがメモリから読出しながらＹオフセットか
ら１４行を数えると、その垂直走査中にメモリから読出
して表示する情報がそれ以上無いことが分かる。第２Ｂ
図ではメモリアドレス１５（行１６）がＹリミットであ
ることが分かる。このようにＹオフセットとＹリミット
の概念を用いてラップアラウンド手続きを行なうのであ
る。

ビットマツプメモリが第２Ｂ図のフォーマットになって
いると仮定する。また、システムがこれから下向きスク
ロール動作に入ると仮定する。最初の垂直走査中にスク
リーンが第２Ａ図のようにリフレッシュサレ、ビットマ
ップメモリはスクロールまたは再書込みされて第２Ｄ図
のフォーマットとなる。第２Ｄ図ではＷ８の行がアドレ
ス１４（第２Ｂ図の予備行）に来ており、ＸｓＯ行がア
ドレスゼロに来ていることに注目されたい。また、ビッ
トマツプメモリが最初の垂直走査で変更されると、第２
Ｄ図のアドレス３にある外部情報思の間にフィラ材料が
付加されていることにも注意されたい。さらに、アドレ
ス１２（第２Ｂ図のスクロール領域において点があった
所）にはＬ８がコピーされて、文字Ｅの下側の字画がス
クロール領域内の最も下の画像性になっていることにも
注意されたい。Ｌ８の行は各垂直走査中にスクロール領
域の最下行のすぐ下にある外部情報の行である。スクロ
ール領域の文字Ｅはビットマツプメモリの中で位置を変
えないが、そのビットマツプメモリが表示されると（Ｙ
オフセットから開始して）文字Ｅが下向きに移動してい
るかのような錯覚が生まれる。例えば、文字Ｅの一番下
の字画は第２Ｂ図中アドレス１１にあるが、第２Ｄ図で
もやはりアドレス１１にあることに注目されたい。

２回めの垂直走査中にシステムはＹオフセットとなった
アドレス１４から表示領域の読出しを開始する。Ｙリミ
ットが１５であるため、システムは行１４を読み取った
後、次に読み出すアドレスとしてアドレスゼロから読出
しを継続する。行のｉＶｃ出しは行１４から行ゼロまで
をラップアラウンドして行なわれるのである。この２回
めの垂直走査中にスクリーンかりフレッシュされてビッ
トマツプメモリを表示する（第２Ｃ図のように）が、そ
れと同時にビットマツプメモリが第２　Ｆ図のような配
列に変更される。第２Ｆ図ではＷ、がアドレス１３に来
ておシ、Ｘ、はアドレス１４に、Ｙ。

がアドレスゼロに来ており１行１２がスペア行になって
いることに注意されたい。また、２回めの垂直走査中に
アドレス１３がＹオフセットとなっており、フィラ材料
がアドレス２に付加され念ことにも注意すべきである。

従って文字Ｅは下から消失し、フィラ材料がその後を追
って前進して行くことになる。

上述の動作を達成するための回路について説明する前に
水平スクロールモードでは何が起こるかについて考えて
みよう。水平スクロールモードで例えばスクロールが右
から左へと行なわれる場合、情報が２つの出力レジスタ
のうち何れかに入るのと共にバレルシフタによって１つ
またはそれ以上の画素位置をシフトされる。

左スクロールにおいて語（好適実施態様では１２８ビツ
ト飴）がシフトされる時その語は左側でビットを失ない
ながら右側１で瞬時的に空の画素位置を獲得するため、
データ経路チツｆは２つの出力レソスタｔ−備えている
。情報の再書込みを行なう時にその情報が元あったメモ
リ内の１ｌｌｉｌ累位置の中に再書込みすることはでき
ない。そこで次の１２８ビツト飴を受けてそれをシフト
する第２レジスタが必要となり、それによって最初の語
の空白画素位置を埋めて１２８ビット語をメモリの中の
最初の語が元あった位置に再書込みできるようにする。

もちろん第２段階では右側に空白画素位置かあシ、３つ
めの語を受けてシフトすることによってそれらの位置が
埋められることになる。その後に続く列もバレルシフト
内に進むと共に同じようにシフトされる。従って行１９
の画素（第１Ｂ図）は１回めの垂直走査中にスクロール
領域の左端の位置に進み、よって列１５０点は消失する
ことになる。それと同時に行２１にフィラ材料が加えら
れる。このような変更がピットマツプメモリ自身の中で
成されるため、その後の垂直走査（順次アドレッシング
動作でスクリーンがリフレッシュされる場合）において
文字Ｅは左側に移動された状態になって表われ、その後
引続き何回か垂直走査を行なう間に文字Ｅは左側へ移動
しながら消滅する。場合により、背景またはフィラ材料
金スクロール領域を横切って左へ完全に移動させること
もある。左から右へスクローリングする場合も、バレル
シフタが情報を反対方向にシフトする動作と同様になる
ことは自明であろう。

システムの全体的回路構成ｔＭＢ図に示す。制御チップ
２１がピットマツプメモリの２つの部分２３．２５に接
続されている。ピットマッグメモリを２つの部分として
示しているのは、各部分がメモリの平面を表わしている
ためである。システムが色または色の濃淡も提供する場
合は、当然多くの平面を使用することになる。好適実施
態様においてはこのピットマツプメモリを富士通（株）
のスタチックコラムダイナミックＲＡＭ部品番号ＭＢ８
２８１−１２とする。周知技術により、ビットマッグメ
そりの各行を少なくとも２ミリ秒毎にアト９レスするよ
うに順次アトレッジフグを構成する。

ｆｌｉｌｌ　ｍチツｆ２１はコマンドパス２７を介して
ＣＰＵから命令信号を受ける。命令信号はピットマツプ
メモリ上で実行される。ＣＰＵのプログラムはディスグ
レイに何を表示するか、ビットマップメモリのどのアＰ
レスを選ぶかを決定するように作成されている。

ビットマップメモリ２３．２５からの情報信号は二方向
チャネル２９．３１を通ってデータ信号経路チップ、す
なわちチップ３３とチップ３５にそれぞれ送られる。先
にも示したように、データ信号経路チップはそれぞれ２
つの出力レジスタと、１つのＦＩＦＯレジスタと、１つ
のバレルシフタを含んでいる。達成しようとする事項に
よって、情報がＦＩ　ＦＯレジスタ、バレルシフタを通
って２つの出力レジスタに伝送される。リフレッシュサ
イクルではスクローリングの有無に関わらず、情報信号
がビットマップメモリから（パス５５の命令信号に従っ
て、またライン３７の命令信号にアＰレスされる通りに
）入力ＦＩＦＯに伝送されると同時にビデオ出力シフト
レジスタ４１にも伝送される。レジスタ４１の情報はそ
こからシフトされてビデオスクリーンに表示される。ス
クローリングを要する場合はその後のスクロールサイク
ル中に情報信号がデータ経路テッグからチャネル２９゜
３１を介してビットマップメモリに送られるが、この時
パス５５の命令に応じてチャネル３７から来るピットマ
ツプアドレス信号によって選択された場所に送られる。

リフレッシュおよび再書込み（スクローリング）用にチ
ャネル３７を通って送られるアドレス信号は、制−テラ
７’２１の中で生成される。

高速クロック３９がタイミング信号を出し、ビデオシフ
トレジスタ４１からビデオ信号をシフトし、データ信号
経路チッ７’３３．３５を活性化し、制御チップ２１を
クロックし、ピットマツプメモリ装置１２ａ、２ｓを制
御する。タイミング回路３９はこのようなタイミング信
号の一部として同期信号を制御チップ２１とデータ静路
チッゾ３３゜３５に対して与えるため、処理されたデー
タ信号はシステムの残りの回路部分の動作と同期化され
る。このようなタイミング信号の生成については周知で
あり、これ以上詳細な説明を要しないと考見られる。

第４図に示されるように、タイミング信号回路３９は１
回の平行走査を行なう間に！Ｉ数の信号サイクルを与え
る。これらのサイクルの中でシステムはスクリーンのり
フレッシュを交番的に行なうと共に（すなわちり７レツ
シエサイクルとリフレッシュサイクルの間のティクルに
おいて）どちらの活動を選択するかによって更新または
スクローリングの何れかを行なう。第４図は１回の水平
走査中のメモリサイクルを示しており、好適実施態様で
は１回の水平走査ははｔ’！　１５．４マイクロセカン
ドである。第４図において、リフレッシュサイクル（は
ば９６０ナノセカンＰ）の次に更新サイクルが来ること
に注゛意されたい。更新サイクル中にシステムは新しｈ
データをピットマッグメモリに加えることができる。図
示の列では更新サイクルの後にリフレッシュサイクルが
続き、そのリフレッシュサイクルの後にさらにスクロー
ルサイクルまたは更新サイクルが続く。１２８ビツトの
バーストを読み出し、１２８ビツトのバーストラ書き込
むことによって、システムは１回の垂直走査時間内にビ
ットマツツメモリに完全に再書込みできるようになる。

このように本発明のシステムにＦｉ、ピットマツプメモ
リが１回の垂直走査時間内に完全に続出されるようＫす
ることができ、ま九スクローリングその他を行なうため
に必要な変更の全てをその垂直走査時間内に行なえるよ
うにするという特長があり、それによって本システムを
通常のメモリ順次アドレッシングに使用することが可能
になり、また１回の垂直走査から別の走査へと同じ表示
を見せることを無くすことが可能になっている。このよ
うな特長によって本システムは独特なものになっている
のである。

本システムではこの他に２つの７４２メータ、すなわち
ＹｆｆｌｌｎとＹｍａｘ　　を使用する。Ｙｍｌｎはス
クロール領域が始まるＹアドレスであシ、Ｙｍａｔはス
クロール領域の終わるアドレスよ！Ｉ１１つ上のアドレ
スである。Ｙｍｉｎと”ｍｈＸの値を第５図のロジック
において使用する。

第５図の回路構成について見る前に、上述の手続きを達
成するために、この回路が成すべき決定事項について見
てみよう。垂直上向きのスクロール中にシステムはスク
ロール領域Ｑ２番めの行にあるものをコピーしてそれを
スフ冨−ル領域内の１つ前の行アドレスに再書込みしな
ければならなか０例えば、第１Ｂ図において文字Ｅの上
の字画がアドレス５にあるが、これがスクロール領域の
２番めの行に当たる。そこで上の字画をコピーして、そ
れをアドレス４（８１！ｔｏ図）に書込む。システムは
また、２番めの行以降の各行もコピーしてその各後続行
をスクロール領域内の１つ前の行アドレスに書込むこと
もしなければならない。ま九、システムはＹｒｎ工の列
の中でＸ座標に入る部分はコピーしてはならないが、ス
クロール領域の最後の行にフィシ材料を書込まねばなら
ない。例えばこの例で言うとシステムは最初の垂直走査
中にり、をコピーしないが、アドレス１２にフィシを加
えることになる。従２つてビームがＹ□、十Ｙ、。

に来た時点でシステムはビットマツプメモリのアドレス
５から情報を取って（コピーして）この情報をアドレス
４に書込もうとする。またビデオビームがＹｍａｘにあ
る時、システムはり、をコピーしようとはせず、領域内
のアドレス１２にフィシ情報を与えようとする。最後に
Ｙ１□十Ｙ００走査の時、システムは薔込みを完全に停
止しようとする。第５図の回路構成の上半分がビームの
位置。

ＹｍｉｆｌとＹ、Ｔ１１８の値、実行中の動作、すなわ
ち上向きまたは下向きのスクローリングによってコピー
すべきかどうか、再書込みすべきかどうかを決定する。

第５図は制御チツ７”２１のｏシックを示している。イ
ど号Ｙ　　　、Ｙ　　　と数値“１″を表わす倍ｍｉｎ
　　　　　ｗａｘ 号の３つの信号がそれぞれライン６０．６１゜６２から
マルチプレクサ（ＭＵＸ）５９に入力される。信号Ｙｍ
ｌｎとＹｍｈｘはＣＰＵからＭＵＸ５９へと送られるの
に対し、°１ｍの信号は制御チップ上のＲＯＭから出さ
れる。上述の信号はそれぞれライン６３．６４．６５を
通るタイミング信号に応じてＭＵＸ　５９を通って伝送
される。ライン６３が付勢された場合はライン６２の１
１”の信号が■■５９を通ってライン６７に送られる。

ライン６４にタイミング信号が存在する時はライン６０
にＹｒｎｉユ信号が■ｌＸ５９を通ってライン６７に送
られる。最後にライン６５にタイミング信号がある場合
はライン６１のＹｍ＆Ｘ信号がＭＵＸ５９を通ってライ
ン６７に送られる。ライン６３の信号は加減装置６９へ
の加減信号としての働きもする。好適実施態様において
、この加減装置６９はチクサス・インスツルメノト・カ
ンノ音ニーｍ７４１８１と同様のものである。ライン７
１を通る１”信号が加減装置６９に加）Ｙさせるのに対
し、ライン７１の°０”信号は加減装置ｊｉ６９に減算
させる。

レジスタ７３が加減袋［１６９の出力をライン７２から
受ける。これはもちろんライノア１の“ｌ＃倍信号よっ
てレジスタ７３が許容されていると仮定してのことであ
る。水平走査を１回行なう毎にレジスタフ３の数に１＋
１ｍが加算される。このようにレゾスタフ３内の現在の
会計に１１”を加算する動作は加減袋！ｆ１６９におい
て行なわれる。レジスタ７３内の合計がスクリーン上の
垂直ビーム位置を表わす。

（以下余白） 第５図の上半分にある回路構成は、２つの信号をそれぞ
れライン８９と９１に提供することを目的とする。上向
きのスクロール中これら２つの信号はそれぞれシステム
に対していつメモリから関連データ経路チクｆ（１つま
たは複数）の出力レジスタに情報をコピーするか、いつ
メモリからの情報のコピーを停止して関連データ経路チ
ップ（１つまたは複数）の出力レジスタにフィラデータ
のコピーを開始するか、いつ関連データ経路チップの出
力し・ゾスタからメモリの中に情報の書込みを始めるか
、いつメモリへの情報書込みを停止するかを知らせる。

これは常にビーム位置を考慮して行なわれる。ビーム位
置がスクロール領域にある時、システムがそれｔ−ａ識
するのである。

第５図から分かるように、本システムはカウンタ９５を
含んでおシ、これが水平走査の開始時にゼロにリセット
される。カウンタ９５の増分はクロック８８からのクロ
ック信号によって行なわれる。クロック８８は水平走査
中に画素が呈示されるのと同じ速度で動作する。従って
カウンタ９５の数値が走査ビームのＸ位置を示すことに
なる。

カウンタ９５に信号比較器９４が接続される。

Ｘｍ１ｎ（スクロール領域の左端の列）とＸｍ１Ｌ！（
スクロール領域の右端列よシ１つ先の行）の値がＣＰＵ
から送出されて信号比較器９４に記憶される。カウンタ
９５がＸｍｉ、の値に達すると、比較器９４は７リツグ
フロツプその他の形成のラッチを設定し、これがビーム
のＸ位置がスクロール領域の「中」であることを示す継
続信号を発する。

カウンタ９５がＸｍａｘに達すると、７リツｆ７０ツゾ
がリセットされて、システムはビームのＸ位置がスクロ
ール領域の「外」に米たことを知る。

ライン９８の信号がビームがスクロール領域の中にある
か外にあるかｔ示す。

表１は第５図のロジック回路１００に関する真理値表で
ある。ロジック回路１００は複数のダートを含んで成り
、これらが接続されて表Ｉの各条件を生じる。データ処
理技術において十分に理解されているように、ロジック
回路１００のダートをいろいろな方法で接続して表■の
条件を満足することができる。説明１ｋｂ単に−ｆるた
めに表Ｉを示した上でロジック回路１００の説明を行な
う。

ＣＰＵはシステムがアップスクロ−ｋを行なっているの
かダウンスクローリングなっているのか、あるいはスク
ロール領域の消去を行なっているのかを判断し、適正な
動作信号をライン９２．９４からロジック回路１００に
送る。表１はアッグスクロール動作中にスクロールモー
ドの条件か６つあることを示している。条件１〜５にお
いてはライン９８の信号がビームのＸ位置かスクロール
領域内にあることを示す。条件１ではロジックがビーム
のＹ位置がまだＹｍｉｎに達していないと判断し、従っ
てロジックはスクロール領域からデータのコピーまたは
再書込みを行なう理由がないことを示す。システムはア
ラジスクローリングとダウンスクローリングの両方を行
なうものであるため、ロジックがコピー不要と指示した
場合システムはラインまたは情報のコピーを行なう。そ
れ故条件１についてはピン８９がライン情報をコピーす
べきでおると指示するがピン９１は埋めた情報を再書込
みすべきではないと指示する。条件２においては、ロジ
ック回路１００がビームのＹ位置がＹｆｆｌｉｎに等し
い（０）かあるい絋それ以上か）であると判断する。従
ってロジックはピン８９に対してデータをコピーすべき
であると指示する信号を与える。ところが第１Ｄ図と第
１Ｂ図を見ると分かるように、アドレス４（第１Ｂ図）
の点を第１Ｄ図に示すようなメモリのアドレス３へ書込
もうとするのではない。そこで表Ｉの条件２においてピ
ン９１はコピーされたものは何れも再書込みしてはなら
ないと指示する。条件３においてロジック回路１００は
ビームのＹ位置がＹｍｉｎ＋Ｙｓｃに等しい（０）かあ
るいはそれ以上（Ｐ）であると判断する。ピン８９と９
１の信号はそれぞれ、データをコピーし、それを再書込
みせよと指示する（条件３）。第１Ｂ図と第１Ｄ図を見
れは分かるように、文字Ｅの上の字画が第１Ｂ図のアド
レス５に位置している。第１Ｄ図を見ると文字Ｅの上の
字画がコピーされた上でメモリのアドレス４に畳込まれ
たことが分かる。以上の説明から判断すると、条件４と
５およびその結果としてのピン８９と９１の信号につい
ても自明であると考えられる。条件６においてはＸ位置
信号がスクロール領域のＸ境界線の中になく従がってＹ
ｒｒｌＩｆｌ・ＹｒｒｌＩｎ＋Ｙ３ｃ・Ｙｍ、ｘ、Ｙｒ
ｒ１０＋Ｙ８゜の各条件が無関係であることを示す。ア
ップスクロール動作中はスクロール領域外のデータに変
動が生じることはない。

次にダウンスクロール動作と表１を見てみると、６つの
条件、すなわち条件７〜１２がある。ダウンスクロール
の際スクロール領域の外部にあるデータはメモリの中を
上へ移動してラップアラウンドされる。条件１２におい
て、ロジックはＸ位置信号から、ビームがスクロール領
域のＸ境界線の内部にないと判断する。第２図を見ると
条件１２はビームが最初３つの列か最ｆｌ＆３つの行の
中のどこかにあることを意味していることが分かる。そ
れ故ピン８９と９１（表１に示される通シ）システムに
対しｒ−夕のコピーおよび再書込みを指示する。条件７
においてロジック１００はラッチが負の状態であること
とＸ位置信号が「中」の状態であることから、ビームが
スクロール領域のＸ境界線内にあるがＹｒ１１１□に達
していないと判断する。

条件７においてはビームが行４〜１０の中のどこカニア
ッテ、第２Ｂ図ノＷ、＋ＸＩＩ、Ｙ、Ｚ８　を走査中で
ある。そのためシステムはそのデータをダウンスクロー
ルにおいてコピーおよび再書込みしようとし、ピン８９
と９１がデータのコピーと再書込みを指示するのである
。条件８において、表ＩはビームがＹｍＩｆｌに達した
がＹｍ１ｎ＋Ｙｍｅには達しておらず、よってビームが
アドレス４にあることを示してｉる。ピン８９と９１は
データをコピーしく先に説明した通シフィラ情報がコピ
ーされる）、フィラ情報を再書込みすることを指示して
いる。第２Ｂ図と第２Ｄ図において、ＡＡＡが第２Ｂ図
のアドレス４から第２Ｄ図のアドレス３に再書込みされ
るのに従って、フィラ情報も第２Ｄ図のアドレス３に書
込まれることに注意されたい。

条件９においてロジック回路１００はビームがスクロー
ル領域の少なくとも第２行めにあシ、従ってメモリ中の
データを妨害すべきでないと判断する。−ン８９は第２
行めのデータをコピーするなと（フィラー情報をコピー
す゛る）指示するが、ピン９１はコピーしたものを何も
再書込みするなと指示する。条件１０においてビームが
Ｙｍ＆！　（第２図のアドレス１３）に達するまで以上
の動作が各水平走査毎に続けられる。条件１０に達する
とピン８９と９１はそれぞれシステムに対し、データを
コピーしそれを再書込みするように指示する（Ｌｓｔ−
コピーしてアドレス１２に再書込みする）。

条件１１は条件１０で決定した活動の継続である。

ディスプレーの特定領域を消去したい場合も多い。本シ
ステムでは、消去すべき領域を形成するビットマツプメ
モリの画素位置にフィラ情報を書込むことによってこの
ような消去動作を可能にしている。フィラ情報信号は第
６図のＲＡＭ　１５０から供給される。本システムはＣ
ＰＵからライン９２゜９４に送られる信号に応答して、
それらが＆Ｉの条件２人および３Ａを示すと消去動作を
行なう。

条件２人と３Ａでは結果としてピン８９がフィラ　　　
　　□情報を常にコピーするように指示するため、シス
テムが消去モードにある時はフィラ怪報信号が領域の全
位置に１．込まれる。

スクロールラッチ８７．９３はそれぞれ第５図のＹｒｎ
ｌユおよびＹｍａｇと同じである。ライン６０のＹｍｉ
。の値は元々ＣＰＵから与えられたものであＪ　ＭＵＸ
　５９を通って加減ｇｅ１１６９に伝送され、そこでレ
ジスタ７３０合計値から差引かれる。ビームの位置は垂
直方向、すなわちビーム位置０．１゜２・・・と進んで
いることに留意する必要がある。第２図の例ではＹｎｌ
Ｉｌｎが位１１４にあるためレジスタ７３の数値は４に
等しく、ライン７２の信号によって与えられる減算の結
果は′″０１となる。′″Ｏ”信号は正の信号であると
みなす。よって正の信号がＹｍｌ。スクロールラッチ８
７　、！：　Ｙｍ、、スクロールラッチ９３０両方に送
られる。ところが、ライン６０のＹｍｉユ信号はライン
６４のクロック信号に応じてＭＵＸ　５９を通じて伝送
されたものであシ、それと同じクロック信号がライン９
６に−あって７ｍｌｎスクロールラッチ８７のみが受は
入れ可能になるようにしている。従って正の数値は加減
装置６９からライン７５を通って７ｍｌｎスクロールラ
ッチ８７に送られてそこに記憶される。表！から分かる
ように、ラッチ８７に正符号の信号があることが条件２
の要件の１つになっている。ビーム位置がライン６０で
Ｙｍｉｎ　と同じ数値に達すると加減装置６９からゼロ
信号がライン７２で獲得される。このゼロ信号は減算器
７６に送られて、そこでＹ、ｃから差引かれる６　Ｙ、
。はレジスタからライン７８を通って減算器７６に供給
される。上述のように、第１図と第２図の例はＹ、。；
１と仮定しているが、実際には他の数字になる場合もあ
り得る。何れＫせよこの説明ではＹｌｌｅ；１と仮定す
ることにする。減算器７６において、加減装置６９の出
力からＹｓａが差引かれる。ここに挙げ九個ではその差
が−１となシ、負符号の信号がラッチ８２に記憶される
。ビームがＹｍ１１Ｎ十ＹＩＩａに達していなければＹ
ｗａｘに達していないと込うことであるから、ラッチ９
３と９０の両方が負になる。

表■から分かるように、ラッチ８７が正だと他のラッチ
は負になシ、条件２を得る。ビーム位置がＹｒｎｌｎ＋
１にある時減算器７６には′１＃が入シ、出力がゼロに
なる。’ｌａの減算の結果、減算器７６から０”または
正の信号が与えられた時、′Ｙｒｎ１ユ＋Ｙ、ａｍラッ
チ８２の中に正の信号が記憶される。従がって表■の条
件３を得る。第１Ｂ図と第１Ｄ図を見ると、領域内のア
ドレス５の情報がライン８９．９１の信号に応答して実
際にコピーされて、アドレス４の中に再書込みされてｂ
ることが分かる。アドレス４にはライン３７の信号によ
って供給が成される。水平走査を行なう毎にシステムは
ビームの位置をＹｗｉｎ　＃　Ｙｍａｇ　ｓＹｍｉｎ＋
Ｙ、ｃ、Ｙｒｎ、Ｌｘ＋Ｙｏ　　の各数値に突合せてテ
ストし、ロジック１００がピン８９と９１に適正なイざ
号を与える。

レジスタ７３からのビーム位置がＹｍ＆！＋すなわち位
置１３に達するとライン６１のＹｍａｇ値をライン８５
から送られるレジスタ７３の合計値から差引く（減算器
６９において）。その時ライン７２に０′の出力が生じ
、これがＹｔｎ、Ｌｘスクロールラッチ９３に送られる
。Ｙｎｌ、Ｌ！スクロールラッチ９３はライン８４のク
ロック信号によって調時されているため、Ｙ、ｎ□スク
ロールラッチ９３はその“Ｏ”の値または正の値を受け
る。表■から判断できるように、Ｙｒｎ＆エラッチ９３
に正の信号があることが条件４の要件である。ライン７
２の′０１の値の信号も減算器７６に送られてそこで１
”から差引いてライン８６に負の値の信号を得る。これ
がＹｍ、、＋Ｙ、。ラッチ９０に送られる。

ランチ９０に負の値があることも表Ｉの条件４の要件で
ある。その結果ピン８９と９１はシステムに対して、フ
ィラ情報をコピーしてそれを書込むように指示する。第
１図から分かるようにＸ境界線内部でＹｍ＆！にあるＬ
３はコピーしてスクロール領域の中に再書込みされない
が、それに対しフイラ情報は第１Ｄ図のアドレス１２に
書込まれる。

上述の動作はライン８９．９１の信号が命令した動作で
ある。次の水平走査中にビーム位置がＹｍａｘを１だけ
超えた時、減算器７６に１１の値が入力され、それから
Ｙｆｉｅを減算するとライン８６が０１になる。ライン
８６上の′０”信号はライン８４のクロック信号に応答
してＹｆｌｌ。十Ｙ、。に受容されてそこに記憶される
。スクロールランチ９０の中に正の値を他の符号の信号
と共に記憶させることで表Ｉの条件５が生じる。これに
よってシステムに対し、書き込みま九は再書込みを停止
するようにとの指示が成される。

以上の説明は、第５図の上半分の回路構成が行なうテス
ト動作に関するものであシ、特にライン８９．９１の信
号を上向きスクロールに利用する方法について説明した
。システムを下向きスクロールモードで動作する時（第
２図に関連して述べ、たよりに）、Ｙｍｌゎ、Ｙｏ。＃
Ｙ、ｃに関するテストは先に記載したものと同じである
が、ライン８９゜９１の信号の利用法が変わる。下向き
スクロールにおいてシステムはスクロール領域の外にあ
るデータのコピーと再書込みを行なう。第２図に関連し
て説明したように、そのデータが上向きに移動されてラ
ッグアラウンドされるためである。走査がスクロール領
域に及ぶと（すなわちＹｌｌｌｌｎに達すると）％シス
テムはスクロール領域からのデータコピーを終了しなけ
ればならない。メモリのスクロール領域内のデータを定
位置に留める必要が生じるためである。しかしシステム
はフィラ情報を書込もうとはしない。そこで表１の条件
８においてロジック１００はシステムに対し「コピーを
せず」フィラ材料の書込みをするように命令する。

第２Ｂ図と第２Ｄ図を検討して分かるように走査がＹｍ
ｌｎま九はアドレス４に達すると（表Ｉの条件８）、第
２Ｂ図アドレス４０点は第２Ｄ図でもアドレス４に留ま
る（すなわちデータのコピーをしない）。ところが、Ａ
ＡＡとＡＡＡの間のメモリ位置には、データが第２Ｂ図
のアドレス４から第２Ｄ図のアドレス３へ移動するのに
伴なってフィラ情報が入る（すなわちコピーしないがフ
ィラ情報全書込む）ことに注目される。１回後の水平走
査で（表夏の条件９）ピン８９と９１ｔ’ｉシステムに
対し、再書込みを停止するように（すなわちフィラ情報
の書込みをするなと）命令する。その後水平走査を行な
う毎に、走査がスクロール領域内にある限り、システム
は走査をＹｍｉｎとＹｍ、ｘに比較テストを行ない、Ｙ
ｍ□に達する一１ｄクロール領域に再書込みを行なわな
い。従がってこれはコピーしているのと変わらなくなる
。走査がｙｍａｘ（表１の条件１０）に達すると、ビン
８９と９１にシステムに対してデータのコピーとその再
書込みを開始するように命じる信号が生じる。走査がメ
モリのアドレス１３に達すると、システムはＬ８　の行
全体をコピーする必要がなくなる。スクロール領域の＠
Ｘ”境界線の間にあるＬｌはアドレス１２（第２Ｄ図）
の中に再書込みさｎることになり、この中に第２Ｂ図に
示すようにスクロール領域の最下列が含まれているため
である。比５図およびダウンスクロールに関する検討を
続けると、走査が水平走査１＠分進んでＹｒｎ、ｘ＋Ｙ
、ｃ。

位置（表１の条件１１）に達すると、幼たに動作する必
要はなくなる。そのためこの境界線はダウンスクロール
に使用されない。

ダウンスクロール中シスデムはラップアラウンドを行な
うため、システムは走査位置を連続的にＹオフセットと
Ｙリミットに突合せてテストして使用するリフレッシュ
アドレスとスクロールアドレスを法定することによシ、
光示装置がビットマツプメモリ内のフォーマットと異な
る像も写し出せるようにする必要がある。第５図の下半
分の回路構成を制御チップにおいて使用してこのテスト
を行ない、アドレスを生成する。

表■はレジスタ１０５０ＲＥＧの数値とｙａｃとＹリミ
ットの関係で、第５図の下半分の回路がリフレッシュア
ドレスＡｒとスクロールアドレスＡ、ｔ−与える上で遇
合さセる必要のある関係を示している。リフレッシュア
ドレスとは、ビデメスクリーン全リフレッシュするため
にデータを惑℃み出すメモリのアドレスである。スクロ
ールアドレスとは、スクロール中または更新中にデータ
゛またはフィラ↑ａ報を伝送するメモリのアドレスであ
る。

（以下余白） 表■ ラッチ １３１　　　条件 Ｎ　　　　Ｉ　　　ＢＥＧ（ＹリミットであればＡｒ　
＝ＲＥＧＰ　　　　２　　　ＲＥＧ≧Ｙリミットであれ
ばＡｒ　−ＲＥＧ−Ｙリミット Ａ、−、ＲＥＧ−Ｙ、、＋　Ｙリミットシステムが垂直
走査を開始するとＹオフセットの値がＣＰＵからライン
１０１を通ってＭＵＸ１０７、加減装置１０９を経由し
てレジスタ１０５に送られる。水平走査を行なう毎Ｋ”
１”の値がＣＰＵからライン１１３を通シ■■１１５を
経由して加減装置１０９に送られる。加減装置１０９で
はアドレスレジスタ１０５のＲＥＧ値を１”の値Ｊｌ算
する。こうしてレジスタのＲＥＧ値は水平走査を行なう
に従って連続的に増加されて行く。

第５−の回路の下半分がリフレッシュアドレスＡｒを決
定する。この回路の動作中にテスト期間が２回ある。こ
れら２回のテストが水平走査毎に実施される。１１回め
のテストにおいて、垂直走査が開始されるとＹオフセッ
トの値がレジスタ１０５に入れられる。Ｙオフセット値
がレジスタ１０５に入る時、同時ＫＭＵＸ１２７を介し
て減Ｘ器１２９にも送られる。減算器１２９ではライン
１３２から供給されるＹ０値をＹオフセット値から差引
き、符号信号を“ＲＥＧ−Ｙ、ｃ”　　ラッチ１３５に
送る。

その符号信号を用いてスクロールアドレスＡ、の決定が
行なわれる。１回めのテストは以上の動作から構成され
る。

最初の垂直走査の開始時に伝送されるＹオフセット値を
２回めのテスト動作中に加減装置１ｔ１０９によってＹ
　ＩＪ　ミツト値から差引き、その符号信号が加減装置
１０９から”ＲＥｃｒ−Ｙ　ＩＪ　ミツト”　ラッチ１
３１に送られる。符号が負の場合はレジスタ１０５から
ライン１２３を通って送られる数値信号７：）ＥＭＵＸ
　１２１を経由し、リフレッシュアドレスＡｒを表わす
信号がライン１１７に出現する。２回めのテストではま
た（　ＲＥＧ　−Ｙリミット）の値がＭＵＸ　１２７を
介して減算器１２９にも送られる。

減算器において（ＲＥＧ　−Ｙリミット）の値からＹｌ
ｌｅ値を引いて、その符号信号を’ＲＥＧ−（Ｙリミツ
）＋Ｙ、。）”ラッチ１３７に送ってそこに記憶させる
。

ラッチ１３５と１３７に記憶された符号信号に応じて、
論理回路１３８が２イン１３７と１４０に信号を供給す
る。表Ｕを検討して分かるようにラッチ１３１が負の場
合はＲＥＧ値がリフレッシュアドレスＡｒとなシ、ラッ
チ１３１が正（または正とみなすゼロの値）の場合は加
減装置１０９から与えられる数値がリフレッシュアドレ
スとなる。

ざらに、ラッチ１３５が正（またはゼロ）でラッチ１３
７が負の場合、スクロールアドレスＡ、はＲＥＧ　−Ｙ
、。の値と々る（条件３）。ラッチ１３５とラッチ１３
７の両方が負の場合（条件４）、スクロールアドレスＡ
、はＲＥＧ−Ｙ、ｏ＋Ｙリミットとなる。ラッチ１３５
とラッチ１３７の両方が正の場合（条件５）、スクロー
ルアドレスＡ、ＩはＲＥＧ　−Ｙ、。−Ｙリミットにな
る。

表■はラッチ１３５と１３７の符号信号に応答してロジ
ック回路１３８の生成する信号を示している。

表■ ３１０６　　　　　減算 ４１１０　　　　　加算 ５　　　　１１０　　　　減算 好適々実施態様では加減装置１０９も減算器１２９も同
様ｖｃ、チクサス・インスツルメント・カンツクニー製
７４］８２に等しいものである。但しこれらの演算装置
はチッグの形をとる。ロジック回路１３８は表■および
表■を実行する複数のデートを含んで成り、これらのダ
ートはそれぞれ異なる形状をとることができる。

次に第５図の下半分の回路の動作と関連して第２Ｂ図を
見てみると、ｉ２Ｂ図においてＹオフセットはＯ”であ
る。垂直走査の開始時″′Ｏ”の数値をレジスタ１０５
に挿入するのと同時に、減算器１２９においてＹｓｃ　
（Ｙｌｇｌ　”　”　＞から“０＃を引く。これによっ
て負の符号信号がラッチ１３５に送られる。２回めのテ
ストでライン１０６のタイミング（Ｉｔ号によってレジ
スタ１０５から０＃の値が取シ出され、ＭＵＸ　１０７
を介して加減装置１０９に送られる。同時にＹリミット
値が加減装置１０９に与えられる。第２Ｂ図のＹリミッ
ト値は１５である。加減装置１０９において１５を＠　
ＯＪｌから引き、負の値がライン１１１を通ってラッチ
１３１に送られてそこに記憶される。再び表■を見ると
分かるように、ラッチ１３１に負の信号があることによ
って、ＭＵＸ　１２１はレジスタ１０５からの数値信号
を通すことが可能になる。

この時レジスタ−０５のＲＥＧ値は“０１′であり、よ
って０＃かリフレッシュアドレスＡｒ　　となる。

第２Ｂ図と第２Ａ図から分かるように、ディスプレイの
ゼロ位置にあるＷ、はメモリの″０１アドレスから来た
ものである。

２回めのテストにおいては−１５の値がＭＵＸ１２７を
介して減算器１２９に送られる。減算器１２９において
Ｙ、。値１を引くため減算器１２９からの数値が−１６
になってラッチ１３７に負の信号が与えられる。よって
ロジック回路１３８に２つの負のイＭ号が与えられたこ
とになる。＆ＩＩから分かるように負の信号が２つにな
ると条件４が生ま扛、この条件は加減装置１０９に加算
させると共に、■ｒＸ１２７に加減装置１０９からの加
算結果を通過させる。従って′０ｍに等しいレジスタ１
０５０ＲＦ４値がＹ　ＩＪ　ｉット値１５に加算される
０数値１５を表わす信号がＭＵＸ　１２７を介して減算
器１２９に送られ、そこで１５から１の値（Ｙ、。）を
引いてライン１１９に１４に等しい信号が与えられる。

よってスクロールアドレス人、は１４に等しくなる。第
２Ｄ図から分かるようにＷ、はアドレス１４に再奮迅み
されている。

次にメモリが第２Ｄ図のような形状になる２回めの垂直
走査について考察する。まず１４の値（Ｙオフセット）
を上述のようにレジスタ１０５に入れる。それと同時に
１４の値を減算器１２９に送シ、１の値（ＹＩＩａ）を
引いて、その差＋１３が残る。正の信号がラッチ１３５
に送られてそこに　　−記憶される。２回めのテスト中
にレジスタ１０５から与えられる１４の値をＹリミット
から引いて、−１の値が加減装置１０９から送出される
差信号となる。負の信号がラッチ１３１に送られる一方
、−１の値が減算器１２９に送られる。減＠５１２９に
おいて−１から１の位（Ｙ、ｃ）を引く結果が−２の値
となる。従って負の値の信号がラッチ１３７に送られる
。表ｎを見て分かるように、ラッチ１３１に負の値があ
るとレジスタ１０５のＲＥＧ値がライン１１７を通るよ
うＫなる。よってリフレッシュアドレスＡｒは１４であ
る。やはり表Ｈから分かるように、９ツチ１３５が正で
ラッチ１３７が負の場合、条件３を得る。表■から分か
るように条件３では加減装置１０９が減算しＭＵＸ　１
２７がライン１０６に信号を通す。ライン１０６の信号
はＭＵＸ１２７全通されるため、加減装置１０９の動作
は関係しない。ライン１０Ｇの信号はレジスタ１０５か
ら与えられたＲＥＧ値＝１４を示しておシ、１４の値が
減算器１２９に送られる。減算器１２９において１４の
数値からＹ、。＝ｌが引かれて１３の値が残る。１３を
示す信号がスクロールアドレスＡ、とじてライン１１９
に送られる。第２　Ｆ図は２回めの垂直走査中のメモリ
の形態を示したものであるが、これを見て分かるように
アドレス１３に再書込みが行なわれている。

また第２Ｃ図から、ディスプレーのゼロ位置がメモリの
アドレス１４からリフレッシュされており、これがライ
／１１７の数値であることが分かる。

（以下余白少 以上、表■の条件１，３．４について見て来た。

条件２についてはメモリの走査が第２Ｄ図のアドレス１
６まで来たと考先てみよう。この時水平走査２回分進ん
でいるため、レジスタ１０５が１６ｔ−読み取っている
ことに留意する必要がある。１回めのテスト中に１６の
値がＭＵＸ１０７ｔ”通じて加減装置１ｉ１０９に送ら
れ、そこからＭＵＸ　１２７全通って減算器１２９に送
られる。減算器１２９において１６の値が１だけ小さく
なり、ラッチ１３５に正の符号を与える。２回めのテス
ト中にＹリミットが加減装置に送られ、１６から１５を
引いて＋１が与えられる。正の符号がラッチ１３１に送
られる。ｋｎから分かるように、ラッチ１３１に正の信
号があるのが条件２であり、システムは加減装置１０９
から出力ＲＥＧ　−Ｙリミットを与える。

現在検討中の例では出力信号が＋１であるため、リフレ
ッシュアドレスＡｒは第２Ｄ図の１になる。

アドレス１６においてＹオフセットから走査を行なって
いる次め、第２Ｃ図に表示されているようにＹオフセッ
トから２回めの水平走査のアドレスを求めているという
ととに留意せねばならない。

Ｙ、は２番めの位置に出現する。Ｙｌは第２Ｄ図のメモ
リアドレス１からリフレッシュされており、これがここ
に挙げた例ではライン１１７のリフレッシュアドレスと
なる。

上述のように加減装置１０９から与えられた＋１が２回
めのテスト中に減算器１２９に送られる。１からｙａｃ
値の１′ｆ：引いて、０１の値ま九はグラスの符号信号
がラッチ１３７に送られる。

弐ＩＩを見て分かるように、ラッチ１３５と１３７に正
の信号があるのは条件５であり、この条件は加減装置１
０９に減算させると共に■■１２７に加減装置１０９か
らの出力を通させる。この条件でレジスタ１０５からＹ
リミットを引くと、加減装置１０９から＋１が与えられ
る。＋１が減算器１２９に送られ、そこでＹｓｃｌｌｌ
ｔｌを引いて、ライン１１９に“０”の値が与えられる
。よってスクロールアドレスＡａは′″０”である。第
２Ｆ図は２回めの垂直走査中のメモリの形態を表わした
ものでらるが、これを見て分かるようにライン１１９の
７０＃のスクロールアドレスによシメモリのゼロアドレ
スにＹ、がＰ）書込みされている。

次に第６図について考察する。第６図はデータ経路チッ
プの回路構成ｔ−弐わしたものであり、これ金相いてリ
フレツクユサイクル中にメモリからビデオ衣示器に信号
を送ると共に選択的にメモリからメモリへ帰還させる。

信号はビットマツプメモリのインタフェース１５１から
入力ＦＩＦＯ１５３へ、次にシフトレジスタ４１へと送
られる出力である。これらの信号がシフトレジスタ４１
からシフトされて表示装置１５５によって表示される。

表示装置１５５はデータ経路チップ上にないが、第６図
ではその使用法を説明するために示している。

メモリからの信号はレジスタ４１に送られる他、ライン
１５７を介してバレルシフタ１５９に４送られる。シス
テムが水平スクロールモードになげれば、信号はシフト
されずにバレルシフタ１５９を通過する。ノ譬しルシフ
タ１５９全出た信号は２つの出力ＦＩＦＯ１６１、１６
３に送られる。タイミング信号ｔ１とｔ、に応答してＦ
ＩＦＯ１６１とＦＩＦＯ１６３とが交互にこれらの信号
を受ける。

出力ＦＩＦＯ１６１、１６３からの信号は■■１６５に
送られる。ＭＵＸ　１６５への３つめの入力チャネルは
ＲＡＭ　１５０からのものである。フィラ情報の必蚤な
時にこのＲＡＭ　１５０がフィラ情報１：！１供する。

フィラ情報信号は命令パス５５から来るライン１５２０
制御信号に応答して出される。■■１６５はライン１６
６の制御信号によって制御される。ライン１６６の制御
信号も命令パス５５から来るものである。信号はメモリ
から読出される毎に出力ＦＩＦＯに入れられる。但し、
システムがその信号をメモリの新しいアドレスに再書込
みする場合はメモリから読出されるだけにとどまる。

更新中に新しい情報を付加する場合、その新情報はチャ
ネル１５４を通ってＲＡＭ　１５０に送られる。

このようにデータ経路チップはメモリへのデータフロー
を制御する働きをするが、制御チップがメモリへの情報
信号の再書込みに関するアドレス情報と命令を与える。

このように本システムはスクローリング、ラッピンクラ
ウンドおよび消去を行なう独特の技術と、これを達成す
る独特のハードウェア構成を提供する。

【図面の簡単な説明】

第１図は垂直上向きスクロール中のビデオスクリーン各
部の３つのレイアウトとそれに対応するビットマツプメ
モリの部分を示す。 第２図は垂直下向きスクロール中のビデオスクリーン各
部の３つのレイアウトとそれに対応するピットマッグメ
モリの部分を示す。 第３図は本システムの１０ツク線図である。 第４図は１回の水平走査に関するタイミング図である。 第５図は制御チップの詳細なブロック線図である。 第６図はデータ経路チップの詳細なブロック線図である
。 １５５・・・ビデオ表示装置 代理人ブ１′」すｌ゛　中　　　村　　　　至−ノワシ
、１ ＤＩＳＰＬＡＹ　　　　　　ＶＩＤＥＯＭＥＭＯＲＹ　
　　ＢＩＴ　ＩＡＡＰ　ＭＥＭＯＲＹＰＯＳＩＴＩＯＮ
Ｓ　　　　　ＤＩＳＰＬＡＹ　　　　　　　　　　　　
　ＡＤＤＲＥＳＳ　　　ＤＬＩＲＩＮＧＤＯ’＃Ｎ５Ｃ
ＲＯＬＬＦ’々・２

Claims (17)

【特許請求の範囲】
1. （１）中央処理装置からの制御信号およびアドレス信号
   に応答して、ビデオ表示装置のスクロール領域に第１組
   の画素情報を表示し、ビデオ表示装置のスクロール領域
   の外側にかつ該領域に隣接して第２組の画素情報を表示
   するための回路構成であつて、第１組の画素情報を記憶
   するためのｎ行とｍ列から成るアレーに配列された第１
   群の記憶素子と前記第１群に含まれない複数の記憶素子
   を列と行に配列した第２組の画素情報を記憶するための
   第２群の記憶素子とを含む少なくともＮ行とＭ列から成
   るアレーに配列された複数の画素情報記憶素子を有する
   ビットマップメモリを含んで成る回路構成において、該
   回路構成がさらに、中央処理装置およびビットマップメ
   モリに接続されている制御回路と、該制御回路およびビ
   ットマップメモリに接続されているデータ経路回路と該
   データ経路回路とビデオ表示装置に接続されているシフ
   トレジスタとを含んで成り、該制御回路はビデオ表示装
   置への画素情報が出力されるビットマップメモリの列ア
   ドレスに従つて、また動作モードとスクロール方向をそ
   れぞれ示す中央処理装置からの第１制御信号および第２
   制御信号に従つてデータ経路回路に対して第１制御信号
   と第２制御信号を出力することができ、該制御回路によ
   つて出力された第１制御信号によつてデータ経路回路が
   ビットマップメモリからの画素情報をコピーするかある
   いはフイラ情報をコピーするかを制御し、該制御回路に
   よつて出力された第２制御信号によつて、データ経路回
   路がコピーした情報をビットマップメモリに書込むのか
   否かを制御することを特徴とする回路構成。
2. （２）中央処理装置からの上向きスクロールを指示する
   第１制御信号に応答して、該制御回路がビットマップメ
   モリに対して、ビデオ表示装置に出力されると共に第１
   群の記憶素子の所定行からデータ経路回路によつてコピ
   ーされる画素情報が第１群の記憶素子の１つ高位の行に
   再書込みされるようにアドレス信号を出力できることを
   特徴とする特許請求の範囲第１項に記載の回路構成。
3. （３）下向きスクロールを指示する中央処理装置からの
   第１制御信号に応答して、制御回路がビットマップメモ
   リに対して、ビデオ表示装置に対して出力されて第２群
   の記憶素子の所定行からデータ経路回路によつてコピー
   される画素情報が該第２群の記憶素子の１つ高位の行に
   再書込みされるようにアドレス信号を出力できることを
   特徴とする特許請求の範囲第１項に記載の回路構成。
4. （４）上向きスクロールを指示する中央処理装置からの
   第１制御信号に応答して、制御回路が、データ経路回路
   によつて生成されてビットマップメモリの中に書込まれ
   たフイラ情報が第１群の記憶素子の最下行に書込まれる
   ようにアドレス信号をビットマップメモリに対して出力
   できることを特徴とする特許請求の範囲第１項に記載の
   回路構成。
5. （５）下向きスクロールを指示する中央処理装置からの
   第１制御信号に応答して、制御回路がビットマップメモ
   リに対して、データ経路回路によつて生成されてビット
   マップメモリの中に書込まれるフイラ情報が第１群の記
   憶素子の最上行の真上にある第２群の記憶素子の中に書
   込まれるようにアドレス信号を出力できることを特徴と
   する特許請求の範囲第１項に記載の回路構成。
6. （６）ビットマップメモリがそれと関連するインタフェ
   ースを有しており、データ経路回路が、そのビットマッ
   プメモリのインタフェースから画素情報を受けるべく接
   続されると共に画素情報をシフトレジスタに出力するよ
   うにも接続されている入力レジスタと、該入力レジスタ
   から画素情報を受けるべく接続されているバレルシフタ
   と、該バレルシフタからシフト済画素情報を交互に受け
   るべく接続されている第１出力レジスタおよび第２出力
   レジスタと、制御回路によつて出力される第１制御信号
   に従つてフイラ情報を出力し得るランダムアクセスメモ
   リと、第１および第２出力レジスタから画素情報を、そ
   してランダムアクセスメモリからフイラ情報信号を受け
   るべく接続されているのと共にビットマップメモリのイ
   ンタフェースに対して信号を出力するようにも接続され
   ているマルチプレクサとを含んで成り、該マルチプレク
   サが制御回路により出力される第２制御信号に従つて画
   素情報信号またはフイラ情報信号をビットマップメモリ
   のインタフェースに対して出力できることを特徴とする
   特許請求の範囲第１項に記載の回路構成。
7. （７）リフレッシュサイクル中に制御回路がビットマッ
   プメモリに対して、リフレッシュアドレス信号を出力す
   ることができ、それに応答してビットマップメモリがそ
   こに記憶されている画素情報を表わす信号をビデオ表示
   装置に対して出力することを特徴とする特許請求の範囲
   第１項に記載の回路構成。
8. （８）水平走査においてビデオ表示装置が画素の行に沿
   つて移動する電子ビームを生成することができ、１回の
   垂直走査で１行の画素が走査され、制御回路は１回の垂
   直走査において複数の記憶素子が再書込みされるように
   データ経路回路を制御し得ることを特徴とする特許請求
   の範囲第１項に記載の回路構成。
9. （９）タイミング回路が制御回路とデータ経路回路と、
   ビットマップメモリとシフトレジスタとに接続されてい
   ることを特徴とする特許請求の範囲第１項に記載の回路
   構成。
10. （１０）ビデオ表示装置が水平走査において画素の行に
    沿つて移動する電子ビームを生成することができ、タイ
    ミング回路が各水平走査を交番するリフレッシュサイク
    ルとスクロールサイクルに対応する複数の区間に分割す
    るクロック信号を出力することができ、制御回路は、ビ
    ットマップメモリが各リフレッシュサイクルにおいて記
    憶された情報を表わす信号を出力し、かつデータ経路回
    路が各スクロールサイクルにおいて書込むべき情報を表
    わす信号を入力するように制御信号を出力できることを
    特徴とする特許請求の範囲第９項に記載の回路構成。
11. （１１）ビットマップメモリが画素情報を記憶するため
    のＮ行の記憶素子の他に画素情報が記憶されない予備列
    の記憶素子を有しており、該予備行は第２群の記憶素子
    の中の少なくとも１行の記憶素子によつて第１群の記憶
    素子から分離されていることを特徴とする特許請求の範
    囲第３項に記載の回路構成。
12. （１２）下向きスクロールを指示する中央処理装置から
    の第１制御信号に応答して制御回路がビットマップメモ
    リに対して、ビデオ表示装置に出力されると共にデータ
    経路回路によりビットマップメモリの最上行からコピー
    される画素情報がビットマップメモリの中で画素情報を
    含むその他全部の行の下にある行の中に書き込まれるよ
    うにアドレス信号を出力できることを特徴とする特許請
    求の範囲第１１項に記載の回路構成。
13. （１３）該制御回路が、それぞれビットマップメモリの
    中の第１群の記憶素子の第１行めの番号と、第１群の記
    憶素子の最終行の次の行の番号と、１の数値とに相当す
    る３つの信号が入力されるマルチプレクサと、第１端子
    がマルチプレクサの出力を受けるべく接続されている加
    減装置と、加減装置の出力を受け、該加減装置の第２端
    子にその内容を出力するべく接続されているレジスタと
    を含んで成り、該レジスタの内容がビデオ表示装置のス
    クリーン上で電子ビームの占める垂直位置を表わしてお
    り加減装置およびレジスタがさらにタイミング回路にも
    接続されてタイミング信号を受けこれに応答することに
    よつて、ビデオ表示装置の電子ビームが１回の水平走査
    を行なう間に加減装置がレジスタ内容に対して１の値を
    加算するように構成されていることを特徴とする特許請
    求の範囲第１１項に記載の回路構成。
14. （１４）制御回路がさらに、ビデオ表示装置の電子ビー
    ムが画素を水平走査する速度で計数を行ない、その中に
    記憶された数値がスクリーン上の電子ビームの水平位置
    を表わすカウンタと、該カウンタの出力を受けるべく接
    続されており、第１群の記憶素子の最初と最後の列の番
    号をその中に記憶している比較器とを含んで成り、該比
    較器は電子ビームの位置が第１群の記憶素子を含む列の
    １つに対応していることを示す信号を出力できることを
    特徴とする特許請求の範囲第１３項に記載の回路構成。
15. （１５）制御回路がさらにロジック回路を含んで成り、
    該ロジック回路は中央処理装置から与えられる第１制御
    信号および第２制御信号と読出し中のビットマップメモ
    リの行と列によつて示される電子ビームの位置とに従つ
    て制御回路の第１制御信号と第２制御信号を出力できる
    ことを特徴とする特許請求の範囲第１４項に記載の回路
    構成。
16. （１６）制御回路がさらに、スクロール増分を１回行な
    う間にスクロール表示が変位される行数を表わす信号を
    生成するゼネレータと、加減装置の出力からスクロール
    増分の値を減算するべく接続されている減算回路とを含
    んで成る特許請求の範囲第１５項に記載の回路構成。
17. （１７）制御回路がリフレッシュアドレスを記憶できる
    レジスタを含んで成り、該リフレッシュアドレスは記憶
    された画素情報がリフレッシュ信号の形でビデオ表示装
    置に出力されるビットマップメモリ内の場所を示すもの
    であり、制御回路がさらにスクロールアドレスを形成で
    きる減算器を含んで成り、該スクロールアドレスは情報
    を書込むビットマップメモリ内の場所を示すことを特徴
    とする特許請求の範囲第８項に記載の回路構成。