CN1010351B - 视频显示控制电路装置 - Google Patents

视频显示控制电路装置

Info

Publication number
CN1010351B
CN1010351B CN86105738A CN86105738A CN1010351B CN 1010351 B CN1010351 B CN 1010351B CN 86105738 A CN86105738 A CN 86105738A CN 86105738 A CN86105738 A CN 86105738A CN 1010351 B CN1010351 B CN 1010351B
Authority
CN
China
Prior art keywords
signal
bit mapped
mapped memory
scrolling
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN86105738A
Other languages
English (en)
Other versions
CN86105738A (zh
Inventor
内德C·福雷斯特
罗伯特·C·罗斯
汤姆斯C·弗朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of CN86105738A publication Critical patent/CN86105738A/zh
Publication of CN1010351B publication Critical patent/CN1010351B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本电路布线涉及显示屏一个或数个区域的卷动操作,它包括:位映象存储器,至少一个地址发生和控制信号的电路芯片,一个或多个数据信号通道电路芯片,连接在各部分电路之间的计时电路和逻辑电路,从而可在每一次水平扫描期间,响应多个计时循环,进行刷新、卷动和更新操作。上述电路布线为显示装置的一次垂直扫描周期内,对整个位映象存储器重写,从而对本系统提供迅速而平滑的卷动操作和对存储器进行连续的寻址操作。

Description

本发明的电路装置主要是涉及电视显示屏幕上一个或数个区域的卷动操作。
在先有技术中,卷动(Scrolling)是通过随机存取过程对卷动区域和存储器的其它区域进行刷新和把从存储器读取的信息送向屏幕来加以实现的。在这种先有技术的装置中,对存储器的顺序寻址被中断了,并且由于这种中断,就使得这种系统在确定卷动的边界方面缺乏灵活性。在其他一些装置中,数据是通过直接存储器存取(DMA)等一类装置从存储器复制然后再返回到存储器中的。此类系统所具有的问题是:重写要消耗相当大量的时间(即超过一次垂直扫描的时间),所产生的卷动过程通常也被认为是不平滑的。
在美国专利4,642,794中提出了一种视频显示终端的视频发生电路,包括视频存储器50、字符发生器60和CRT偏转电路70。视频存储器50包括视频存储控制器80、视频数据寄存器86、视频RAM88和显示数据寄存器90,其中,视频RAM88中存放有ASCII码和标志信息,以把数据显示在荧光屏上。字符发生器包括字符寄存器94、标志寄存器95、字符发生器RAM96、字符发生器98和标志发生器99。
字符发生器RAM96存储显示阵列中的各个点。在垂直卷动时,是由移动视频RAM88中的视频存储数据即ASCII码来完成的,将其送入和从视频数据寄存器86中取出。这样,每次只能完成字符的一条线,不能卷动确定点阵的各个比特位,即存在RAM96中的各个比特位,也就不允许一次卷动一组扫描线。这样的卷动是不平滑的。
本发明的电路装置的目的在于使电视信息一个区域一个区域地向 上卷动或向下卷动,而不是整块屏幕整块屏幕地移动。
本发明的上述目的是按下列方式实现的:本发明的电路装置是一种用于响应中央处理单元(CPU)的控制和地址信号,显示电视显示装置的卷动区域中的第一组象素信息和用于显示在电视显示装置中的卷动区域之外和与其相邻的第二组象素信息的电路装置,所述的电路装置含有一个具有多个排列成至少N行和M列的阵列的信息贮存单元的位映象存储器,这种存储器包括:第一组用于贮存第一组象素信息的贮存单元,该贮存单元是以n行和m列的阵列形式排列的;第二组用于贮存第二组象素信息的贮存单元,该贮存单元是多个不包括在第一组中的贮存单元以行和列的形式进行排列的;
本发明所述的电路装置还包含:
一个连接在中央处理单元上和位映象存储器上的控制电路,
一个连接在控制电路上和位映象存储器上的数据通道电路;
一个连接在数据通道电路上和电视显示装置上的移位寄存器;
控制电路能够根据位映象存储器的行地址把第一和第二控制信号输出到数据通道电路上,象素信息正从位映象存储器输出到电视显示装置上,同时控制电路能够从中央处理单元接到的第一和第二控制信号输出第一和第二控制信号对卷动方式和卷动方向分别加以指示,从控制电路输出的第一控制信号控制数据通道电路是从位映象存储器复制象素信息还是填充信息,从控制电路输出的第二控制信号控制数据通道电路是否把复制的信息写入到位映象存储器中去。
本发明的系统是以高速运行的并采用了一种能使位映象存储器在一次垂直扫描的时间内全部重写的技术。在垂直扫描期间,这种系统通过运行显示出一个图象,而与此同时存储器实际上在被重新安排着另一个图象。这种存储器已准备好在垂直扫描结束时被再次顺序扫描以便显示出不同的图象,而且显示这种不同的图象所需要的全部变化 都是在这种存储器本身中完成而不是在临时存储装置中完成的。本发明系统所具有的这种在一次垂直扫描时间内能对存储器进行重新安排的能力与对存储器进行刷新比较起来是具有较大的优越性的。刷新位映象存储器的技术和硬件是人们所熟知的技术。在一种为了屏幕刷新而对位映象存储器顺序寻址的系统中,位映象存储器通过寄存器被一行一行地自动刷新。然后,在对位映象存储器采用随机存取的系统中,要采用特殊的硬件来对存储器进行刷新。本发明中的系统能够对存储器进行连续不断的顺序寻址,因此不需要专门的硬件进行刷新。
本发明中的电路设计得能使一个控制电路芯片按规定路线发送来自位映象存储器的信息信号以便刷新电视屏幕。与此同时,这种控制芯片能够把该信息信号或该信息信号的一部分发送到临时存储装置中,通过临时存储装置,信号按选择的或者说新的地址重写。此外,这种控制芯片能够在不需要从临时存储器重写时将新的信息信号进行定向传送从而将其写入到存储器中。在一次垂直扫描结束之后,这种存储器处于重写的状态并可能带有一些新的信息。因为这种存储器已准备好用其被重写过的和/或新的信息加以显示,因此这种系统在后续的垂直扫描期间以通常的方式对位映象存储器寻址,即按顺序的方式进行寻址。如果信息信号被写到选择好的新的地址中去,这种系统能够在电视屏幕上提供一种信息显示,在这种电视屏幕上能使观看者看到一种平滑地“上移”或“下移”的卷动区域。此外,这种卷动区域也能够左移或右移。为了完成前述事项,本发明的系统采用了多个与一个控制芯片电路一起工作的数据通道芯片。应当理解的是:这种系统对于每一个平面采用一个数据通道芯片,从而如果存在多个平面的话(就象是在彩色系统中那样),对于一个控制芯片就分配有多个数据通道芯片。每一个数据通道芯都包括两个输出寄存储器及一个输入FIFO寄存器和一桶形移位器。在一个最佳实施例中,每个输出寄 存器接收和临时贮存来自位映象存储器的、经过FIFO和经过桶形移位器的128位字符组。在一次水平扫描期间出现的多个扫描循环中,字符组每隔一个循环发送一次。在水平卷动时,采用桶形移位器来使信息被装入到输出寄存器之前实现对该信息的移位,从而能够完成水平卷动。首先进入数据通道芯片的信息由输入FIFO寄存器接收,然后经过桶形移位器传送到输出寄存器装置中。本发明的系统中所采用的计时电路,在每一次水平扫描期间提供多个循环,将这些循环安排成每隔一个循环有一个刷新循环,在刷新循环的时间内,屏幕和存储器都被刷新。中间的循环可以是卷动循环或更新循环。术语“卷动循环”(scrollcycle)指的是这样一种时间周期,在该时间周期内,信息信号(即在刷新循环中被读取的信息)按新的地址被重新写回到存储器中去。术语“更新循环”(update    cycle)指的是这样一段时间周期,在该时间周期内,对信息进行读和/或写以便把新的数据加到存储器中去,在最佳实施例中能采用的、一种850k个象素的位映象存储器能够每隔16.6毫秒对屏幕刷新一次。在本发明的系统中,由于在对屏幕进行刷新的同时也对位映象存储器进行刷新,这种位映象存储器能每隔0.5毫秒刷新一次。从而在一次垂直扫描期间,40%的时间被用来刷新屏幕,40%的时间用来作卷动或更新,其余20%的时间总是留着更新用。按照这种装置,这种可见的位映象存储器的任何部分都能在一次垂直扫描期间被完整地加以复制,这就使得这种系统与先有技术的系统相比具有明显的优点。如前所述,因为整个可见的位映象存储器能在一次垂直扫描的周期内被重写,它能使这种系统以高速度平滑地卷动。此外,由于在一次垂直扫描期间能够在存储器本身中完成全部必要的变化,这种系统就能够保持一种具有优越性的顺序寻址的工作方式。
下面连同附图所作的描述,将使本发明的目的和特征得到更好的 理解,其中:
图1包括垂直向上卷动期间电视屏幕上的三种局部安排及与其对应的位映象存储器中的相应部分。
图2包括垂直向下卷动期间电视屏幕上的三种局部安排及其位映象存储器的相应部分;
图3是本发明系统的方框图;
图4是在一次水平扫描期间的时序图;
图5是控制芯片的详细的方框图;
图6是数据通道芯片的详细的方框图。
在图1和图2的安排中的每一个信息单元表示被显示的图象中的一个象素。一行象素,例如一行“W”在一次水平扫描期间被扫描。
图1A至1F示出在向上卷动时位映象存储器和电视屏幕的状态。图1B是位映象存储器某一时刻时象素的排列。在位映象存储器中,有一个由线[11]和线[13]所限定的卷动区域。字母W,X,Y,Z,A,B,C,D,E,G,H,J,K及L表示位于卷动区域之外的、在从位映象存储器读取后将出现在电视屏幕上的信息。在卷动区域中,可以看到有多个实心点和多个空心圆圈。空心圆圈形成了一个字母E,而实心点表示背景,例如兰色或黄色,从而可以为该字母E提供一个显示的基底。在图1A中,出现在电视屏幕上的信息是和图1B中出现在位映象存储器中的信息相同的。现在假定系统进入垂直向上卷动的工作方式。在向上卷动操作的第一次垂直扫描期间内,在屏幕上所看到的信息如图1A所示,但是在同一垂直扫描期间,信息将被重写到如图1D所示的位映象存储器中。在以向上卷动的方式工作时,本发明的系统是这样设计的:即在位映射存储器中的信息被读出以便在屏幕上进行显示,与此同这种信息又被写入临时的存储装置,信息可以从临时存储装置中以与它被刷新的地址不同的地址被重新写 回到位映象存储器,这样一种过程,即写回到存储器中的另一个地址中的过程,我们称之为卷动过程。卷动发生在刷新循环和刷新循环之间的循环中。在图1B中,卷动区域中与AAA并排的这一行信息信号具有一个丫地址4。正如从图1D中可以看到的那样,在卷动循环期间,在区域中与AAA并排的信息(图1B)没有被重新写回到位映象存储器中。从而,因为在该区域中的最上部的一行在一个卷动循环中没有重写,故它就没有出现,在以向上卷动的方式工作时,卷动区域的顶部这一行的信息信号的地址在每次循环期间减1。这些地址也可以减其它的值以加速该区域的移动。这种信息信号诸如图1B中在地址5处的字母E的上面那一笔,将在第一次垂直扫描期间按新的地址(即图1D中地址4)重新写入到位映象存储器中。在下一次垂直扫描期间,图1D中信息被用来刷新屏幕上的显示,并且正是在这个期间,屏幕上显示出如图1C中所示的向上移动的区域。人们将注意到,在图1C中的显示中,与AAA相对的卷动区域不再具有在图1A中所看到的一系列的实心点,而是字母E的上面的那一笔现在是与外面的信息AAA相对着。因此观看者看到的是字母E向上卷动。而且,位于与地址12相对的卷动区域中的那一行被装入了填充的信息(F)。这种填充信息是一种诸如色彩之类的背景信息并在卷动循环中提供给位映象存储器。在第二次垂直扫描期间,来自图1D的信息被变换并将这些变换了的信息按图1F中所示的格式写回到位映象存储器中去。现在,与AAA相对的信息是曾经位于图1B中地址6处的信息。在该区域中的其它各行中的信息也同样位于新的地址上。与
JJJ和KKK相对的、在地址11和地址12处的位映象存储器中象素已装入了在卷动循环期间提供给它的填充信息。
位映象存储器的排列从图1B所示的格式变换到图1D所示 的格式是在第一次垂直扫描期间发生的。在第一次垂直扫描期间,即使位映象存储器正在被变换,电视屏幕显示的还是图1A所示的图象。在第二次垂直扫描期间,当位映象存储器在进行变换以出现如图1F所示的形式时,屏幕上的显示将出现如图1C所示的图象。在第三次垂直扫描期间,位映象存储器将按照图1F所示的格式变化,但屏幕将按图1E所示的图象显示。在图1E中要注意的是:在卷动区域中,与AAA并排的信息是字母E中的第二条线的空心圆圈位置,后者现在已处于卷动区域的顶部位置。从而观看者所看到的是字母E在卷动中又进一步向上移动。卷动操作以这种方式连续不断地进行,只要使用者想继续这样做的话,卷动操作一直可以进行到字母E完全消失为止。如前所述,填充信息在卷动循环中被置于位映象存储器中,而不需要系统复制其它的数据。如果系统在下一个垂直扫描之前不填充数据的话,这种填充信息就会防止使用者看到一个不清楚的存储器。本系统具有用新数据来代替背景色彩作为附加图像的能力,这发生在一个更新循环中。
图2A至2F所示的是在向下卷动期间位映象存储器和显示屏幕显示的状态。应当明白的是,在采用本发明系统的向下卷动时的操作过程中,围绕在卷动区域四周的位于位映象存储器中的信息是向上移动的。换句话说,在向下卷动的操作中,位于卷动区域外部的信息
(例如图2B中的信息AAA)在第一次垂直扫描期间将从地址4移到地址3。此类操作包括对位于卷动区域之外的每一行信息进行复制并将这些信息重写到一个新的地址中。卷动区域中的信息信号不进行复制和重写。当在外部的信息在存储器中向上移动时,位于卷动区域的顶部的外部信息段和信息段之间的象素位置(例如右边的AAA和左边的AAA之间的象素位置)装有填充信息。当直接位于卷动区 域之下的那一行的象素被复制时,它们就代替了卷动区域中最低一行的象素。因此,区域中的最低一行就连续不断地一行一行地消失。屏幕上的显示就造成了如图2A,2C和2E中所示的、区域正在向下卷动的假象。
如果上述操作在不作任何进一步的改进的情况下继续下去的话,就不得不提供大量备用的或不用的存储器来容纳所有这些正在向上移动的外部信息。这样就将会造成价格昂贵并造成浪费,因此,本系统提供了另一种用来使外部信息向上移动的手段,也就是所谓卷绕式处理方式。
在讨论卷绕式处理方式的细节之前,应当说一下Y轴偏移(Yoffset)和Y轴限位(Ylimit)的概念。包括卷动区域在内的屏幕显示区域能够在留作屏幕显示区域用的存储器块内的任何位置起始。这样一种存储器块包括从地址零到一个限位边界Ylimit为止的全部存储器。当本系统中的控制部分要在显示屏幕上提供显示时,它必须从显示区域开始的地址对存储器寻址。该起始地址就是Yoffset的地址。之所以这样说是因为屏幕显示区域的零地址已经从存储器的零地址偏移了预定的行数。换句话说,如果屏幕显示区域是起始于存储器的行122,那么屏幕显示区域的零行(或第一行)就将位于存储器的行122处,而屏幕显示区域的Yoffset就是122。系统中的控制部分必须知道屏幕显示区域的行数。在图2A至图2F所示的例子中,有14行(即行0至行13)。显示所减少(或增加)的行数称为卷动常数Ysc。如果卷动常数Ysc的最大值是一,也就是说系统将在每一次垂直扫描期间使卷动区域从表面上看上去减少了一行,这样在存储器中就要有一个空余的备用行来实行卷绕式处理。如果卷动常数Ysc的最大值是二,则就将需要两个空余的备用行。在给出了上面这样的前提之后,就知道需要存储器中的15个行(即14行加上1个备用 行)来容纳图2A至2F所示的屏幕显示区域。从而本系统也就不使用第16行及16以上的行,故Y轴限位Ylimit是15。当系统正在从存储器中读出信息并从Yoffset起数到14行时,本系统就知道在这一次垂直扫描中不会再有什么信息要从存储器中读出供显示屏幕显示了。在图2B中可以看到存储器地址15行(行16)是Ylimit。Yoffset和Ylimit概念是用来实现卷绕式处理过程的。
假定位映象存储器具有图2B中所示的格式。再假定本系统正准备进入向下卷动。在第一次垂直扫描期间,屏幕将被刷新成如图2A中所示的那样,位映象存储器将被卷动或被重写从而呈现出图2D所示格式。注意:在图2D中,w行现位于地址14中(即图2B中备用行),X行位于零地址中。还要注意:当位映象存储器在第一次垂直向扫描期间被变换时,填充材料是添加在如图2D中的地址3处所示的外部信息AAA之间的,再要注意:在地址12中(此处的实心点先前属于图2B的卷动区域之中),L被复制从而使字母E的较低的那一笔现在是卷动区域中最低的图象所。L行是在每一次垂直扫描期间直接位于卷动区域中最低行之下的外部信息行。虽然在卷动区域中的字母E不改变在位映象存储器中的位置,但当位映象存储器在屏幕上显示时(从Yoffset起始),就产生了一种字母E向下移动的假象。例如,请注意,在图2B中的地址11处可以看见的字母E底部的那一笔也位于图2D中地址11处。
在第二次垂直扫描期间,本系统在地址14处开始读取屏幕显示区域,它已形成了Yoffset。因为Ylimit是15,本系统继续从零地址读取,把零地址作为读了14行以后要读的下一个地址。实际上,行的读取是从行14行到行零进行卷绕式处理的。在这个第二次垂直扫描期间,屏幕被刷新以便显示出(如图2C中所示的那样)位映象存储器,但是与此同时,位映象存储器被变换成图2F所示的排列。注 意在图2F中,W现在是位于地址13中,X是位于地址14中,Y是位于地址零中,行12则变成了空余的备用行。还应当注意到,在第二次垂直扫描期间,地址13变成Yoffset,填充材料被加到地址2上。从而字母E向下消失,填充材料看起来似乎向前进了。用来执行向上卷动和向下卷动的电路如图3所示。
在讨论用于执行前述的操作电路之前,让我们看一看水平卷动方式导致的结果是什么。在水平卷动方式中,例如在从右到左的水平卷动中,当信息被装入到两个输出寄存器中的任何一个中时,信息将由桶形移位器移动一个或口多个象素位置。
数据通道芯片包括两个输出寄存器,因为在向左的卷动中,当一个字(在最佳实施例中是128位的字)移位时,这个字丢失左侧的位,在右手侧则短暂地获得空的象素位置。因此信息不能再写到该信息先前所在的存储器中的一组象素位置中去。需要第二个寄存器来接收下一个128位的字并将它移位,据此,在第一个字中的空的象素位置就被填满,于是能将一个128位的字重写到存储器中第一个字的先前的位置中。当然在第二步中,在右侧的末端将有空的象素位置,这些位置将通过接收第三个字并将其移位来填充。每一个后继的行在它们被推到桶形移位器中去时将以同样的方式移位。从而列19的象素(图1B)将在第一次垂直扫描期间被推到区域的最左面的位置,这样列15的实心点将消失。就在这同一时刻,填充材料被加到列21上。这种改变是在位映象存储器本身中进行的,从而使得在随后的一个垂直扫描期间(此时显示屏幕被顺序寻址操作所刷新),字母E看起来好象移到了左面,在后继的垂直扫描的时间中,字母E将在其向左的移动过程中消失。最后,背景或填充材料将穿过卷动区域被完全推到左边。显然,用桶形移位器从左到右的卷动将与此相类似,唯一不同的是,信息的移位方向相反。
本系统的总电路图如图3所示。控制芯片21与位映象存储器23和25两部分相连接。位映象存储器被表示为两部分是因为每一个部分代表一个存储器平面。如果本系统准备提供彩色或彩色的色调,那么当然要采用多个存储平面。在最佳实施例中,位映象存储器是一个从FUJITSU公司获得的,编号为MB8281-12的、具有静态的列的动态的RAM器件。按照众所周知的技术,位映象存储器的顺序寻址是这样安排的:至少每隔2毫秒对位映象存储器的每一行作一次寻址。控制芯片经过控制总线27接收来自CPU的控制信号。控制信号在位映象存储器中执行。CPU被编上程序以便对什么信息将在屏幕上显示从而将在位映象存储器中选择什么地址作出判定。
来自位映象存储器23和25的信息信号沿着双向信道29和31分别传送到数据信号通道芯片33和35上。正如先前指出的,每一个数据信号通道芯片都包括两个输出寄存器,一个FIFO寄存器和一个桶形移位器。根据将执行的操作,信息经过FIFO寄存器、桶形移位器被传送到两个输出寄存器中去。在刷新循环期间,不论是否进行卷动操作,信息信号都是从位映象存储器(按照总线55上的指令信号并按照线37上的控制信号寻址)传送到输入FIFO中并同时传送到电视输出移位寄存器41中。在寄存器41中的信息从其中移位以便在电视屏幕上显示。如果需要卷动操作,则在其后的卷动循环中,信息信号从数据通道芯片经过信道29和31送回到由来自信道37的位映象存储器的地址信号所选定的位映象存储器的存储单元中并对总线55的指令作出响应。在信道37上传送的用于刷新和重写(卷动)的地址信号是在控制芯片21上产生的。
一高速的时钟39提供计时信号:使电视信号移出移位寄存器41;触发数据信号通道芯片33和35;对控制芯片21计时,控制位映象存储器装置23和25。作为这些计时信号的一部分,计时电路39将同步信号 提供给控制芯片21、数据通道芯片33和35以便使经过其处理的数据信号与本系统中的其余的电路的操作同步。这种计时信号的产生是众所周知的,所以这里不作进一步的详细描述。
如图4所示,计时信号电路39在每一次水平扫描期间提供多个信号循环(周期)。在这些信号循环中,系统能够交替式地实行对显示屏幕的刷新(即在刷新循环和刷新循环之间的那些循环期间),或者根据选择来实行更新或卷动。图4所示是在最佳实施例中大约为15.4微秒的一次水平扫描期间的存储器循环。注意在图4中在一个刷新循环之后(大约为960毫微秒)接着是一个更新循环。在更新循环期间本系统可以把新的数据加到位映象存储器中。在所示的例子中的更新循环后接着是一个刷新循环,在刷新循环后接着是一个卷动循环或更新循环,如此循环下去。通过读出128位的字符组和写入128位的字符组,本系统能在一次垂直扫描的时间内对位映象存储器完全重写。本系统的能使位映象存储器在一次垂直扫描的时间内被完整地读取和使所有当执行卷动操作等所必要的变化能在上述垂直扫描期间完成的特征,以及使本系统能采用通常的对存储器所作的顺序寻址来实现屏幕显示和能使观看者不会在从一次垂直扫描到下一次垂直扫描的过程中看到同样的屏幕显示的特征构成了本发明的特色。
在本系统中采用的其它两个参数是Ymax和Ymax。Ymin是卷动区域起始的Y地址,Ymax比卷动区域结束的地址高一个地址。值Ymin和Ymax是用于图5所示的逻辑中的。
在研究图5中的电路图之前,让我们来考虑一下这种电路必须怎样制定才能完成上面所描述的过程。在一个垂直向上卷动的过程中,本系统必须复制出卷动区域的第二行中的内容并把它重写到该卷动区域中前面的行地址中去。例如,在图1B中,字母E上部的一横是在地址5中,也就是卷动地区的第二行。F字上面的一横被复制 和写到地址4中(图1D)。本系统还必须把位于卷动区域中第二行之后的每一行加以复制并把每一个这种后面的行写到卷动区域中的前面的行地址中去。此外,本系统不应对位于X座标以内的Ymax部分进行复制而必须把填充材料写到卷动区域的最后一行中。例如,在我们的实例中,本系统将不对L进行复制,而是在第一次垂直扫描期间把填充材料加到地址12中。从而在扫描射线束处于Ymin+Ysc时,本系统要从位映象存储器中的地址5取出信息并把这种信息写到地址4中。当扫描射线束位于Ymax处时,本系统不要对L进行复制而是要把填充信息提供给该区域中的地址12。最后,当扫描处于Ymax+Ysc时,本系统要使写操作完全停止。图5中的电路图中的上半部分根据射线束的位置Ymin和Ymax的值以及实际进行的操作,即是向上卷动还是向下卷动来判定是进行复制还是进行重写。
图5表示控制芯片21的逻辑电路。三个信号(Ymin,Ymax和一个代表值1的信号)分别通过线60,61和62输入到多路转换器(MUX)59中。信号Ymin和Ymax是从CPU传送到MUX59的,而信号“1”是来自控制芯片上的只读存储器(ROM)。上述信号被允许分别经过MUX传送以响应线63、64和65上的计时信号。如果线63接通,则线62上的“1”信号经过MUX59传送到线67。如果线64有计时信号出现,则线60的Ymin信号经过MUX59传送到线67。最后,如果线65上的有计时信号出现,则线61上的Ymax信号经过MUX59传送到线67上。线63上的信号541还用作加/减装置69的加/减信号。在最佳实施例中,加/减装置类似于由得克萨斯仪器公司制造的74181。在线71上出现“1”时使加/减装置69进行加法操作而在线71上到现“0”时使加/减装置69进行减法操作。寄存器73接收通过线72上传来的加/减装置69的输出,当然条件是寄存器73能必须被线71上的“1”信号启动。在每一个水平扫描期间,将寄存器73中 的数字加“1”。加/减装置69中“1”是加到寄存器73中当前的总和之上的。寄存器73中的总和表示在屏幕上垂直射线束的位置。
图5中上半部分的电路的目的是分别在线89和91上提供两个信号。在向上卷动期间,这两个信号将分别通知本系统:什么时候开始把信息从存储器复制到有关数据通道芯片上的输出寄存器中,什么时候停止从存储器复制信息并开始把填充数据复制到有关数据通道芯片上的输出寄存器中;什么时候开始把有关数据通道芯片上的输出寄存器的信息写到存储器中去和什么停止把信息写入到存储器中去。完成这种任务时要知道扫描射线束的位置。当射线束位置是位于卷动区域中时,系统是能够知道的。
正如在图5中所能够看到的,本系统包括一个在每次水平扫描的起始时复位到零的计数器95。这种计数器95由来自时钟电路88的时钟信号加以递增(加1),时钟电路以与水平扫描期间象素出现相同的速度运行。从而计数器95中的值就表示扫描射线束的X位置,与计数器95相连接的是信号比较器94。
Xmin(它是卷动区域左边的列)和Xmax(它是超过卷动区域右边列一个列的列)的值是从CPU传送过来的并贮在信号比较器94中。当计数器的值达到值Xmin时,比较器94使双稳态触发器置位或者使某种其它形式的锁存器置位,这样就提供了一种指出射线束的X位置是处于卷动区域之内的连续信号。当计数器95达到Xmax时,双稳态触发器复位,本系统就知道射线束的X位置处于卷动区域之外。线98上的信号指出射线束是处于卷动区域之内还是之外。
Figure 86105738_IMG2
1=射线束位于卷动区域的X边界内
0=射线束不在卷动区域的X边界内
N=负
P=正
O=零
D=数据
WR=写
NWR=不写
E=清除
S=卷动
DC=无关重要
F=填充材料
UP=上卷
DN=下卷
表Ⅰ是用于图5中的逻辑电路100的真值表。逻辑电路100包括多个连接在一起以实现表Ⅰ中所示的条件的门。正如在数据处理技术中众所周知的那样,逻辑电路100中的门能够以不同的方式连接在一起以满足表Ⅰ的状况(条件)。为了简化叙述起见,通过列出表Ⅰ来描述逻辑电路100。CPU知道本系统是在执行上卷操作,下卷操作还是在清除卷动操作,并在线92和线94上把适当的操作信号传送到逻辑电路100中。表Ⅰ表示在上卷操作期间,在卷动方式中有6种状况(条件)。在状况(条件)1至5中,线98上的信号表示射线束的X位置是处于卷动区域之中。在状况(条件)1中,逻辑决定射线束的Y位置未达到Ymin,从而逻辑电路表明没有理由从卷动区域复制或重写数据。因为本系统既能对上卷操作进行处理又能对下卷操作进行处理,所以如果逻辑指出不需要进行复制的话,本系统就对填充材料或信息 进行复制。所以就状况(条件)1而言,引脚89表示填充信息应该加以复制但引脚91表示被填充的信息不应被重写。在状况(条件)2中逻辑电路100决定射线束的Y位置是等于(O)还是大于(P)Ymin。从而逻辑电路在引脚89提供了一个表示应复制数据的信号。然而,如果我们看一下图1D和1B的话,我们知道我们并不要把地址4(图1B)处的实心点写入到如图1D所示的存储器的地址3处。这样,在表Ⅰ中状况(条件)2中的引脚91表示不论复制的是什么内容都不应加以重写。在状况(条件)3处,逻辑电路100决定射线束的Y位置是等于(O)还是大于(P)Ymin+Ysc。在引脚89和91条的信号分别表示(在状况(条件)3中)对数据加以复制和重写。如果我们看一下图1B和1D,我们看到字母E上部的一横在图1B中地址5处。检查图1D我们看到字母E上面的一横已被复制和重写到存储器中的地址4处。看了上述解释,状况(条件)4和5及其在引脚89和91上的位号应当是显而易见的。在状况(条件)6中,X位置信号表示射线不是在卷动区域的X边界内,从而Ymin,Ymin+Ysc,Ymax和Ymax+Ysc这些状况(条件)是不相干的。在卷动区域外部的数据在上卷操作期间是未受到扰动的。
如果我考虑到下卷操作和表Ⅰ,我们发现有6种状况(条件),即状况(条件)7至12。在下卷过程中,在卷动区域外部的数据在存储器中向上移动并作卷绕式处理。在状况(条件)12,逻辑电路根据X位置信号决定射线束不在卷动区域的X边界之内。如果我们看一下图2,状况(条件)12意味着射线束是处于前3列的某处或最后面的3列。故引脚89和91(如表Ⅰ所示)通知本系统应复制和重写数据。在状况(条件)7中,逻辑电路100根据锁存器的负状态和X位置的“内”状态决定射线束位于卷动区域的X边界内但没有达到Ymin。在状况(条件)7中,射线束位于列4至列10的某处并正在对图2B中的W, X,Y和Z进行扫描。由此得出本系统要把上述数据复制和重写进行下卷操作。引脚89和91表明数据应复制和重写。在状况(条件)8中,表Ⅰ表明射线束已达到Ymin但还没有达到Ymin加Ysc,故射线束位于地址4。引脚89和91表明数据不应复制(正如前面所解释那样填充信息将被复制),并表明填充信息应被重写。注意:在图2B和图2D中,当AAA从图2B中的地址4重写到图2D中的地址3时,填充信息也被写到图2D中的地址3中。在条件9中,逻辑电路100决定射线束至少是位于卷动区域中第二行,从而不应干扰在存储器中的数据。引脚89表示对第二行中的数据不进行复制(复制填充信息),而引脚91表示不论被复制的是什么内容都不加以重写。对于每一次水平扫描,前述的操作都将持续,直到状况(条件)10的射线束达到Ymax(图2中的地址13)时为止。从而,引脚89和91分别告诉本系统对数据进行复制和重写(L应复制和重写到地址12中)。状况(条件)11是状况(条件)10所决定的工作的继续。
人们往往希望清除屏幕显示中的某一区域。本发明中的系统通过把填充信息写入到位映象存储器中明确待消除区域界限的象素位置来实现这样一种操作。填充信息信号是由图6中所示的RAM150提供的。本发明的系统响应通过线92和94从CPU来的信号而实现这种清除操作,如表Ⅰ中在状况(条件)2A和3A中所示。注意:状况(条件)2A和3A导致引脚89指出填充信息信号在所有的时间都应被复制,从而当本系统处于清除状态时,填充信息信号被写到区域的所有位置中。
卷动锁存器87和93在图5中分别标为Ymin和Ymax。线60上的Ymin值是来源于CPU并再通过MUX59传送到加/减装置69,在加/减装置中,从寄存器73中的总数中减去这个数值。注意射线束的位置是垂直向上前进的,这就是说它是经过射线束位置0,1,2,等等向 上的。在图2所示例子中,Ymin位于位置4处,故当寄存器73中的数值等于4时,正如线72上的信号所表明的,减法的结果将是“0”。“0”信号被认为正信号。故一个正信号被传送给Ymin卷动锁存器87和Ymax卷动锁存器93。然而,线60上的Ymin信号是响应线64上的时钟信号经过MUX59传送的,同样的时钟信号也出现在线96上以便仅仅使Ymin卷动锁存器87能够接收。因此,正的数值从加/减装置69沿着线75传送到Ymin卷动锁存器87并贮存在其中。正如能从表Ⅰ中所看到的那样,在锁存器87中的正的信号是状况(条件)2的要求之一。在线60上,当射线束位置达到和Ymin相同的值时,在线72上从加/减装置69中获得一个零信号。零信号被传送到减法器76上,在减法器中,从Ysc中减去零信号。Ysc从寄存器经过78传送到减法器76上。如上所述,在图1和图2中所表示的实例中,假定Ysc=1,但事实上它也可以是别的数字。我们在整个这份专利说明文中,不论在什么情况下都将假定Ysc=1。在减法器76中,从加/减装置69的输出中减去Ysc。在我们的实例中,所得的差为-1,负信号贮存在锁存器82中。如果射线束没有达到Ymin+Ysc,则射线束就达不到Ymax,从而锁存器93和90都将为负值。从表Ⅰ中我们可以看到,如果锁存器87是正值,其它的锁存器是负值,则我们就处于状况(条件)2。当射线束位置是处于Ymin+1时,则“1”进入减法器76,输出为零。当从减法器76中减去Ysc后提供一个“0”信号或正信号时,就有一个正信号贮存在“Ymin+Ysc”锁存器82中。这样我们就达到表Ⅰ中的条件3。如果我们检查一下图1B和1D,我们就发现:区域中的地址5中的上述信息,响应线89和和91上的信号实已被复制和重写到地址4中。地址4是由线37上的信号提供的。本系统在每一次水平扫描期间都用Ymin,Ymax,Ymin+Ysc和Ymax+Ysc的值来检验射线束的位置,逻辑电路100在引脚89和91上提供适当的信号。
当来自寄存器73的射线束位置达到Ymax,即位置13时,将从寄存器73的总数中减去线61上的Ymax的值,后者在线85上传送。此时,在线72上的输出将是“0”,该输出被传送到Ymax卷动锁存器93。由于线84上的时钟信号使卷动锁存器93达到所要求的状态,Ymax卷动锁存器93将接受上述“0”值或正值。正如可以从表Ⅰ中加以判定的那样,Ymax锁存器93中的正信号是状况(条件)4的要求。线72上的“0”值信号也传送到减法器76中,在该减法器中,从“1”中减去这个信号以便在线86上提供一个负信号,该信号转送到Ymax+Ysc锁存器90。在锁存器90中的负值信号也是表Ⅰ状况(条件)4所要求的。它能使引脚89和91告诉本系统把填充信息加以复制和写入。从图1中可以看到,处于Ymax处和处于X边界之内的L不要为了将其重写到卷动区域而加以复制,而是将填充信息写到图1D中的地址12中。前述的操作是线89和91上的信号所操纵的操作。在下一个水平扫描期间,当射线束位置超过Ymax1时,将有一个值“1”输入到减法器76中,当从减法器76中减去Ysc时,在线86上将为“0”。线86上的“0”信号将响应线84上的时钟信号而被Ymax+Ysc锁存器90所接收和贮存。贮存到卷动锁存器90中的正值与讨论过的其它信息一起提供表Ⅰ中的状况(条件)5,从而对本系统发出写或重写应该停止的指示。
前面的讨论涉及图5的上半部分中的电路的检验操作,但具体讨论的是线89和91上的信号在向上卷动方面的作用。当本系统以向下卷动的方式操作时(正好结合图2所讨论的那样),有关Ymin,Ymax和Ysc的检验与上面所描述的检验相同,但在线89和91上的信号的作用是不同的。在下卷操作中,系统对卷动区域之外的数据进行复制和重写,这是因为上述数据正在按结合图2所作的描述向上移动和作卷绕式处理。当扫描到达卷动区域(即到达Ymin)时,本系统需要终止从卷动区域中复制数据,因为我们记得在存储器的卷动区域中的数据仍 保留在原位。然而,本系统是想把填充信息写进去。因此,在表Ⅰ中的状况(条件)8中,逻辑电路100告诉系统不要对填充材料进行复制而是要写入填充材料。如果我们检查一下图2B和2D,我们发现,当扫描到达Ymin或地址4(表Ⅰ中的状况(条件)8),在图2B地址4中的实心点依然保留在图2D中的地址4中(即不对数据进行复制)。然而,注意:当外部数据从图2B中的地址4移到图2D中的地址3中时,在存储器中AAA和AAA之间的位置中将装入填充信息(即不对填充信息进行复制而只是将其写入)。一次水平扫描之后
(表Ⅰ的条件9),引脚89和91上的信号告诉本系统停止进行重写。(即不将填充信息写入)。在这之后的每一次水平扫描期间,只要扫描是处于卷动区域中,本系统就将用Ymin和Ymax对扫描进行检验,只要还没有达到Ymax,本系统就不会对卷动区域进行重写,这样不管复制的内容是什么都没有区别。当扫描达到Ymax(表Ⅰ中的状况(条件)10),在引脚89和91上就将有告诉本系统开始对数据进行复制和重写的信号。当扫描达到存储器中的地址13时,本系统需要对整个L行进行复制,这是因为在区域的“X”边界之间的L将被重写到地址12(图2D)中,包括如图2B中所示的卷动区域中的最低的一行。现在继续对图5和下卷操作进行研究,当水平扫描向前进一步达到位置Ymax+Ysc时(表Ⅰ中的状况(条件)11)就不要求有什么新的操作,从而在下卷操作期间就不必再采用这个边界了。
因为本系统在向下卷动期间是做卷绕式处理的,本系统必需不断用Yoffset和Ylimit来检验扫描位置,以便决定所需采用的刷新地址和卷动地址,使显示装置能描绘一种可能与它在存储器中形式不相同的图象。在图5中的电路的下半部分是在控制芯片中采用的,它用来执行检验任务和产生地址。
表Ⅱ提供了寄存器105中(REG)的值、Ysc和Ylimit的数值之间的关系,这些值的关系是图5中下半部分电路必须适于提供刷新地址Ar和卷动地址As。刷新地址是存储器中的地址,从该地址读出数据以刷新显示屏幕的显示。卷动地址也是存储器中的地址,在卷动周期或更新周期期间,数据或填充信息就传送到该地址上。
表Ⅱ
锁存器    状况
131    (条件)
N    1    如果REG<Ylimit,则Ar=REG
P    2    如果REG≥Ylimit,则Ar=REG-Ylimit
锁存器    锁存器    状况
135    137    (条件)
P    N    3    如果REG-Ysc≥0和≤Ylimit,
则As=REG-Ysc+Ylimit
N    N    4    如果REG-Ysc<0,则As=REG
-Ysc+Ylimit
P    P    5    如果REG-Ysc≥Ylimit,
则As=REG-Ysc-Ylimit
当本系统开始一次垂直扫描时,Yoffset的值从CPU线101经过MUX107,经过加/减装置109传送到寄存器105。在每一次水平扫描期间,“1”的值从CPU经过线113,经过MUX115,传送到加/减装置109。在加/减装置109中,地址寄存器105的值REG加到“1”的值上,从而使该寄存器的REG值随着每一次水平扫描而不断增加。
在图5中电路的下部决定刷新地址Ar。在电路运行的过程中 有二个检验周期。每次水平扫描期间都发生这样两次检验。在第一检验周期中,当垂直扫描开始时,Yoffset的值进入寄存器105。在Yoffset的值装入寄存器105时,该值还穿过MUX127进入减法器129。在减法器129中,从Yoffset的值中减去从线132来的值Ysc并把符号信号传送到“REG-Ysc”锁存器135中。符号信号是用来决定卷动地址As的。这样一种操作形成了第一种检验周期。
在第二检验周期中,由加减装置109从Ylimit的值中减去在第一次垂直扫描开始时传送的Yoffset。符号值从加/减装置109传送到“REG-Ylimit”锁存器131。如果符号是负的,则来自寄存器105的值的信号在它在线123上传送时穿过MUX121,这些代表刷新地址Ar的信号出现在线117上。也是在第二检验周期中,值(REG-Ylimit)经过MUX127传送到减法器129上。在减法器中,从值(REG-Ylimit)中减去值Ysc,符号信号被传送到和贮存在“REG-Ylimit+Ysc”锁存器137中。
逻辑电路138响应贮存在锁存器135和137中的符号信号,在线137和140上提供信号。如果我们检查一下表Ⅱ,我们会发现,如果锁存器131是负的,则值REG是刷新地址As,如果锁存器131是正的(或者具有零值,零值被看作为正值),则来自加/减装置109的值是刷新地址。再者,如果锁存器135是正的(或零)而锁存器137是负的,则卷动地址Ar将是值(状况(条件)3)REG-Ysc。如果锁存器135和锁存器137都是负的(状况(条件)4),则卷动地址As将是REG-Ysc+Ylimit。如果锁存器135和锁存器137都是正的(状况(条件)5),则卷动地址As将是REG-Ysc-Ylimit。
表Ⅲ表示由逻辑电路138响应锁存器135和137中的符号信号产生的信号。
表Ⅲ
状况(条件)    MUX127    加/减装置109
中流过的线上的信号
3    106    减
4    110    加
5    110    减
在一最佳实施例中,加/减装置109和减法器129类似于得克萨斯仪器公司制造的74181。然而,这两种算术运算器件都是集成电路芯片。逻辑电路138包括多个执行表Ⅱ和表Ⅲ功能的门,它们能呈现不同的结构。
让我们结合图5中的较低部分的电路的运行来看一下图2B。在图2B中,Yoffset是“0”。当垂直扫描开始时,“0”的值写入到寄存器105中,与此同时在减法器129中,从Ysc(Ysc=1)中减去值“0”。从而一个负的信号传送到锁存器135上。在第二次检验中,值“0”是由线106上的计时信号从寄存器105经过MUX107携带到加/减装置109。与此同时,Ylimit的值被携带到加/减装置109。图2B中Ylimit的值是15。在加/减装置109中,从“0”中减去值15,并将所得的负值沿着线111传送锁存器131上并贮存在其中。如果我们再检查一下表Ⅱ,我们发现:锁存器131中的负信号触发MUX121使来自寄存器105的值信号能够通过。此刻寄存器105中的值REG是“0”,因此“0”成为刷新地址Ar。如果我们检查一下图2B和2A,我们发现:显示屏幕上零位置中的W是来自存储器中的“0”地址。
在第二次检验中,值-15穿过MUX127到达减法器129。在减法器129中,减去Ysc的值1以便使来自减法器129中的值-16向锁存器137提供一负的信号。因此有两个负的信号提供给了逻辑电路 138。如果我们再看表Ⅱ,我们发现:两个负信号形成了状况(条件)4,这状况(条件)使加/减装置109作加法运算并使MUX127通过来自加/减装置109的运算结果。从而,寄存器105的值REG等于“0”,该值加到Ylimit的值15上。表示15的值的信号经过MUX127传送到减法器129上,在减法器129中,从15中减去值1(Ysc)以便在线119上提供等于14的信号。故卷动地址As等于14。如果我们检查一下图2D,我们发现:W已被重写到地址14中。
研究一下存储器是以图2D的形式排列的第二次垂直扫描的情况。正如上面所描述的,最初的值14(Yoffset)装入到寄存器105中。与此同时,值14传送到减法器129上,再从中减去值1(Ysc),留下的差为+13。此信号传送到锁存器135上并将其贮存在那里。在第二次检验期间,从Ylimit中减去来自寄存器105的值14,值-1是从加/减装置109传送过来的差信号。将这种负的信号传送给锁存器131,而将值-1传送给减法器129。在减法器129中,从-1中减去值1(Ysc),这就产生了值-2。因此,一负值信号传送给锁存器137。如果我们检查一下表Ⅱ,我们发现:锁存器131中的负值将使寄存器105中的值REG通到线117。因此刷新地址Ar是14。从表Ⅱ中我们还发现:如果锁存器135是正的,锁存器137是负的,我们就有了状况(条件)3。如果我们转到表Ⅱ,我们发现:在状况(条件)3中,加/减装置109减去线106上的信号,MUX127则让这种信号通到线106。因为线106上的信号将通过MUX127,加/减装置109作哪些操作就无关紧要了。线106上的信号表示来自寄存器105的值REG=14,此值14被传送到减法器129上。在减法器129中从值14中减去Ysc=1,留下值13。表示13的信号作为卷动地址As在119上传送。如果我们检查一下图2F,该图是锁存器在第二次垂直扫描 期间的存储器的排列形式,我们发现:W已被重写到地址13中。我们还发现:在图2C中屏幕的零位置已根据存储器中的地址14进行了刷新。14是线117上的值。
我们已根据表Ⅱ阐述了状况(条件)1、3和4。至于说到状况(条件)2,让我们设想存储器的扫描已进行到图2D中的地址16。记住我们已向前推进了两次水平扫描,因此寄存器105的读数是16。在第一次检验期间,值16将通过MUX107到达加/减装置109,从加/减装置109再经过MUX127到达减法器129。在减法器129中,使值16减少1以便对锁存器135提供一个正号。在第二次检验期间,把Ylimit传送到加/减装置上,并在该装置中从16中减去15以便从中得到+1。将正号传送到锁存器131。如果我们检查一下表Ⅱ,我们发现:锁存器131中的正的信号为状态(条件)2,本系统提供一个来自加/减装置109的输出REG-Ylimit。在目前考虑的这个实例中,输出信号是+1,故在图2D中刷新地址Ar是1。记住到了地址16处我们已从Yoffset开始作了两次扫描,故而我们正在寻求一个如图2C中所显示的起始于Yoffset的第二次水平扫描的刷新地址。Ys就出现在上述第二位置处。Ys是根据图2D中的存储器地址1进行刷新的,它就是在我们所提供的例子中的线117上的刷新地址。
在第二次检验过程中,把上面所描述的,来自加/减装置109的+1传送到减法器129中。从1中减去Ysc的值1,这样一个值“0”或一个正信号传送到锁存器137上。如果我们检查一下表Ⅱ,我们将发现:锁存器135和137中的正信号是状况(条件)5,这种状况(条件)使得加/减装置109作减法运算并使MUX127允许来自加/减装置109的输出通过。在这种状况(条件)下,当从寄存器105中减去Ylimit时,就由加/减装置109提供一个+1。把该+1传送到减法器129中,在减法器129中,减去Ysc的值1以便在线119上给出 一个值“0”。这样卷动地址As为“0”。如果我们检查一下图2F,该图表示存储器在第二次垂直扫描期间是如何安排的,我们发现:Y按照线119上的卷动地址“0”重写到存储器中的地址0处。
现在来看图6,图6描述了数据通道芯片上的电路图,该芯片是在刷新循环期间使信号从存储器沿规定路线传送到电视屏幕上和使信号从存储器有选择地返回到存储器中。信号从位映象存储器接口151输出到输入FIFO153中,接着再输入到移位寄存器41中。信号从移位寄存器41中移出以便由显示装置155加以显示。显示装置155不在数据通道芯片上但是却在图6中画出目的是描述它的作用。除了传送到寄存器41以处,来自存储器的信号由线157传送到桶形寄存器159上。如果本系统不是处于水平卷动方式中,则信号经过桶形移信器159时不被移位。离开桶形移位器159中的信号被传送到两个输出FIFO161和163中。为响应计时信号t1和t2,信号以交替的方式被接收到FIFO161和163中。该信号从输出FIFO161和163传送到MUX165。MUX165的第三个输入信道是来自RAM150。当需要填充信息时,RAM150提供填充信息信号。填充信息信号是响应线152上的控制信号而提供的,该控制信号来自指令总线55。MUX165受到线116上的控制信号的控制,这种控制信号也来自指令总线55。每当从存储器中读出信号时,它们都被装入到输出FIFO中。然而,只有在系统是按新的地址把上述信号写到存储器中去时,则信号才从存储器中读出。如果在一个更新期间有新的信息要加入的话,新的信息就通过信道154传送到RAM150上。因此,数据通道芯片所起的作用就是控制进入存储器中的数据流,但是控制芯片也提供地址信息和涉及到把信息信号重写到存储器中的指令。
本发明的系统提供了一种用于卷动、卷绕式处理和清除操作的独特的技术和为执行这些操作的一种独特的硬件排列方式。

Claims (17)

1、一种显示电视显示装置的卷动区域中的第一组象素信息和显示在电视显示装置中的卷动区域之外和与其相邻的第二组象素信息的电路装置,所述电路装置含有具有多个排列成行和列的阵列信息贮存单元的位映象存储器,这种存储器包括:第一组用于贮存第一组先于以向上卷动模式显示的象素信息的贮存单元,该贮存单元是以行和列的阵列形式排列的;第二组用于贮存第二组先于以该向上卷动模式显示的象素信息的贮存单元,该贮存单元是多个不包括在第一组中的贮存单元,该贮存单元是多个不包括在第一组中的贮存单元以行和列的形式进行排列的;所述电路装置还包括一个把用于顺序寻址的地址信号和控制信号传送至该位映象存储器的控制装置;其特征在于:
一个在第一和第二控制终端上接收来自该控制装置的控制信号和把象素信息信号传送至该位映象存储器及接收来自该位映象存储器的象素信息信号的数据通道电路;
一个接收来自该数据通道电路的象素信息信号和把该象素信息信号传送至电视显示装置的移位寄存器;
根据该位映象存储器的该储存单元的地址,从该位映象存储器象素信息被输出到电视显示装置,该控制装置能把第一和第二控制信号输出至该数据通道电路的该第一控制终端,把第三和第四控制信号输出至该数据通道电路的该第二控制终端,该控制装置的该第一控制信号输出控制该数据通道电路从而把来自该位映象存储器的该象素信息输出复制至一个结合在该数据通道电路中的第一贮存装置,该控制装置的该第二控制信号输出控制该数据通道电路从而把一个来自结合在数据通道电路中的象素信息复制至该第一贮存装置,该控制装置的该第三控制信号输出控制该数据通道电路从而把已复制的信息写入该位映象存储器,和该控制装置的该第四控制信号输出控制该数据通道电路不把已复制的信息写入该位映象存储器,从而在连续的第一和第二垂直扫描期间显示在该电视显示装置的卷动区域中的该象素信息的向上卷动,该控制装置输出引起该数据通道电路复制在该一垂直扫描期间从该位映象存储器读出的那种象素信息的第一和第三控制信号,该第一垂直扫描在第二垂直扫描中向上卷动且在该第二垂直扫描进入位映象存储器地址之前写这种已复制象素信息,该位映象存储器地址不同于在该第一垂直扫描前存储已复制象素信息的地址,从而在连续的第一和第二垂直扫描期间影响显示在该电视显示装置的该卷动区域中的该象素信息的向下卷动,该控制装置输出引起该数据通道电路复制在该第一垂直扫描期间从该位映象存储器读出的该象素信息的第一和第三控制信号,该第一垂直扫描在该第二垂直扫描中未变化且该第二垂直扫描进入位映象存储器地址前写这种已复制的象素信息,该位映象存储器址不同于在该第一垂直扫描前存储已复制的象素信息的地址。
2、据权利要求1所述的电路装置,其特征在于,为了引起向上的卷动,该控制装置把地址信号输出至该位映象存储器,该位映象存储器能使输出到电视显示装置上的和由该数据通道电路从除了该顶行外的该第一组贮存单元的每行复制来的象素信息分别重新写入到该第一组贮存单元的下一个较高的行中去。
3、据权利要求1所述的电路装置,其特征在于,为了引起向下的卷动,该控制装置把地址输出至该位映象存储器,该位映象存储器能使输出到电视显示装置上的和由该数据通道电路从除了该顶行外的该第二组贮存单元的每行复制来的象素信息分别重新写入到该位映象存储器的该下一个较高的行中去。
4、据权利要求1所述的电路装置,其特征在于,为了引起向下的卷动,该控制信号把地址信号输出至该位映象存储器,该位映象存储器能使由该数据通道电路产生且被写入该位映象存储器的象素信息重新写入该第一组贮存单元的底行中去。
5、据权利要求2所述的电路装置,其特征在于,为了引起向下的卷动,该控制装置把地址信号输出该至该位映象存储器,该位映象存储器能使由该数据通道电路产生的且被写入该位映象存储器的象素信息写入该第二组的这些贮存单元,该单元直接位于该第一组贮存单元上行的贮存单元之上。
6、据权利要求2所述的电路装置,其特征在于,该位映象存储器具有一个与其相关的接口且该数据通道电路包括:
一个连接在电路上的、用来接收来自位映象存储器接口的象素信息和把象素信息信号输出到移位寄存器上的输入寄存器,
一个连接在电路上的、用来接收来自输入寄存器的象素信息信号的桶形移位器,
一个包括连接在电路上的、用来交替式地接收来自桶形移位器的移位了的象素信息的第一和第二输出寄存器的第一贮存装置,
一个包括能够根据由该控制装置输出的第一或第二控制信号来对象素信息进行输出的随机存取存储器的第二贮存装置,
一个连接在电路上的、用来接收来自第一和第二输出寄存器的象素信息和来自随机存取存储器的象素信息和把信号输出到位映象存储器接口上的多路传输器,该多路传输器能够根据由该控制装置输出的第三或第四信号把来自该输出寄存器或来自该随机存取存储器的象素信息信号输出到该位映象存储器接口上。
7、据权利要求1所述的电路装置,其特征在于,该控制装置能够在刷新循环中把刷新地址信号输出到位映象存储器上,位映象存储器则对此作出响应把表示贮存在其中的象素信息的信号输出到显示装置上。
8、据权利要求1所述的电路装置,其特征在于,该电视显示装置能够在水平扫描期间产生沿着象素行移动的电子束,象素的每一行在一次垂直扫描期间都被扫描,控制装置能够控制数据通道电路以便在一次垂直扫描期间对多个贮存单元进行重写。
9、据权利要求1所述的电路装置,其特征在于,有一计时电路与该控制装置、该数据通道电路、该位映象存储器和该移位寄存器相连接。
10、据权利要求9所述的电路装置,其特征在于,该电视显示装置能够在水平扫描期间产生沿着象素行移动的电子束,计时电路能够输出把每一次水平扫描划分成多个与交替出现的刷新和循环周期相对应的时间周期的时钟信号,控制装置能够输出控制信号以使位映象存储器输出代表在每一次刷新循环中被贮存的信息信号,数据通道电路输入代表在每一次卷动周期中所要写入的信息的信号。
11、据权利要求3所述的电路装置,其特征在于,该位映象存储器具有未在其中存贮象信息的空余的贮存单元行。
12、据权利要求11所述的电路装置,其特征在于,为了引起向下的卷动,该控制装置还能够把地址信号输出到位映象存储器上以便使输出到电视显示装置上和由数据通道电路从位映象存储器第二组贮存单元的顶行复制来的象素信息重新写入该第二组贮存单元的最低行中。
13、据权利要求11所述的电路装置,其特征在于,控制装置含有:
一个多路传输器,输出到其中的三个信号分别对应于位映象存储器中第一组贮存单元中的第一行的数目,位于第一组贮存单元中最后一行之后的下一行的数目及值一;
一个加/减装置,具有一个连接接收该加/减装置的输出并把该寄存器内容输出至该加/减装置的一个第二终端的第一终端;
代表电视显示装置的屏幕上电子射线束的垂直位置的寄存器内容;
多路传输器,加/减装置和寄存器进一步连接在用于接收和响应计时信号的计时电路上以便在由显示装置上的电子束执行的每一垂直扫描期间通过加/减装置将值一加到寄到寄存器的内容中。
14、据权利要求13所述的电路装置,其特征在于,控制装置进一步包括:
一个计数器,它以象素由显示装置上的电子射线来进行水平扫描的速度进行计数,贮存在计数器中的值代表屏幕上的电子射线束的水平位置;
一个比较器,将其连接为可接收计数器的输出并具有贮存在其中的第一组贮存单元的第一列和最后列的数目,比较器能够输出一个信号以指示与含有第一组的贮存单元的一列相对应的电子射线束的位置。
15、据权利要求14所述的电路装置,其特征在于,该控制装置进一步包括一个能根据来自一个中央处理单元(CPU)的控制信号及由被读出的该位映象存储器的行和列指出的电子束位置输出该控制电路第一至在第四控制信号的逻辑电路。
16、据权利要求15所述的电路装置,其特征在于,该控制装置进一步包括:
信号发生器,它产生与行数相对应的信号,在卷动期间,卷动显示根据该行数进行移动;
减法电路,将其连接为可从加/减装置中减去卷动递增的值。
17、据权利要求8所述的电路装置,其特征在于,该控制电路包括一能够贮存刷新地址的寄存器,这种刷新地址指出在位映象存储器中贮存的象素信息将以刷新信号的形式输出到电视显示装置上的位置,控制装置还包括一能够形成卷动地址的减法器,这种卷动地址指出信息将被写入到位映象存储器中的位置。
CN86105738A 1985-11-26 1986-07-16 视频显示控制电路装置 Expired CN1010351B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/802,226 US4769637A (en) 1985-11-26 1985-11-26 Video display control circuit arrangement
US802,226 1985-11-26
US802.226 1985-11-26

Publications (2)

Publication Number Publication Date
CN86105738A CN86105738A (zh) 1987-06-03
CN1010351B true CN1010351B (zh) 1990-11-07

Family

ID=25183142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN86105738A Expired CN1010351B (zh) 1985-11-26 1986-07-16 视频显示控制电路装置

Country Status (14)

Country Link
US (1) US4769637A (zh)
EP (1) EP0225197B1 (zh)
JP (1) JPS62127888A (zh)
KR (1) KR900001126B1 (zh)
CN (1) CN1010351B (zh)
AU (1) AU582451B2 (zh)
BR (1) BR8604057A (zh)
CA (1) CA1255404A (zh)
DE (1) DE3685200D1 (zh)
DK (1) DK311286A (zh)
FI (1) FI89639C (zh)
GR (1) GR861883B (zh)
MX (1) MX163292A (zh)
ZA (1) ZA864618B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170468A (en) * 1987-08-18 1992-12-08 Hewlett-Packard Company Graphics system with shadow ram update to the color map
US4977520A (en) * 1988-02-03 1990-12-11 Ibm Corp. Method to facilitate a reply to electronic meeting invitation in an interactive multi-terminal system employing electronic calendars
JPH06101039B2 (ja) * 1988-05-11 1994-12-12 富士通株式会社 ウインドウ画像データの読出処理方式
JPH05500424A (ja) * 1989-06-30 1993-01-28 ポケット コンピューター コーポレイション 低電力コンピュータのためのビデオ画像コントローラ
US5151997A (en) * 1989-08-10 1992-09-29 Apple Computer, Inc. Computer with adaptable video circuitry
US5412765A (en) * 1992-12-21 1995-05-02 General Electric Company Method for vector field visualization using time varying texture maps
US5920302A (en) * 1993-09-16 1999-07-06 Namco Ltd. Display scrolling circuit
KR100335474B1 (ko) * 1993-10-29 2002-09-26 삼성세미콘덕터, 인코포레이티드 윈도우잉동작용으로설계된프레임버퍼시스템
WO1995012191A1 (en) * 1993-10-29 1995-05-04 Sun Microsystems, Inc. Method for increasing the rate of scrolling in a frame buffer
JP3936141B2 (ja) * 2000-01-12 2007-06-27 東芝マイクロエレクトロニクス株式会社 Ram内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置
US9799277B1 (en) * 2014-02-06 2017-10-24 Amazon Technologies, Inc. Driving of pixels in electrowetting displays

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58460B2 (ja) * 1974-07-19 1983-01-06 エヌオーケー株式会社 カ−ボネ−トケツゴウオ ユウスル ジユウゴウタイノ セイゾウホウ
JPS5390820A (en) * 1977-01-21 1978-08-10 Toshiba Corp Roll-up system for display unit
US4412294A (en) * 1981-02-23 1983-10-25 Texas Instruments Incorporated Display system with multiple scrolling regions
DE3272407D1 (en) * 1981-02-23 1986-09-11 Texas Instruments Inc Display system with multiple scrolling regions
US4437093A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Apparatus and method for scrolling text and graphic data in selected portions of a graphic display
JPS5938791A (ja) * 1982-08-30 1984-03-02 株式会社東芝 画像表示装置
JPS59159196A (ja) * 1983-02-24 1984-09-08 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン グラフイツク・デイスプレイ・システム
DE3381300D1 (de) * 1983-03-31 1990-04-12 Ibm Abbildungsraumverwaltung und wiedergabe in einem bestimmten teil des bildschirms eines virtuellen mehrfunktionsterminals.
US4642794A (en) * 1983-09-27 1987-02-10 Motorola Computer Systems, Inc. Video update FIFO buffer
DE3373233D1 (en) * 1983-09-28 1987-10-01 Ibm Data display apparatus with character refresh buffer and bow buffers
US4611202A (en) * 1983-10-18 1986-09-09 Digital Equipment Corporation Split screen smooth scrolling arrangement

Also Published As

Publication number Publication date
GR861883B (en) 1986-11-07
EP0225197B1 (en) 1992-05-06
ZA864618B (en) 1987-02-25
FI862792A (fi) 1987-05-27
AU5882986A (en) 1987-05-28
AU582451B2 (en) 1989-03-23
JPH0535879B2 (zh) 1993-05-27
FI89639B (fi) 1993-07-15
BR8604057A (pt) 1987-11-17
JPS62127888A (ja) 1987-06-10
KR900001126B1 (ko) 1990-02-27
EP0225197A2 (en) 1987-06-10
FI89639C (fi) 1993-10-25
CN86105738A (zh) 1987-06-03
EP0225197A3 (en) 1989-11-08
DK311286A (da) 1987-05-27
DK311286D0 (da) 1986-06-30
KR870005296A (ko) 1987-06-08
FI862792A0 (fi) 1986-07-01
MX163292A (es) 1992-04-10
DE3685200D1 (de) 1992-06-11
CA1255404A (en) 1989-06-06
US4769637A (en) 1988-09-06

Similar Documents

Publication Publication Date Title
US4546451A (en) Raster graphics display refresh memory architecture offering rapid access speed
US4074254A (en) Xy addressable and updateable compressed video refresh buffer for digital tv display
US4773026A (en) Picture display memory system
EP0737956B1 (en) Frame memory device for graphics
CN1008486B (zh) 图象处理系统
JPS59500024A (ja) コンピユ−タが作るラスタ・グラフイツク・システムの表示を制御する方法および装置
GB2038596A (en) Raster display apparatus
US5371519A (en) Split sort image processing apparatus and method
CN1010351B (zh) 视频显示控制电路装置
JPS6049391A (ja) ラスタ走査表示システム
US4935730A (en) Display apparatus
GB2056228A (en) Cathode-ray tube display device
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
GB2269081A (en) Image processing apparatus
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
GB1566399A (en) Television picture wiping
US4614941A (en) Raster-scan/calligraphic combined display system for high speed processing of flight simulation data
KR0125276B1 (ko) 영상 윤곽 검출장치
GB2180128A (en) Window graphics system
EP0551251B1 (en) Method and apparatus for clearing a region of a z-buffer
JPH0361199B2 (zh)
US6642937B2 (en) Screen display system
JP2512788B2 (ja) 画面表示制御装置
JPH0758425B2 (ja) 画像処理装置
JPS6242280A (ja) グラフイツクデイスプレイ装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee