JPS59500024A - コンピユ−タが作るラスタ・グラフイツク・システムの表示を制御する方法および装置 - Google Patents

コンピユ−タが作るラスタ・グラフイツク・システムの表示を制御する方法および装置

Info

Publication number
JPS59500024A
JPS59500024A JP83500566A JP50056683A JPS59500024A JP S59500024 A JPS59500024 A JP S59500024A JP 83500566 A JP83500566 A JP 83500566A JP 50056683 A JP50056683 A JP 50056683A JP S59500024 A JPS59500024 A JP S59500024A
Authority
JP
Japan
Prior art keywords
color
pixel
address
memory
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP83500566A
Other languages
English (en)
Other versions
JPH0222957B2 (ja
Inventor
スタツグス・ケビン・ピイ
クラ−ク・チヤ−ルス・ジエイ・ジユニア
Original Assignee
ハネウエル・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インコ−ポレ−テツド filed Critical ハネウエル・インコ−ポレ−テツド
Publication of JPS59500024A publication Critical patent/JPS59500024A/ja
Publication of JPH0222957B2 publication Critical patent/JPH0222957B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 コンピュータが作るラスタ・グラフィック−システムの表示全制御する方法およ び装置発明の背景 1 発明の分野 本発明はコンピュータが発生するラスタ拳グラフィックに関し、更に詳しくは、 二種の表示、即ち文字数字表示、グラフィック表示の間で、いずれが陰極線管の ラスタの各画像要素についてその強度と包金制御するか全決定する方法および装 置に関するも文字数字ラスタ走査陰極線管表示はコンピュータ使用者とそのハー ドウェアおよびソフトウェアとの間に主要な対話路を形成するものでるる。コン ピュータが発生したラスタ命グラフィックの基本的表示装置は陰極線モニタで、 これは標準テレビジョン受信機に密接に関係している。ラスタ・グラフィックの 全能力を引出すためには、この種の表示には補助装置が必要で6D、この装置に は大規模なランダム−アクセス・メモリとデジタル計算能力が備えられている。
近年における大規模集積回路の開発によって、デジタル・メモリの価額は大幅に 下り1マイクロコンピユータの出現によって表示装置の制御能力全余力を持って 買うことができるようになった。その結果、ラスタ・グラフィックの発展には著 しいものが見られた。この種の表示装置では、通常、陰極線管における方形画像 要素アレイにおける各ピクセルには特有のアドレスが与えられ、このアドレスは プレイ中の各ピクセルのX、Y座標から成っている。
表示を制御するための情報はピクセルに与えられたアドレスに対応するランダム −アクセス・メモリ(RAM ) 内の記憶箇所に記憶される。RAMに記憶さ れたピクセル制御データ源は、表示のタイプを決定するための必要な情報をアド レス可能な記憶箇所に書き込むことができるグラフィック制御器に設けたマイク ロコンピュータでるることが通例でるる。
これは多くの場合、プレイ内の各ピクセルの強度と色を制御するのに必要な2進 色制御信号全記憶するカラー・ルックアップ・メモリのアドレスでろる。
ラスタ走査の水平、垂直掃引はピクセルのアドレスを作るためにデジタル化され 、制御器がろらかしめ表示決定情報、即ち走査時にアドレスされたピクセルの色 2強度情報を書き込んでるるメモリに与えられる。この情報はカラー〇ルックア ップφメモリ内の一つのアドレスでるることができる。データはカラー・ルック アップ会メモリ内のアドレスされた場所から読み出されて、必要な色制御信号と なる。色信号はアナログ信号に変換されて、陰極線管の3色電子銃に加えられ、 走査全党けている各ピクセルの強度と色を制御する。
ラスタ拳グラフィック・システムによって作ることが可能な表示には基本的に2 つの種類がめる。その1つは文字数字形表示で、こ\では文字数字記号が一様な 大きさのセルを使って表示される。他の1つはグラフィック形の表示で、そこで は各ピクセルの強度と色が特有な形で決定され、例えば線を引いたり、幾何学模 様を描くのに使用される。
プレイ内の各ピクセルに対Qて、文字数字タイプ(またはモード)表示とグラフ ィツク中タイプ(またはモード)表示の両者がラスタ・グラフィック・システム のRAMに記憶されることがしばしばるる。
これ全フレイム帝メモリと称することがろる。本発明以前には、優先タイプ(ま たはモード)表示、即ちラスタの各ピクセルの色と強度がピクセル毎に制御され 、2またはそれ以上の表示情報が1またはそれ以上のピクセルに対してフレイム ・メモリに書き込まれる方法は皆無でるる。
発明の要約 本発明は人が目視することができ、かつカラー陰極線管のピクセル・プレイをラ スタ走査することによって作り出される表示を制御する方法および装置を提供す るものでるる。各ピクセルにはアドレスがつけられる。また、アドレス可能なメ モリが設けられ、そこでは画像要素に対応するアドレス可能な各々の記憶箇所に おいて、文字数字カラー信号、グラフィック・カラー信号、優先信号全記憶する 箇所のアドレスがカラー・ルックアップ・メモリに記憶される。カラー・ルック アップ・メモリのアドレス可能な記憶箇所にはピクセルの色と強度を示す2進色 制御信号が記憶される。陰極線管のラスタ走査ロジックの水平および垂直掃引信 号はデジタル化されてピクセルのアドレスを作る。これらのアドレスは前記メモ リに与えられる。陰極線管のラスタ走査に同期してメモリカ・ら読み出しを受け るデータはラスタ走査アレイの各ピクセルに対するグラフィック−カラー・アド レス、文字数字カラー・アドレスおよび優先信号を包んでいる。優先性を有する カラー・ルックアップ・アドレスは優先信号が与えられるカラー・ルックアップ ・アドレス選択器によって決定され、選択されたカラー・アドレスは選択器から カラーI+ルックアップーメモリに与えられる。アドレスされたカラー・ルック アップ・メモリの記憶箇所に記憶された色制御信号は読み出されて、2進色制御 信号をアナログ信号に変換するデジタル−アナログ変換器に与えられる。各所定 ′の色に対するアナログ色制御信号は陰極線に加えられて、走査されるラスタの 各ピクセルに関する色と強度全制御する。
したがって、本発明の目的は、コンピュータが作るラスタ走査カラー陰極線管に よって表示される画像を制御する改良された方法および装置を提供することにあ る。
また、本発明の他の目的は文字図形9文字数字の二種の表示のいずれがラスタ争 グラフィック・システムによって表示されるか全制御する方法および装置全提供 することにるる。
更にまた、本発明の他の目的は二種の表示のいずれがランダム−アクセス・メモ リの走査されるピクセルに関する記憶箇所に記憶される優先制御信号を用いて、 与えられたピクセルの色と強度全制御するかを決める方法および装置を提供する ことにろる。
図面の簡単な説明 木兄8Aはその精神と、こ\に開示する新規な概念に反することなくその修正、 変形が可能であるが、こ\に添附の図面を参照して述べる好適夾施例の説明によ って本発明の他の目的、利点を容易に理解することができるだろう。図中、 第1図は本発明によるコンピュータが発生するラスタ走査カラー陰極線管を制御 するための装置のブロック図でおる。
第、2図はどのカラー・ルックアップ・アドレスがカラー・ルックアップ・メモ リに与えられるか全選択するためのメモリおよび装置の詳細なブロック図でるる 。
第3図はカラー・ルックアップ・アドレス選択器の機能を示す論理式でろる。
第4図は、ライン・セグメントの各ピクセルに関する文字数字情報と優先情報金 含むピクセル・アドレス記憶箇所に記憶された情報のフォーマットである。
第5図は文字図形メモリに記憶されたラインセグメントのピクセルに対するグラ フィック情報のフォーマットでるる。
第6図は優先信号間の関係と、与えられたピクセルの表示にロタってどちらの表 示モードが優先するかを示す真理値表を含む本発明によるカラー・ルックアップ ・アドレス選択器の概要図である。
第7図はカラー・ルックアップ・メモリの好適例に関するメモリ・マツプでるる 。
第8図はグラフィック表示に対して文字数字表示が優先している場合のセル。
第9図は文字数字バックグランド表示に対してグラフインク表示が優先している 場合のセル。
第10図はグラフィック表示が、バックグランドとフォーグランドに於て共に文 字数字表示に優先する場合のセル。
第11図は各カラー拳ルックアップ・メモリ記憶箇所に記憶された色信号のフォ ーマット。
第12図はデジタル色制御信号と表示色強度の関係を示す真理値表である。
発明の詳細な説明 第1図にはコンピュータ発生式またはコンピュータ制御式のラスタ・グラフィッ ク・システムによって表示される画像全制御する装置が示されている。
グラフィック・コントローラ10はランダム−アクセス文字数字メモリ12.グ ラフィック・メモリ14およびカラー・ルックアップ・メモリ16に対して従来 型の色陰極線管(図示しない)の各画像要素即ちピクセルの強度並びに色を制御 するために用いる2進デジタル情報金書き込む能力を有している。従来型の陰極 線管装置のラスタ走査ロジック18は陰極線管モニタのラスタ走査用水平および 垂直掃引信号をデジタル化するための従来型のデジタル回路を含んでおり、陰極 線管上の各ピクセルに対しては、番号才たはアドレスが与えられている。標準陰 極線管の一つの水平ラインと480本の垂直ライン中にある640のピクセルの 各々を固有に特定化するためには、ラスタは10ビツトからなるX成分と9ビツ ト(7) y 成分を持つ19ビツトのアドレスを必要とする。Xアドレスはは ソ方形のラスタ内におけるピクセルの縦軸に対応し、Xアドレスは横軸に対応す る。第1図においては、文字数字メモリ12.グラフィック・メモリ14.カラ ー・ルックアップ・メモリ16は別々のものとして示されているが、一つの従来 型のランダム−アクセス・メモリ内に一緒に設けてもよい。ピクセル・クロック 2oはラスタ内のピクセルが走査される毎にクロック・パルスを発生する。ピク セル・クロック2oの出力はメモリ12.14.16からデータを読み出すのに 用いられると共に、後述の本発明の制御回路によっても使用される。
メモリの大きさを最小にするためと、遅いメモリの使用を可能にするために、文 字数字型の表示装置およびグラフィック・メモIJ iの表示装置のためのカラ ー・ルックアンプ会アドレスは1本の水平ライン中にるる8個の隣接ピクセル群 または集合から読み出される。この1本の水平ライン中の8個の隣接ピクセルが 1つの水平ライン・セグメント’を定めている。好適な実施例においては、文字 数字カラー・ルックアップ・アドレス布優先信号Prl 、 Pro f有し、 これによって文字数字表示装置とグラフィック表示装置とのいずれが与えられた ピクセルの色。
強度を制御するかを決定する。したがって、好適実施例においては、lラインセ グメント中の8ビクセルの一つ、通常、陰極線管モニタの電子銃を発する電子ビ ームによって走査される最初のピクセルに対応するアドレスで、文字数字メモリ 12の各アドレス可能なメモリ位置に各8ビツトの2バイトが記憶される。文字 数字メモリ12から読み出される2バイトは、好適実施例においては、ラッチ2 4とシフト−レジスタ26から成る文字数字バッファ回路22に記憶される。こ の場合、2バイトのうちの1バイトはバッファ回路22のラッチ24に、他の1 バイトはシフト・レジスタ26に記憶される。また、グラフィック・メモリ14 は、ラスタの各ラインセグメント上の8ピクセルの一つに対応する各アドレス可 能な記憶箇所に5つの8ビツト・バイト全記憶する。グラフィック・メモリ14 〃1ら読出される5バイトrri5個の77ト・レジスタ30−1乃至 30− 5力)ら成るグラフィック・バッンア回路28に記憶される。この場合、各シフ ト・レジスタ30−1 乃至30−5 には各1バイトが与えられる。ピクセル ・クロック20からの1パルス毎に、ラッチ24とシフト・レジスタ26から送 られる文字数学年アドレスの7ビツトと、後に詳述するラッチ26に記憶されて いる2つの優先ビットPro 、 Prl とがカラー・ルックアップ・アドレ ス選択器32に送られる。
これと同時に、グラフィック・カラー−アドレスの5ピントもカラー・ルックア ップ・アドレス32に送られる。そして各ピクセル・クロック・パルス毎に、シ フト・レジスタ30−1 乃至 3o−5の各々から1ビツトずつシフトされる 。2つの優先ビットPro + Prl Q値にもとづいて、カラーφルックア ップ・アドレス選択器32はカラー・ルックアップ・メモリ16に対して文字数 字色アドレスの7ビツトカ、またはグラフィック−カラー−アドレスの5ビット 會与える。カラー拳ルックアップ拳メモリ16では、文字数字バッファ回路22 とグラフィック・バッファ回路28によって与えられるカラー・アドレスに対、 応するアドレス記憶箇所に、走査゛されるアレイの各ピクセルの色と強度全決定 するカラー陰極′線管のカラー電子銃から出る電子ビームの強度制御に使用する カラー制御信号が記憶される。一つの8ビツト・バイトは、カラー・ルックアッ プ・メモリ16内の与えられたカラm−アドレスに対応する記憶箇所に記憶され る。走査されている複数のピクセルのアレイまたはラスタの各ピクセルの走査に 同期して、カラー制御信号の8ビツト・バイトはカラー・ルックアップ・メモリ 16から読み出されてデジタル−アナログ・コンバータS4に与えられる。この コンバータは8個の2進信号のうちの6個を陰極線管の赤・緑・青の各色電子ビ ームの強度制御に用いるアナログ信号に変換する。更に、好適実施例においては 、制御信号の2ピツトが第4番目のデジタル−アナログ争コンバータに与えられ 、このコンバータによって、これら2ビツトが白黒アナログ信号に変換され、公 仰の従来装置を用いたラスタ表示装置の永久記録を作り出すのに使用される。
第2図に文字数字表示メモリ12とグラフィック表示メモリ14の詳細を示す。
ラスタ走査ロジック18は、カラー陰極線管モニタのピクセル走査全制御する水 平・垂直掃引信号に同期して、走査時のピクセルの座標またはアドレスに当る2 進信号を与える。8個のピクセルの各ライン・セグメント□に対して、走査され ている各ライン・セグメントの各ピクセル表示全制御する適当な情報が文字数字 表示メモリ12およびグラフインク表示メモリ14に記憶される。好適実施例に おいては、文字数字表示メモリ12(ゴ2個の面12−1. 12−2 を備え 、この各々のアドレス可能な記憶箇所は8ビツト構成の1バイトを記憶する容量 を備えている。グラフィック表示メモリ14は5個の面14−1乃至14−5を 有し、各面のアドレス可能な記憶箇所は1バイトの容量を有している。文字数字 表示メモリ12から読み出きれる2バイトのうちの一つは、8ビツトの記憶容量 を有する従来型のラッチ回路24に与えられ、他の一つは、これも8ビツトの記 憶容量を持つ従来型のシフト・レジスタ26に与えられる。このシフト・レジス タ26はピクセル・クロックΦパルスがそれに与えられるたびに1ビットヲ読み 出すか、シフトアウトする。シフト−レジスタ26によってシフトされたビット は、ラッチ24からの6ビツトと連結さ九るバックグランド/フォーグランド( B/F )ビットとなって1つの7ビツト文字数字カラー・アドレスを形成する 。ラッチ24に記憶されたlバイトの残りの2ピツトは、各ビクセル・クロック ・パルス毎にカラー・ルックアップ・アドレス選択器32に加えられる優先ピッ ) Prl 、 PrOでろる。同様に、グラフィック・メモリ14に記憶され たピクセルの与えられたラインセグメントの各アドレス可能な記憶箇所に対する 5バイトは、1バイトずつ5個のシフト−レジスタ30〜1乃至 30−5に与 えられる。ピクセル拳クロック20からの各クロック・パルスによって、シフト ・レジスタ30−1乃至30−5の各々は1ビツトを発生またはシフトし、5ビ ツトの全て、即ちグラフィック・カラm−アドレスがグラフィック拳アドレス・ バス36を介してカラー・ルックアップ・アドレス選択器32に与えられること になる。
カラー−ルックアップ拳アドレス選枦器32の機能を示す論理式を第3図に示す 。信号、即ちビットPrl 、 Pro はバッファ22のラッチ24に記憶さ れている優先ビットでろる。グラフィック・アドレスに対する信号GrAdは選 択回路32に与えられる。
文字数字アドレスに対する記号AnAd t’t:文字数字カラ一参アドレスが 、アドレス選択スイッチ32に与えられ、さらにこのスイッチ32によってカラ ー・ルックアップ・メモリ16に送られることを示している。この条件下では、 その時点で走査される陰極線モニタのピクセルの色および強度は文字数字モード 捷たはタイプの表示となる。文字数字フォーグランドに対する記号AnFは、そ の時点で励起されたビクセルの色および強度がフォーグランド文字数字タイプの 表示に対応していることを示す。文字数字フォーグランドではないこと、即ち文 字数字バックグランドであることの記号AnFid陰極線モニタのビクセルの色 および強度がバックグランド文字数字タイプの表示に対応していることを示す。
文字数字タイプ表示または文字数字モード表示においては、バックグランドおよ びフォーグランド−カラーは必ずしもそうとは云えないが、一般に同じ色である 。しかし、同色とは云えそれらはその強度において、与えられた文字数字表示の フォーグランドビクセル、!: 異っていて、バックグランド・ピクセルよりも 明るいのが普通でるる。
第4図に文字数字メモリから読み出される2バイトのフォーマット金示した。バ イト38は1つのラインセグメントの各ビクセルに対する表示が、バックグラン ドか、わるいはフォーグランドであるかを決定−するビットを含んでいる。これ を文字B/Fで示す。第2のバイト40では、oから5までのビットは文字数字 表示に対するカラー・アドレスの低いオーダのビットである。パイ)40のピン ト位置6および7は優先ビットProおよび Prlでるる。
第5図には、グラフィック・メモリ14の各アドレス可能な記憶箇所に記憶され ている5個のバイト42−1乃至42−5のフォーマット?示した。5個のシフ トΦレジスタ30−1乃至30−5に与えられているバイ) 42−1 乃至4 2−5 の各々の8ビツトは、ピクセル・クロック20によって作られる各ビク セル・クロック・パルス毎に1ピッt’r送り出す各々のシフト−レジスタ30 −1乃至3o−5によって、ラスタ走査に同期してシフト・レジスタ30−1乃 至30−5 から読み出されるか、またはシフトされる。このようにしてバイト 42−1乃至42−5の0ビツト位置にろる全てのビットハ、バイトがシフト・ レジスタ30−1 乃至 30−5に与えられた後か、または与えられたライン ・セグメントの走査開始時の第1クロツクパルスに応じて読み出される。
次のクロックパルスによって、ビット位置1にあるビットは次の第2ビット位置 にシフトされる。シフトレジスタ30−1乃至 30−2の各々から8ビット全 読み出し終ると、次のライン拳セグメントの次の5バイトがグラフインク・メモ リ14から読み出され、グラフィック・バッファ24の5つのシフト・レジスタ 30−1 乃至 30−5に書き込まれる。
第6図は第3図に示した論理式全実行するカラー・ルックアップ・アドレス・セ レクタ32の制御回路のブoツク図である。文字数字カラー−・アドレスのバイ ト40は8個のフリップ−フロップ回路44からなるラッチ24に与えられる。
この第6図ではバ(ト40のビット4から7を保持または記憶Jるためのフリッ プ−フロップ44−7乃至44−4が示されている。7リツプーフロツプ44− 6 と 44−7は文字数字メモリ12から優先ビットPrO、Prlをそれ自 身に書き込んでい、て、44−5. 44−4 は第4図のバイト400ビツト 位[5および4にろる文字数字カラー・アドレスの2っのハイ・オーダ・ビット をその中に書き込ませる。ラインセグメントの各ピクセルに対するフォーグラン ドF/バックグランドFビットはシフトレジスタ26に与えられためと、陰極線 管モニタのラスタ走査に同期して読み出され、文字数字バス46を越えて選択ス イッチ32に与えられる。この選択スイッチ32の制御回路はまたバックグラン ド文字数字ピクセル用のFの反転Fを作る。同様にして、グラフィック・アドレ ス信号の5ビツト全てはORゲート48に与えられる。
このORゲート48Fiグラフイツク・アドレス・バス36上の5つのグラフィ ック・カラー・アドレスのいずれかが論理値1″′cめる場合にグラフィックφ アドレス信号GrAd k発生する。グラフィック・カラ一参アドレス信号がカ ラー・スイッチ32に与えられると、グラフィック・カラー・アドレス・ビット の少なくとも1つが論理値1を取る。更に、グラフィック・カラー・アドレス信 号が選択器32に与えられない場合には、制御回路はその反転信号が四−ト50 −1 乃至50−4 に与えられる。ゲート 50−170−ら 50−3 に 対する入力の1つは電源に接続されていて、常に論理値l全域る。グー) 50 −1乃至50−4 の各々の一つの入力端子はクロック可能化信号源に接続され るか、または電源に接続されるので、その各々は常時論理値1を取る。この4つ のANDゲート50−1 乃至50−417)出力fi ORゲート52に与え られる。ORゲート52の出力は文字数字表示に対しては信号AnD s であ り、グラフインク表示に対しては信号AnDs となる。論理が真でろれば、信 号AnDs によって回路選択スイッチ32はカラー・ルックアンプ・メモリ1 6に対して7ビツトの文字数字アドレスを与え、真でない場合にはグラフィック ・カラm−アドレスのビットをカラールックアップ・メモリ16に与える。
第6図の真理値表54は優先信号ProおよびPrlとカラー・ルックアップ争 メモリ16に与えられるカラm−アドレス信号との間にある関係を示す表でるる 。PrlとPro が共にゼロでるる場合には、文字数字カラー・アドレス信号 A n A dはカラー・アドレス信号GrAdに対して優先し、Proか’+ Prlがゼロの場合は文字数字フォーグランド書カラー・アドレスAnFdはグ ラフィック−アドレス信号GrAdに優先する一方、グラフィック・アドレス信 号GrAdは文字数字バンクグランド・アドレス信号AnFAdに優先する。P rOがゼロ、 Prlが1の時は、それらが共にゼロの場合の結果と同じで、A nAdがGrAdに優先し、その場合は文字数字カラー・ア・ドレスはフォーグ ランドかバックグランドのいずれかになる。
P r O+ P r 1が共に1の時は、グラフィック・アドレスGrAdが AnAdの二つの形のいずれに対しても優先する。
第7図はカラー・ルックアンプ・メモリ16またはカラー9ルツクアツプメモリ 16として指定される従来型のランダムφアクセス・メモリの部分のメモリ・マ ツプでろる。メモリ16は隣接するメモリ群で編成され、各グラフィック・カラ ー・アドレスの記憶箇所を有するグラフィック・カラーの1群は、グラフィック ・モードにろる時は一つのピクセルに対して32の異なる色と強度の組合せが可 能でるる5ビツトのアドレスを有している。第6図のメモリ16の記憶箇所のア ドレスは16進法表示である。
文字数字フォーグランド・カラーは文字数字バックグランド・カラーと同様に6 4までの隣接メモリ記憶箇所に記憶される。したがって、7ビツトの文字数字ア ドレスはフォーグランド文字数字表示に対する64のカラー強度組合せと、バッ クグランド文字数字表示に対する64のカラー強度組合せを与える。
好適笑施例においては、カラー・ルックアップ・メモリ16は同じ基準アドレス を有する256個の隣接メモリ記憶箇所のブロックで構成される。
第11図はカラー・ルックアップのメモリ16の各アドレス可能位置に記憶され る色制御ビットの1パイ) (56) のフォーマツトラ示している。2つの最 下位ビット、0と1はピクセルの赤の強度を決定し、次のビット2と3は緑色の 強度を、ビット4と5は各ピクセルの青色成分の強度を決定する。ビット6およ び7は白黒の強度を決定すると共に表示の永久記録を作るのに利用される。
第12図には、基本色、赤、緑、青の各々に対する制御ビットの値の間の関係を 示す表58を示した。
例えば、両ビットがゼロの場合、陰極線モニタの色電子銃はオフとなり、走査さ れているピクセルの表示強度は、その制御信号が与えられている色電子銃に対応 するい〃・なる色成分をも含まない。色制御信号が0と1の場合は、赤、緑また は青の色成分強度は最大値の /3 となp、lと0の場合は2/3、共に1の 場合は最大値を取る。色制御信号はカラー・ルックアンプ・メモリ16から読み 出されたとき各カラールックアップ・アドレスに記憶され、4個の従来型のアナ ログ−デジタル変換器34に与えられ、この変換器が通常のカラー陰極線管の赤 、緑。
青に対するアナログ信号を作る。第4番目のデジタル−アナログ変換器は白黒ア ナログ信号を作るのに使用される。
第8図では陰極線管のピクセル・アレイ要素60が文字数字表示を行うために励 起された状態、この例ではピクセル1−m8 X 14の方形アレイで文字At 表示している。要素のラインセグメントの各々に対して優先ビットが共にゼロで ろって、かつ一つの要素中のセグメントが14でろると、文字数字要素中のグラ フインク表示は抑制される。即ちバックグランドかフォーグランドのいずれかの 文字数字カラー信号がその要素の中に表示される。その結果、要素60の表示は 第8図に示すような形になる。緑を示すために暗くなっているグラフィック・ヒ リセル64は要素60に隣接する要素中に表はれる。フォーグランドビクセルが 一つの明るい赤に対して暗くされている場合即ちバイト(56)のビット位置0 .1のカラー・コード信号が共に1で赤が最大強度となっている場合には、フォ ーグランド文字数字表示は通常更に強められている。表示が赤でるるため、青。
緑に対する制御信号は共にゼロになっている。バックグランドは弱い赤、即ちフ ォーグランドの1/3の強度になっているため、バックグランド・アドレスの対 応アドレス社より弱い強度となる。即ち赤色電子銃に対する色制御信号は0.1 となる。バックグランドとフォーグランド間の差は、バイト38からの適当なバ ックグランド/フォーグランド・ビットに最も高いビット・オーダのバックグラ ンド/フォーグランド金持つバイト40の文字数字情報ビット021−ら5を付 加した結果でるる。このビットが論理値lでめるとき、文字数字バックグランド ・カラーは文字数字表示モードにおけるピクセルの表示強度全制御するのに使用 される。
第9図では優先ビットがそれぞれPrOがl 、 Prlが0でめって、フォー グランド文字数字表示上ではなく、バックグランド文字表示上でセル60内で優 位を取った結果を示している。
第1O図では、優位ビットPrO、prlが共に1で、各ビクセル62に対する グラフインク表示モードが文字数字表示上で優位を取った結果を示す。
浄書(内容に変更なし) Prl m Prl3 @ GrAd : AnAdPrl m Prg3’  GrAd : GrAdIG−3 IG−6 手続補正書(方劫 □ミ 。口 2°発明)名$r コンピュータが作るラスタ・グラフィック・システムの表示 を制御する方法および装置 3、補正をする者 事件との関係 特 許 出願人 名称(氏名) ハネウェル・インコーホレーテッド復 5’ gの日付 昭和58年10 月11 日→ml肘に寸→ − 6、補正の対象 (1)特許法第184条の5第1項の規定による書面の特許出願人の欄 (21明細書・請求の範囲・図面の翻訳文の浄書(内容に変更なし) (3)別紙の通り 以上 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1、 各画像要素が特定の2進アドレスを有するカラー陰極線管の画像要素直交 アレイのラスタ走査表示を制御する方法でるって、画像要素の位置に対応する各 アドレス可能な記憶箇所において、文字数字カラー、グラフィック・カラーおよ び優先信号に対するアドレスがカラー・ルックアップ拳メモリ内に記憶され、こ のカラーφルックアップ・メモリ内でアドレスされた記憶箇所にビクセルの色お よび強度を表わす2進色信号を記憶することが可能でるや、上記方法は 陰極線管のラスタ走査に同期して、ラスタ走査されるプレイの各ビクセルに関し 、記憶されているグラフィック・カラ−9アドレス、文字数字カラー・アドレス および優先信号をアドレス可能なメモリから読み出して作る過程と、 前記優先信号によって決定される優先カラー・ルックアップ拳アドレスをカラー ・ルックアップ・メモリに与える過程と、 複数の所定の色の強°度を表わし、アドレスされた記憶箇所に記憶されている2 進色信号を前記カラー・ルックアップ−メモリから読出す過程と、各所定の色に 対する2進色信号をアナログ信号に変換する過程と、 各所定の色に対するアナログ信号を陰極線管に送り、走査される各ビクセルの色 および強度を制御する過程とからなる方法。 2、 各画像要素が特有の2進アドレスを有する陰極線管の直交画像要素アレイ のラスタ走査表示を制御する装量であって、この装置は、 画像要素の位置に対応するアドレス金有する各メモリ記憶位置において文字数字 カラー・アドレス。 グラフィック・カラー・アドレスおよび優先信号を記憶するアドレス可能なメモ リと、 文字数字カラー・アドレスとグラフィック・カラー・アドレスに対応するアドレ スを有する各メモリ記憶箇所において各ビクセルの色および強度を表わす2進色 信号を記憶するアドレス可能なカラー・ルックアップ・メモリと、 陰極線管のラスタ走査に同期して、ラスタ走査されるアレイの各ビクセルに対し グラフィックeカラー・アドレス、文字数字カラー・アドレス、優先信号全メモ リから読み出して作る第1の回路装置と、2進優先信号によって決定される優先 カラー・ルックアップ中アドレスをカラー・ルックアップ・メモリに与え、この カラー・ルックアップ・メモリから所定の複数の色の強度を表わし、アドレスさ れた記憶箇所に記憶されている2進色信号を読み出す第2の回路装置と、 各所定の色に対する2進信。号をアナログ信号に変換する第3の回路装置と、 各所定の色に対するアナログ信号を陰極線管に与へ、走査される各ピクセルの色 および強度を制御する第4の回路装置とからなる制御装置。 3、 特定の2進数を有するピクセルからなるピクセル−アレイを有するラスタ 走査カラー陰極線管の表示を制御する方法でろって、この方法はグラフィック表 示モード、文字数字表示モードの時のピクセル・アレイの各ピクセルの色と強度 全決める二進信号と、各ピクセルの表示モードを決める二進優先信号とを各ピク セルの二進数に対応するグラフインク・メモリのアドレ′メに記憶する過程と、 各ピクセルに関するグラフィレフ2通信号1文字数字2進信号並びに優先信、8 にメモリカ・ら読み出して作る過程と、 優先信号を復号し、3つの基本カラーの強さを表わす2進数を作るための優先権 を有する表示モード2進数金カラー・ルックアンプ・メモリに与える過程と、 各基本カラーに対するデジタル信号全アナログ信号に変換し、このアナログ信号 を陰極線管に与え、走査されるプレイの各ピクセルの倉と強度を制御する過程と からなる方法。 4、特定の2進数を有するピクセルからなるピクセル・アレイを有するラスタ走 査カラー陰極線管の表示を制御する装置でろって、この装置は各記憶箇所に書き 込まれる2通信号を記憶するアドレス可能な記憶箇所を有するランダム−アクセ ス・メモリ装置と、 ピクセルのアドレスに対応するアドレスを有する前記メモリの記憶箇所に、グラ フィック表示モードの場合の各ピクセルの色と強度を決める2進グラフインク・ カラー・アドレス信号と、文字数字表示モードの場合の各ピクセルの色と強Kk 決める2進文字数字カラー・アドレス信号と、各ピクセルの表示モードを決定す る2進優先信号と、グラフィックおよび文字数字カラー・アドレス信号に対応す るカラー制御信号とを書き込むためのグラフィック制御装置と、 ラスタ走査に同期してピクセルのアドレス全作り、各ピクセルに関連したグラフ ィック・カラー・アドレス信号1文字数字カラー・アドレス信号および2進優先 信号をメモリ装置から読み出して作るラスタ走査論理回路と、 優先信号を復号し、優先権を有する表示のカラー・アドレス信号を前メモリ装置 に与える選択装置と、カラー・アドレス信号に対応するアドレスを有する記憶箇 所ρ為ら3つの基本カラーの強度を表わす色制御信号を読み出す回路装置と、 各基本カラーについて2進色制御信号をアナログ制御信号に変換するデジタル− アナログ回路装置と、このアナログ信号を陰極線管に与え、走査されるアレイの 各ピクセルの色と強度全制御する回路装置とからなる装置。 5、 カラー陰極線管のピクセル・アレイのラスタ走査表示を制御する方法でろ って、前記ピクセル・アレイの各ピクセルは特定のアドレスを有しており、前記 制御方法は、 各ヒリセルの位置に対応するアドレスを有するアドレス可能なグラフィック・メ モリの記憶箇所に、グラフィック台タイプ表示の各ピクセルに対するカラー・ル ックアップ・メモリ内の記憶箇所にろる2進グラフインク・アドレス信号を記憶 する過程と、各ピクセルの位置に対応するアドレスを有するアドレス可能な文字 数字メモリの記憶箇所に、文字数字タイプ表示の各ピクセルに対するカラー・ル ックアップ・メモリ内の記憶箇所fc6る2進文字数字アドレス信号を記憶する 過程と、 各ピクセルの位置に対応するアドレスを有するアドレス可能なメモリに、各ピク セルの表示タイプの優先度を決定する2進優先信号を記憶する過程と、グラフィ ックおよび文字数字アドレス信号に対応するアドレスを有するアドレス可能なカ ラー・ルックアップ・メモリの記憶箇所に、2進色制御信号を記憶する過程と、 ラスタ走査に同期して、各ピクセルに対する優先信号によって決る優先権を有す る表示タイプの所定の複数個の色の強さを決定する2進色制御信号が記憶されて いるアドレス全カラー・ルックアンプ・メモリに送シ、カラー・ルックアンプ・ メモリのそのアドレスからそこに記憶されている前記2進色制御信号を読み出す 過程と、 所定の色の各々に対する前記二進色制御信号?アナログ信号に変換する過程と、 前記アナログ信号を陰極線管に与えて走査される各ピクセルの色を制御する過程 とからなる方法。 6、 各ピクセルが特定のアドレスを持っている陰極線管のピクセルアレイのラ スタ走査を制御する装置でろって、この装置は ピクセルのアドレスに対応する記憶箇所を有し、かつピクセルの所定の色と強度 に対応するカラー・アドレスを有する記憶箇所を有するアドレス可能なメモリと 、 ピクセルのアドレスに対応するアドレスを有する前記メモリの記憶箇所に、グラ フィック表示モードの時の各ピクセルに対する2進カラー・アドレス信号と、文 字数字表示モードの時の各ビグセルに対する2進カラー・アドレス信号と、各ピ クセルの表示モード全決定する2進優先信号を書き込み、更にカラー・アドレス 全有するメモリの記憶箇所にピクセルの強度と色を制御する2進色制御信号を書 き込むグラフィック制御装置と、 陰極線管のラスタ走査に同期して走査されているピクセルのアドレスを前記メモ ″りに送り、前記メモリのアドレスされた場所から走査されているピクセルの2 進カラー・アドレス信号と優先信号を読み出すラスタ走査論理回路装置と、 優先信号によって定められる実質的に走査されている各ピクセルの表示モードの カラー舎アドレスを前記メモリに与え、かつこの与えられたカラー・アドレスに 記憶された色制御信号を前記メモIJ 2hら読み出すために、アドレスと、優 先信号とが与えられているカラールックアンプ・アドレス選択装置と、前記2進 色制御信号をアナログ信号に変換するために、前記メモリから色制御信号が与え られるデジタル−アナログ回路装置と、 前記アナログ信号を陰極線管に与え、走査される各ピクセルの色と強度を制御す る回路装置とからなる装置。 浄書と内容;こ変更なし) 7情昭59−500024(3)
JP83500566A 1982-01-18 1983-01-14 コンピユ−タが作るラスタ・グラフイツク・システムの表示を制御する方法および装置 Granted JPS59500024A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US340141USGB 1982-01-18
US06/340,141 US4490797A (en) 1982-01-18 1982-01-18 Method and apparatus for controlling the display of a computer generated raster graphic system
PCT/US1983/000054 WO1983002509A1 (en) 1982-01-18 1983-01-14 Method and apparatus for controlling the display of a computer generated raster graphic system

Publications (2)

Publication Number Publication Date
JPS59500024A true JPS59500024A (ja) 1984-01-05
JPH0222957B2 JPH0222957B2 (ja) 1990-05-22

Family

ID=23332063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP83500566A Granted JPS59500024A (ja) 1982-01-18 1983-01-14 コンピユ−タが作るラスタ・グラフイツク・システムの表示を制御する方法および装置

Country Status (6)

Country Link
US (1) US4490797A (ja)
EP (1) EP0098868B1 (ja)
JP (1) JPS59500024A (ja)
CA (1) CA1220584A (ja)
DE (1) DE3376034D1 (ja)
WO (1) WO1983002509A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143381A (ja) * 1982-02-19 1983-08-25 大日本スクリ−ン製造株式会社 図形表示装置における発光強度の制御方法および装置
JPS5958538A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 文字図形表示装置
US4639721A (en) * 1982-10-09 1987-01-27 Sharp Kabushiki Kaisha Data selection circuit for the screen display of data from a personal computer
JPS5991487A (ja) * 1982-11-17 1984-05-26 富士通株式会社 デイスプレイ装置
FR2544898B1 (fr) * 1983-04-25 1985-07-19 Texas Instruments France Dispositif d'affichage video sur ecran d'affichage par balayage d'une trame ligne par ligne et point par point
US4591842A (en) * 1983-05-26 1986-05-27 Honeywell Inc. Apparatus for controlling the background and foreground colors displayed by raster graphic system
JPS59229595A (ja) * 1983-06-13 1984-12-24 ソニー株式会社 表示駆動回路
JPS6021092A (ja) * 1983-07-15 1985-02-02 株式会社東芝 カラ−インデツクス変換方式
US4910685A (en) * 1983-09-09 1990-03-20 Intergraph Corporation Video circuit including a digital-to-analog converter in the monitor which converts the digital data to analog currents before conversion to analog voltages
JPS6066291A (ja) * 1983-09-21 1985-04-16 富士通株式会社 メモリ・プレ−ン書込み制御方式
US4626837A (en) * 1983-11-17 1986-12-02 Wyse Technology Display interface apparatus
EP0146961B1 (en) * 1983-12-26 1991-03-20 Hitachi, Ltd. Image and graphic pattern processing apparatus
EP0154067A1 (en) * 1984-03-07 1985-09-11 International Business Machines Corporation Display apparatus with mixed alphanumeric and graphic image
CA1243138A (en) * 1984-03-09 1988-10-11 Masahiro Kodama High speed memory access circuit of crt display unit
JPS60212797A (ja) * 1984-04-06 1985-10-25 株式会社アドバンテスト 画像情報発生装置
US4635050A (en) * 1984-04-10 1987-01-06 Sperry Corporation Dynamic stroke priority generator for hybrid display
JPS619762A (ja) * 1984-06-25 1986-01-17 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション イメ−ジ処理装置
DE3475446D1 (en) * 1984-06-25 1989-01-05 Ibm Graphics display terminal
US4724431A (en) * 1984-09-17 1988-02-09 Honeywell Information Systems Inc. Computer display system for producing color text and graphics
US4631692A (en) * 1984-09-21 1986-12-23 Video-7 Incorporated RGB interface
JPH087748B2 (ja) * 1984-10-11 1996-01-29 株式会社日立製作所 文書の色付け編集装置
JPS61107292A (ja) * 1984-10-30 1986-05-26 株式会社東芝 出力装置
US4748442A (en) * 1984-11-09 1988-05-31 Allaire Robert G Visual displaying
EP0189140A3 (de) * 1985-01-24 1990-05-30 Siemens Aktiengesellschaft Steuerung für Rastersichtgeräte
FR2579789B1 (fr) * 1985-04-01 1987-05-15 Sintra Circuit controleur de signaux video de co uleur pour systeme de visualisation haute resolution et systeme de visualisation comportant un tel circuit
JPS6230298A (ja) * 1985-04-02 1987-02-09 日本電気株式会社 画像処理装置
SE454224B (sv) * 1985-04-10 1988-04-11 Lundstrom Jan Erik Bildskermsenhet for presentation av grafisk information
US4710761A (en) * 1985-07-09 1987-12-01 American Telephone And Telegraph Company, At&T Bell Laboratories Window border generation in a bitmapped graphics workstation
US4700320A (en) * 1985-07-09 1987-10-13 American Telephone And Telegraph Company, At&T Bell Laboratories Bitmapped graphics workstation
US5282269A (en) * 1985-09-27 1994-01-25 Oce-Nederland B.V. Raster image memory
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
US5231694A (en) * 1986-01-23 1993-07-27 Texas Instruments Incorporated Graphics data processing apparatus having non-linear saturating operations on multibit color data
US4933878A (en) * 1988-07-07 1990-06-12 Texas Instruments Incorporated Graphics data processing apparatus having non-linear saturating operations on multibit color data
US4829455A (en) * 1986-04-11 1989-05-09 Quantel Limited Graphics system for video and printed images
GB8614876D0 (en) * 1986-06-18 1986-07-23 Rca Corp Display processors
US4816813A (en) * 1986-09-19 1989-03-28 Nicolet Instrument Corporation Raster scan emulation of conventional analog CRT displays
CA1258912A (en) * 1986-11-20 1989-08-29 Stephen J. King Interactive real-time video processor with zoom, pan and scroll capability
US4777481A (en) * 1987-03-02 1988-10-11 Technology Inc. 64 Display processor for image data with non-constant pixel size for chromatic values
AU2137988A (en) * 1987-07-16 1989-02-13 Nova Graphics International Corporation Look-up table extension method and apparatus
US4857901A (en) * 1987-07-24 1989-08-15 Apollo Computer, Inc. Display controller utilizing attribute bits
US4821086A (en) * 1987-10-28 1989-04-11 Rca Licensing Corporation TV receiver having in-memory switching signal
JPH0759032B2 (ja) * 1988-01-19 1995-06-21 富士ゼロックス株式会社 画像形成装置
US4999780A (en) * 1989-03-03 1991-03-12 The Boeing Company Automatic reconfiguration of electronic landing display
US5121469A (en) * 1989-03-20 1992-06-09 Grumman Aerospace Corporation Method and apparatus for processing and displaying multivariate time series data
US4891709A (en) * 1989-03-31 1990-01-02 Eastman Kodak Company Flexible formatting interface for pictorial data transfer
US5204664A (en) * 1990-05-16 1993-04-20 Sanyo Electric Co., Ltd. Display apparatus having a look-up table for converting pixel data to color data
JPH0685144B2 (ja) * 1990-11-15 1994-10-26 インターナショナル・ビジネス・マシーンズ・コーポレイション オーバレイ及びアンダレイの選択的制御装置
EP0525750A3 (en) * 1991-07-30 1995-03-22 Tokyo Shibaura Electric Co Display control apparatus
JPH05204350A (ja) * 1992-01-29 1993-08-13 Sony Corp 画像データ処理装置
US5949434A (en) * 1997-03-20 1999-09-07 Charlton; Paul Method and apparatus for scaling graphic images
JP2002218345A (ja) * 2001-01-16 2002-08-02 Mitsubishi Electric Corp 画面表示装置
US8941513B1 (en) * 2013-11-20 2015-01-27 Nicolas Thomas Mathieu Dupont Variable frequency data transmission
US10028277B2 (en) 2013-11-20 2018-07-17 Cyborg Inc. Variable frequency data transmission
FR3070057B1 (fr) * 2017-08-11 2019-09-06 Safran Aircraft Engines Unite de commande d'une vanne commandee de prelevement d'un flux d'air dans un flux d'air sous pression d'un aeronef

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906480A (en) * 1973-02-23 1975-09-16 Ibm Digital television display system employing coded vector graphics
JPS5326534A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Vi deo display device
US4149184A (en) * 1977-12-02 1979-04-10 International Business Machines Corporation Multi-color video display systems using more than one signal source
US4200866A (en) * 1978-03-13 1980-04-29 Rockwell International Corporation Stroke written shadow-mask multi-color CRT display system
US4247843A (en) * 1978-08-23 1981-01-27 Sperry Corporation Aircraft flight instrument display system

Also Published As

Publication number Publication date
JPH0222957B2 (ja) 1990-05-22
WO1983002509A1 (en) 1983-07-21
CA1220584A (en) 1987-04-14
DE3376034D1 (en) 1988-04-21
US4490797A (en) 1984-12-25
EP0098868B1 (en) 1988-03-16
EP0098868A4 (en) 1984-12-11
EP0098868A1 (en) 1984-01-25

Similar Documents

Publication Publication Date Title
JPS59500024A (ja) コンピユ−タが作るラスタ・グラフイツク・システムの表示を制御する方法および装置
US4330834A (en) Graphics display apparatus
EP0012793B1 (en) Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method
US4663619A (en) Memory access modes for a video display generator
JPS6025794B2 (ja) カラ−図形表示装置
KR910001564B1 (ko) 칼라 텍스트 및 그래픽 생성용 컴퓨터 디스플레이 시스템
GB2104354A (en) Writing text characters on computer graphics display
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
CA1199437A (en) Method for structuring high density display font for display device of text processing system
JPS6016634B2 (ja) デイスプレイ装置における図形発生方式
JPS63206793A (ja) ビデオ・メモリ・インターフェース回路
EP0175342A2 (en) Mixing of line drawings and text in a CRT display system
JPS60135995A (ja) 色コ−ド変換メモリ
JP2846357B2 (ja) フォントメモリ装置
JPS6134155B2 (ja)
JPS5895784A (ja) カラ−文字表示装置
JPS58129473A (ja) メモリ制御方式
JPH0121512B2 (ja)
JPH03192294A (ja) 表示制御装置
JPS5837687A (ja) Crt表示装置
JPS62249188A (ja) キヤラクタデ−タのデイスプレイ方法および装置
JPS5830787A (ja) ブラウン管表示図形のぬりつぶし装置
JPS6146987A (ja) 表示機能拡張装置
JPH0631933B2 (ja) 表示装置
JPS6146988A (ja) 表示機能拡張装置