JPS61107292A - 出力装置 - Google Patents
出力装置Info
- Publication number
- JPS61107292A JPS61107292A JP59228532A JP22853284A JPS61107292A JP S61107292 A JPS61107292 A JP S61107292A JP 59228532 A JP59228532 A JP 59228532A JP 22853284 A JP22853284 A JP 22853284A JP S61107292 A JPS61107292 A JP S61107292A
- Authority
- JP
- Japan
- Prior art keywords
- character
- cpu
- write
- dot
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Human Computer Interaction (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は文字、及び図形・イメージ等の情報をドツトマ
トリクスで表現する出力装置に関する。
トリクスで表現する出力装置に関する。
文字や図形・イメージ等の情報をドツトマトリクスで表
現する出力装置において、文字を図形・イメージ等の他
情報と同一の場所に出力する手段には、次、０２つがあ
る。
現する出力装置において、文字を図形・イメージ等の他
情報と同一の場所に出力する手段には、次、０２つがあ
る。
その一つは、第３図に示す如く、図形・イメージ等の情
報の上に文字の意味のあるドツトを・論理和の形で重ね
合わせる。所謂、０Ｒ−ＷＲＩＴＥと称される出力手段
であり、他の一つは、第４図に示す如く、図形・イメー
ジ等の情報と文字のぎディ７エイスが重なる部分の図形
・イメージ等の情報を消去して、その部分に文字を書き
込む、所謂、０ＶＥＲ−■ＩＴＥと称される出力手段で
ある。従来では、機器により、前記各出力手段のうちの
何れか一方の出力手段が固定化された構成となってい之
。
報の上に文字の意味のあるドツトを・論理和の形で重ね
合わせる。所謂、０Ｒ−ＷＲＩＴＥと称される出力手段
であり、他の一つは、第４図に示す如く、図形・イメー
ジ等の情報と文字のぎディ７エイスが重なる部分の図形
・イメージ等の情報を消去して、その部分に文字を書き
込む、所謂、０ＶＥＲ−■ＩＴＥと称される出力手段で
ある。従来では、機器により、前記各出力手段のうちの
何れか一方の出力手段が固定化された構成となってい之
。
したがって、従来では、前記二種の出力手段を文字毎に
使い分けることができず、出力対象となる文字１図形・
イメージ等によっては、出力された文字が明確に判読で
きない場合が生ずるという欠点があっ九〇 〔発明の目的〕 本発明は上記実情に鑑みなされたもので、文字と図形・
イメージを重ね合わせ出力する際に、文字毎Ｔｉｃ ０
Ｒ−ＷＲＩＴＥ、０ＶＥＲ−ＷＲＩＴＥを任意に指定で
きるようにし比出力装置を提供することを目的とする。
使い分けることができず、出力対象となる文字１図形・
イメージ等によっては、出力された文字が明確に判読で
きない場合が生ずるという欠点があっ九〇 〔発明の目的〕 本発明は上記実情に鑑みなされたもので、文字と図形・
イメージを重ね合わせ出力する際に、文字毎Ｔｉｃ ０
Ｒ−ＷＲＩＴＥ、０ＶＥＲ−ＷＲＩＴＥを任意に指定で
きるようにし比出力装置を提供することを目的とする。
本発明は、出力対象となる文字を単位として、０Ｒ−Ｗ
ＲＩＴＥ、０ＶＥＲ−ＷＲＩＴＥを指定する手段ト、コ
ノ指定手段に従イ０Ｒ−ＷＲＩＴＥ処理、又は０ＶＥＲ
−ＷＲＩＴＥ処理を選択的に興行する手段とを備えて、
出力対象となる文字を単位に、ＯＲ−■ＩＴＥ、Ｏ■Ｒ
−飄ＩＴＩを指定できるようにしたもので、これにより
、文字と図形・イメージを重ね合わせ出力する際に、そ
のパターン内容に拘らず常に文字を明確に表現すること
ができる。
ＲＩＴＥ、０ＶＥＲ−ＷＲＩＴＥを指定する手段ト、コ
ノ指定手段に従イ０Ｒ−ＷＲＩＴＥ処理、又は０ＶＥＲ
−ＷＲＩＴＥ処理を選択的に興行する手段とを備えて、
出力対象となる文字を単位に、ＯＲ−■ＩＴＥ、Ｏ■Ｒ
−飄ＩＴＩを指定できるようにしたもので、これにより
、文字と図形・イメージを重ね合わせ出力する際に、そ
のパターン内容に拘らず常に文字を明確に表現すること
ができる。
以下図面を参照して本発明の一実施例を説明する。
第１図は、本発明の一実施例を示すプロ、り図である。
図中、１は中央処理装置（以後ＣＰＵと呼ぶ）である。
２は内部にページメモリ（ＰＭ）を持つ出力装置であり
、ＣＰＵ１より、ページメモリ（ＰＭ）の行アドレス及
び列アドレス（以後このページメモリ（ＰＭ）の行アド
レスと列アドレスをまとめて単にアドレスと呼ぶ）とリ
ード信号とを入力することにより、アドレス上のドツト
の状態（意味ありドツト−”１”、意味なしドラ）−”
Ｏ’）をｃＰＵＺＫ送出し、ＣＰＵ １よりアドレスと
データとライト信号を入力することにより、データをア
ドレス上のドツトの新しい状態としてセｙ ） Ｌ、Ｃ
ＰＵ １より出力信号を入力するとページメモリ（ＰＭ
）の内容を出力する。３は文書全体の文字データ（ＯＲ
−ＷＲＩＴＥか０ＶＥＲ−ＷＲＩＴＥかを指定するため
の０Ｒ１０ＶＥＲ識別情報と文字；−ドを合わせたもの
）を記憶し、ＣＰＵ１より頁番号を入力すると、その頁
番号に対応する頁の文字データをＣＰＵ １に出力する
文書バッファである。４は１頁分の文字データを記憶す
る頁パ、ファである。５は文字データより分離した０Ｒ
１０ＶＥＲＲ−別情報を記憶するレジスタである。
、ＣＰＵ１より、ページメモリ（ＰＭ）の行アドレス及
び列アドレス（以後このページメモリ（ＰＭ）の行アド
レスと列アドレスをまとめて単にアドレスと呼ぶ）とリ
ード信号とを入力することにより、アドレス上のドツト
の状態（意味ありドツト−”１”、意味なしドラ）−”
Ｏ’）をｃＰＵＺＫ送出し、ＣＰＵ １よりアドレスと
データとライト信号を入力することにより、データをア
ドレス上のドツトの新しい状態としてセｙ ） Ｌ、Ｃ
ＰＵ １より出力信号を入力するとページメモリ（ＰＭ
）の内容を出力する。３は文書全体の文字データ（ＯＲ
−ＷＲＩＴＥか０ＶＥＲ−ＷＲＩＴＥかを指定するため
の０Ｒ１０ＶＥＲ識別情報と文字；−ドを合わせたもの
）を記憶し、ＣＰＵ１より頁番号を入力すると、その頁
番号に対応する頁の文字データをＣＰＵ １に出力する
文書バッファである。４は１頁分の文字データを記憶す
る頁パ、ファである。５は文字データより分離した０Ｒ
１０ＶＥＲＲ−別情報を記憶するレジスタである。
６はＣＰＵ １から入力し次文字コードに対応する゛文
字のドツトパターンを後述のパターンバッファ７に出力
するギヤラクタジェネレータ（以後ＣＧと呼ぶ）である
。７はＣＧ５より入力した１文字分のドツトパターンを
記憶するノ々ターンバッフγ（ＰＢ）である。
字のドツトパターンを後述のパターンバッファ７に出力
するギヤラクタジェネレータ（以後ＣＧと呼ぶ）である
。７はＣＧ５より入力した１文字分のドツトパターンを
記憶するノ々ターンバッフγ（ＰＢ）である。
第２図は本発明に於ける一実施例の動作を説明するため
のフローチャートである。
のフローチャートである。
ここで、−実施例に於ける動作を第１図及び第２図を参
照して説明する。第２図は、出力装置２に既に文字以外
の図形・イメージ等の情報が出力されているものとした
場合の１頁の出力の手順を示したものである。
照して説明する。第２図は、出力装置２に既に文字以外
の図形・イメージ等の情報が出力されているものとした
場合の１頁の出力の手順を示したものである。
まず、ＣＰＵ１は文書バッファ３に、出力すべき頁番号
を送出する。文書バッファ３は、ＣＰＵ１より入力した
頁番号に対応する頁の文字データをＣＰＵ Ｊに送出す
る。ＣＰＵ １は、文書バッファ３より入力した１頁分
の文字データを頁バッファ４に送出する。頁バッファ４
は、ＣＰＵＩより入力し九１頁分の文字データを記憶す
る。以上の文字データ取出し処理が第２図のステ、プＳ
１である。
を送出する。文書バッファ３は、ＣＰＵ１より入力した
頁番号に対応する頁の文字データをＣＰＵ Ｊに送出す
る。ＣＰＵ １は、文書バッファ３より入力した１頁分
の文字データを頁バッファ４に送出する。頁バッファ４
は、ＣＰＵＩより入力し九１頁分の文字データを記憶す
る。以上の文字データ取出し処理が第２図のステ、プＳ
１である。
次に第２図のステップＳ２に於いて、ＣＰＵ１は、頁バ
ッファ４より最初の文字データを入力する。そしてステ
ップＳ３に移る。ステップＳ３では、ＣＰＵＩが入力し
次文字データを文字コードと０Ｒ１０■Ｒ識別情報に分
離する。次に、ステップＳ４に於いて、ＣＰＵ １は文
字コードをＣＧ６に出力する。ＣＧ６は、入力した文字
フードに対応する文字のドツトパターンを１文字分、ノ
４ｐ−ンパッ７ア７に出力する、パターンバッファ７は
、ＣＧ６より出力された１文字分のドツトパターンを記
憶する。次に、ステップ１３５に於いて、ＣＰＵ １は
０Ｒ１０ＶＥＲ識別情報をレジス”り５に出力する。レ
ジスタ５は、ＣＰＵ１より入力した０Ｒ１０ＶＥＲ識別
情報を記憶する。次に、ステップＳ６に於いて、ｃＰＵ
ｌはノリ−ンパッ７ア７より最初のドツトの状態（意味
あり＝１゜意味なし＝０）を読み出す。そして、ステッ
プＳ１に於いて、ＣＰＵＪは、ステップＳ６で読み出し
たドツトのアドレスを計算して、そのアドレスを出力装
置２に出力する。次に、ステ、７ａＳ８に於いて、ＣＰ
ＵＩはレジスタ５に記憶されている０Ｒ１０ＶＥＲ識別
情報を読み出す。ここで０Ｒ−ＷＲＩＴＥ （Ｄ場合は
ステップＳ９に進み、０ＶＥＲ−■ＩＴＥの場合はステ
ップ８１３に移る。０Ｒ−ＷＲＩＴＥの場合はステップ
Ｓ９に於いて、ＣＰＵ １より出力装置２にリード信号
を送出する。出力装置２は、ステラｆｓ７でＣＰＵ １
より入力したアドレスとステ、ｆｓ９でＣＰＵ １より
入力したリード信号とによって、そのアドレスに対応す
るドツトの状態をＣＰＵ １に出力する。そして、ステ
ラｆｓ１０に於いて、ＣＰＵ １は、ステ、グＳ６で）
々ターンバッファ１より読み出したド。
ッファ４より最初の文字データを入力する。そしてステ
ップＳ３に移る。ステップＳ３では、ＣＰＵＩが入力し
次文字データを文字コードと０Ｒ１０■Ｒ識別情報に分
離する。次に、ステップＳ４に於いて、ＣＰＵ １は文
字コードをＣＧ６に出力する。ＣＧ６は、入力した文字
フードに対応する文字のドツトパターンを１文字分、ノ
４ｐ−ンパッ７ア７に出力する、パターンバッファ７は
、ＣＧ６より出力された１文字分のドツトパターンを記
憶する。次に、ステップ１３５に於いて、ＣＰＵ １は
０Ｒ１０ＶＥＲ識別情報をレジス”り５に出力する。レ
ジスタ５は、ＣＰＵ１より入力した０Ｒ１０ＶＥＲ識別
情報を記憶する。次に、ステップＳ６に於いて、ｃＰＵ
ｌはノリ−ンパッ７ア７より最初のドツトの状態（意味
あり＝１゜意味なし＝０）を読み出す。そして、ステッ
プＳ１に於いて、ＣＰＵＪは、ステップＳ６で読み出し
たドツトのアドレスを計算して、そのアドレスを出力装
置２に出力する。次に、ステ、７ａＳ８に於いて、ＣＰ
ＵＩはレジスタ５に記憶されている０Ｒ１０ＶＥＲ識別
情報を読み出す。ここで０Ｒ−ＷＲＩＴＥ （Ｄ場合は
ステップＳ９に進み、０ＶＥＲ−■ＩＴＥの場合はステ
ップ８１３に移る。０Ｒ−ＷＲＩＴＥの場合はステップ
Ｓ９に於いて、ＣＰＵ １より出力装置２にリード信号
を送出する。出力装置２は、ステラｆｓ７でＣＰＵ １
より入力したアドレスとステ、ｆｓ９でＣＰＵ １より
入力したリード信号とによって、そのアドレスに対応す
るドツトの状態をＣＰＵ １に出力する。そして、ステ
ラｆｓ１０に於いて、ＣＰＵ １は、ステ、グＳ６で）
々ターンバッファ１より読み出したド。
トの状態とステップＳ９で出力装置２より入力したドツ
トの状態の論理和を計算する。更に、ＣＰＵ １は、そ
の計算した結果を新しいドツトの状態として出力装置２
に出力する。次に、ＣＰＵ１は、出力装置２ＴＩＣライ
ト信号を出力する。これによって論理和の結果がアドレ
スに対応する新しいドツトの状態としてセットされる。
トの状態の論理和を計算する。更に、ＣＰＵ １は、そ
の計算した結果を新しいドツトの状態として出力装置２
に出力する。次に、ＣＰＵ１は、出力装置２ＴＩＣライ
ト信号を出力する。これによって論理和の結果がアドレ
スに対応する新しいドツトの状態としてセットされる。
そしてステ、ゾ８１１に進む。
又、０ＶＥＲ−ＷＲＩＴＥ （Ｄ場合は、ＣＰＵ１は、
ステップ８１３に於いて、ステップＳ６でノヤターンパ
、ファ７より入力したドツトの状態を出力装置２に出力
する。そして、ＣＰＵ１はライト信号を出力装置２に出
力する。これによって、ステップＳ６で）４ターンバツ
フア７より入力したド。
ステップ８１３に於いて、ステップＳ６でノヤターンパ
、ファ７より入力したドツトの状態を出力装置２に出力
する。そして、ＣＰＵ１はライト信号を出力装置２に出
力する。これによって、ステップＳ６で）４ターンバツ
フア７より入力したド。
トの状態がアドレスに対応するドツトの状態としてセッ
トされる。そして、ステップ８１１に進む。ステップ１
３１１に於いて、ＣＰＵ１はステ、グＳ６で／母ターン
バ、７ア７から入力したド、トが１文字中の最後のドツ
トであるか否かを判断する。最後のドツトである場合は
、ステラ７’Ｓ １２に進む。最後のドツトでない場合
は、ステ、プＳ６に戻り、次のドツトをパターンパ
□ソファ１から入力する。そして、最後のドツト
に麦るまで、ステップ８６〜８１１，８１３の処理を繰
り返す。そして、最後のドツトの場合はステップ８１２
に進む。ステ、プ８１２に於いて、ＣＰＵ １は、ステ
、グＳ２で頁バッファ４より入力し九文字データが１頁
中の最後の文字データであるか否かを判断する。最後の
文字である場合はステップ８１４に進む。最後の文字で
ない場合は、・ステップＳ２に戻り、次の文字データを
頁バッファ４゛より入力する。そして、最後の文字にな
るまでステラｆ８２〜８１２（Ｄ処理を繰り返す。
トされる。そして、ステップ８１１に進む。ステップ１
３１１に於いて、ＣＰＵ１はステ、グＳ６で／母ターン
バ、７ア７から入力したド、トが１文字中の最後のドツ
トであるか否かを判断する。最後のドツトである場合は
、ステラ７’Ｓ １２に進む。最後のドツトでない場合
は、ステ、プＳ６に戻り、次のドツトをパターンパ
□ソファ１から入力する。そして、最後のドツト
に麦るまで、ステップ８６〜８１１，８１３の処理を繰
り返す。そして、最後のドツトの場合はステップ８１２
に進む。ステ、プ８１２に於いて、ＣＰＵ １は、ステ
、グＳ２で頁バッファ４より入力し九文字データが１頁
中の最後の文字データであるか否かを判断する。最後の
文字である場合はステップ８１４に進む。最後の文字で
ない場合は、・ステップＳ２に戻り、次の文字データを
頁バッファ４゛より入力する。そして、最後の文字にな
るまでステラｆ８２〜８１２（Ｄ処理を繰り返す。
最後の文字の場合は、ステップＳ１４に進む。
ステラｆｓ １４に於いて、ＣＰＵ１は出力装置２゛′
に出力信号を送出する。出力装置２はＣＰＵ １より
入力した出力信号により、１頁分の情報を出力する。
に出力信号を送出する。出力装置２はＣＰＵ １より
入力した出力信号により、１頁分の情報を出力する。
このようにして、１文字毎に、０Ｒ−ＷＲＩＴＥ。
０ＶＥＲ−ＷＲＩＴＥの識別と、そのドラ） ノＪ？タ
ーン処理が実行される。
ーン処理が実行される。
尚、上記実施例では、ドツトパターンを１ドツトずつ処
理したが、数ドツトずつまとめて処理することによって
処理速度を向上させることができる。を九、以上は０Ｒ
１０ＶＥＲ識別情報を文字のアトリＶ＆−シ、ンとして
１文字毎に付加する場合の説明であるが、０Ｒ１０ＶＥ
Ｒ識別情報を１文字毎に付加するのではなく、０Ｒ−Ｗ
ＲＩＴＥ。
理したが、数ドツトずつまとめて処理することによって
処理速度を向上させることができる。を九、以上は０Ｒ
１０ＶＥＲ識別情報を文字のアトリＶ＆−シ、ンとして
１文字毎に付加する場合の説明であるが、０Ｒ１０ＶＥ
Ｒ識別情報を１文字毎に付加するのではなく、０Ｒ−Ｗ
ＲＩＴＥ。
０ＶＥＲ−ＷＲＩＴＥの切り替わる文字の前のみに、文
字コードとは独立し、て０Ｒ１０ＶＥＲｉｌ別情報を入
れることによりても実施できる。
字コードとは独立し、て０Ｒ１０ＶＥＲｉｌ別情報を入
れることによりても実施できる。
以上詳記し九ように本発明の出力装置によれば、出力対
象となる文字を単位として０Ｒ−ＷＲＩＴＥ。
象となる文字を単位として０Ｒ−ＷＲＩＴＥ。
Ｏ■ト■ＩＴＥを指定する手段と、この指定に従い０Ｒ
−ＷＲＩＴＥ、又は０ＶＥＲ−ＷＲＩＴＥ ノｌ’ 、
）処Ｕｔ行４５手段とを有して、文字毎に０Ｒ−ＷＲ
ＩＴＥ、０ＶＥＲ−ＷＲＩＴＥを指定できるよう和した
ことにより、文字と図形・イメージを重ね合わせ出力す
る際に、そのパターン内容に拘らず、常に文字を明確に
表現することができる。
−ＷＲＩＴＥ、又は０ＶＥＲ−ＷＲＩＴＥ ノｌ’ 、
）処Ｕｔ行４５手段とを有して、文字毎に０Ｒ−ＷＲ
ＩＴＥ、０ＶＥＲ−ＷＲＩＴＥを指定できるよう和した
ことにより、文字と図形・イメージを重ね合わせ出力す
る際に、そのパターン内容に拘らず、常に文字を明確に
表現することができる。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例の動作を説明するための７０−チャート、第
３図はＯＲ−■ＩＴＢによる文字出力例を示す図、第４
図は０ＶＥＲ−ＷＲＩＴＥによる文字出力例を示す図で
ある。 １・・・中央処理装置（ＣＰＵ）、２・・・出力装置、
３・・・文書バッファ、４・・・頁バッファ、５・・・
レジスタ（ＯＲ１０ＶＥＲ＼６・・・キャラクタジェネ
レータ（ＣＯＮ２・・・パターンバッファ（ＰＢ）。 出願人代理人 弁理士 鈴 江 武 彦Ｃつ
上記実施例の動作を説明するための７０−チャート、第
３図はＯＲ−■ＩＴＢによる文字出力例を示す図、第４
図は０ＶＥＲ−ＷＲＩＴＥによる文字出力例を示す図で
ある。 １・・・中央処理装置（ＣＰＵ）、２・・・出力装置、
３・・・文書バッファ、４・・・頁バッファ、５・・・
レジスタ（ＯＲ１０ＶＥＲ＼６・・・キャラクタジェネ
レータ（ＣＯＮ２・・・パターンバッファ（ＰＢ）。 出願人代理人 弁理士 鈴 江 武 彦Ｃつ
Claims (1)
- 出力対象となる文字の重ね書き形式がオアライトである
かオーバライトであるかを指示する識別情報の保持手段
と、この保持手段の識別情報がオアライトを示している
際に、上記出力対象となる文字をその書込み位置の図形
・イメージ等の情報にオアライトする処理手段と、上記
保持手段の識別情報がオーバライトを示している際に、
上記出力対象となる文字をその書込み位置の図形・イメ
ージ等の情報にオーバライトする処理手段とを具備して
なることを特徴とした出力装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228532A JPS61107292A (ja) | 1984-10-30 | 1984-10-30 | 出力装置 |
| KR1019850008068A KR900007140B1 (ko) | 1984-10-30 | 1985-10-30 | 출력장치 |
| US07/165,347 US4835529A (en) | 1984-10-30 | 1988-02-29 | Output display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228532A JPS61107292A (ja) | 1984-10-30 | 1984-10-30 | 出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107292A true JPS61107292A (ja) | 1986-05-26 |
Family
ID=16877880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228532A Pending JPS61107292A (ja) | 1984-10-30 | 1984-10-30 | 出力装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4835529A (ja) |
| JP (1) | JPS61107292A (ja) |
| KR (1) | KR900007140B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2244273A (en) * | 1988-09-12 | 1991-11-27 | Saramane Pty Ltd | Allelic variants of plasmodium falciparum merozoite surface antigen. |
| IL91609A0 (en) * | 1988-09-12 | 1990-04-29 | Saramane Pty Ltd | Allelic variants of plasmodium falciparum merozoite surface antigen |
| US5025396A (en) * | 1989-03-21 | 1991-06-18 | International Business Machines Corporation | Method and apparatus for merging a digitized image with an alphanumeric character string |
| US4965670A (en) * | 1989-08-15 | 1990-10-23 | Research, Incorporated | Adjustable overlay display controller |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621187A (en) * | 1979-07-30 | 1981-02-27 | Tokyo Shibaura Electric Co | Video signal synthesis circuit |
| JPS60189789A (ja) * | 1984-03-07 | 1985-09-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4149184A (en) * | 1977-12-02 | 1979-04-10 | International Business Machines Corporation | Multi-color video display systems using more than one signal source |
| US4470042A (en) * | 1981-03-06 | 1984-09-04 | Allen-Bradley Company | System for displaying graphic and alphanumeric data |
| US4490797A (en) * | 1982-01-18 | 1984-12-25 | Honeywell Inc. | Method and apparatus for controlling the display of a computer generated raster graphic system |
| US4599611A (en) * | 1982-06-02 | 1986-07-08 | Digital Equipment Corporation | Interactive computer-based information display system |
| JPS5979293A (ja) * | 1982-10-29 | 1984-05-08 | 株式会社東芝 | 表示装置 |
| JPS5991487A (ja) * | 1982-11-17 | 1984-05-26 | 富士通株式会社 | デイスプレイ装置 |
-
1984
- 1984-10-30 JP JP59228532A patent/JPS61107292A/ja active Pending
-
1985
- 1985-10-30 KR KR1019850008068A patent/KR900007140B1/ko not_active IP Right Cessation
-
1988
- 1988-02-29 US US07/165,347 patent/US4835529A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621187A (en) * | 1979-07-30 | 1981-02-27 | Tokyo Shibaura Electric Co | Video signal synthesis circuit |
| JPS60189789A (ja) * | 1984-03-07 | 1985-09-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR860003563A (ko) | 1986-05-26 |
| US4835529A (en) | 1989-05-30 |
| KR900007140B1 (ko) | 1990-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107292A (ja) | 出力装置 | |
| JPH0438005B2 (ja) | ||
| JP2610841B2 (ja) | 定型文書作成方法 | |
| JPS6042791A (ja) | 情報出力装置のオ−バレイ方式 | |
| JPH0789274B2 (ja) | 連綿文字作成方式 | |
| JP2884862B2 (ja) | データ処理装置 | |
| JPS59167748A (ja) | 情報記憶装置 | |
| JP3912849B2 (ja) | 文字処理装置、文字処理方法、及び記録媒体 | |
| JP3660434B2 (ja) | 画像出力装置、及び画像出力手順記録媒体 | |
| KR940020207A (ko) | 조합형 폰트의 저장 영역 개선방법 및 장치 | |
| JP2000207488A (ja) | 文字認識方法、装置および記録媒体 | |
| JPS61116386A (ja) | 文字パタ−ン書き込み制御方式 | |
| JPH03155268A (ja) | 画像出力制御装置 | |
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPS5944088A (ja) | 複合デイスプレイ装置 | |
| JPS6256992A (ja) | 文書編集処理方式 | |
| JPH05177976A (ja) | カード作成方法 | |
| JPH06115181A (ja) | ドットマトリックス型プリンタ | |
| JPH08324033A (ja) | ラインプリンタおよびラインプリンタを備えるコンピュータシステムおよびラインプリンタの制御方法 | |
| JPH0542744A (ja) | プリンタ装置 | |
| JPS61156192A (ja) | 入出力制御装置 | |
| JPH0520322A (ja) | 文書処理装置 | |
| JPS60107694A (ja) | 文字図形表示装置 | |
| JPH05307550A (ja) | 文書作成装置 | |
| JPH0778159A (ja) | 文書処理装置 |