JPH05500424A - 低電力コンピュータのためのビデオ画像コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 低電力コンピュータのための ビデオ画像コントローラ 発明の分野 本発明は、電子的に表示された複数の画像に関し、特に、コンピュータメモリに 保持された情報を表示するための液晶ディスプレイ、および、表示されるべき画 像を発生する手段に関する。

発明の背景 パーソナルコンピュータにおいては、コンピュータのユーザに情報を提示するた めの画像の発生方法として広く用いられている２つの方法として、所謂、キャラ クタモードとグラフィックモードとがある。

グラフィックモードにおいては、コンピュータプログラムが直接ビットマツプに おける各ビットを制御する。このビットマツプは、コンピュータのモニタに転送 されて、スクリーン上に画像を表示する。コンピュータプログラマは、ビットマ ツプを発生するために必要なソフトウェアを提供しなければならず、このビット マツプを格納するためにメモリ領域が割り当てられねばならない。スクリーン上 の各画素がメモリの１ビツトに対応し、６４０Ｘ２００の画素を表示する典型的 なモニタにおいては、１２８．０００ビツトまたは１６０．０００バイトのビッ トマツプメモリが用意されねばならない。

ＣＲＴを制御するためのビットマツプグラフィックプログラムにおいては、ＣＲ Ｔは、典型的にはスクリーンのリフレッシュ毎に２回スキャンされる。１回は奇 数番目の行の画素を表示するためであり、もう１回は偶数番目の行の画素を表示 するためである。このインクレーススキャン技術に便宜を計るために、典型的に は、グラフィックメモリは、偶数番目の行を制御するためのセクションと奇数番 目の行を制御するためのセクションとに分割されていた。液晶ディスプレイにお いては、このインタレーススキャン技術は必要ではなく、使用もされない。こう して、液晶ディスプレイのために、画像を制御するディスプレイドライバへの入 力を複数の行の順に発生するために、メモリの２つの分離された領域が交互にス キャンされる。

一般に、例えば、ワープロ、スプレッドシート、および、データベースを使用す るときには、ユーザはスクリーン上にテキストを表示することを欲している。幅 広く使用されているソフトウェアにコンパチブルな一般的な標準は、１行あたり ８０字で２５行の表示を行うことである。そのような表示のための情報は、ＡＳ ＣＩＩキャラクタのセットとしてキャラクタメモリに、よりコンパクトに格納さ れ得る。各キャラクタはメモリの１バイトを使用し、したがって、スクリーン上 でキャラクタを識別するためには２０００バイトが必要である。そして、更に２ ０００バイトが文字の属性を記述する。

モノクロームディスプレイアダプタ（ＭＤＡ）と称される白黒標準においては、 属性バイトにおけるこれらの８ビツトを、どうか、反転表示かどうか、明滅（ｂ ｌｉｎｋ）表示かどうか、空白（ｂｌａｎｋｅｄ）表示とするかどうか、あるい は、属性をＯＦＦとするかどうかを示すものとすることが期待される。カラーグ ラフィックアダプタ（ＣＧＡ）と称されるカラー標準においては、これらの属性 は、キャラクタがボールド（太字）かどうか、明滅表示かどうか、前景カラー（ ３ビツト）および背景カラー（３ビツト）を示すものとすることが期待される。

上記のＭＤＡおよびＣＧＡアダプタの記述については、Ｐ、　Ｎｏｒｔｏｎ　Ｒ ，Ｗｉｌｔｏｎ著、”Ｔｈｅ　Ｎｅｗ　Ｐｅｔｅｒ　Ｎｏｒｔｏｎ　Ｐｒｏｇｒ ａｍｍｅｒ’　５Ｇｕｉｄｅ　ｔｏ　ｔｈｅ　ＩＢＭ　ＰＣ＆　ＰＳ／２’　Ｍ ｉｃｒｏｓｏｆｔ　Ｐｒｅｓｓ　１９８８年刊を参照されたい。こうして、グラ フィックスクリーンを記述するために必要とされた１６，０００バイトの代わり に、メモリの４０００バイトによって、テキストキャラクタのスクリーン表示の ための情報を格納することができる。各々８ビツトからなる、異なる２５６バイ トによって選択され得る２５６キヤラクタの各々について、１つのキャラクタフ ォントが、通常、１つのＲＯＭ　（ＲＯＭの方が揮発性メモリよりも安価である ）内に提供される。モニタスクリーンがリフレッシュされる毎に、ＡＳＣＩＩキ ャラクタ、その属性、および、対応するビットマツプの部分が、スクリーン上に 表示される画素の各行毎に読み出される。つまり、スクリーン上に表示されるべ きキャラクタの第１行については、その第１行の８０キャラクタが読み出され、 対応する属性か読み出され、そして、キャラクタＲＯＭのビットのトップの行が 読み出され、ディスプレイ上のトップの行の画素を駆動するためにディスの読み 出しは、再び行われ、今度は、キャラクタＲＯＭにおける第２行のビットが、こ れら８ｏキヤラクタの各々について読み出されディスプレイに送られる。キャラ クタが８ビツトの幅を有するキャラクタメモリにおいては、各キャラクタ、属性 、および、キャラクタフォントの部分は８回読み出される。

スクリーンを１回リフレッシュするために、スクリーン上の８画素毎に３バイト が読み出され、スクリーンがリフレッシュされる毎に４８．０００バイトが読み 出されることになる。電力消費を低減するために殆どのコンピュータにおいてＣ ＭＯ３を使用している。また、殆どの電力が、ＣＭＯＳトランジスタの対をスイ ッチングする段階に消費されるＣＭＯ３回路においては、スクリーンリフレッシ ュ毎に４８．０００バイトを読み出すキャラクタモードにおいて動作するディス プレイコントローラによって消費される電力は、スクリーンリフレッシュ毎に１ ６，０００バイトを読み出すグラフィックモードにおいて動作するディスプレイ コントローラによって消費される電力よりも、かなり高い。

大ボリュームのソフトウェアが上記のようなキャラクタモードで書き込まれるの で、新しいビデオコントローラはこのようなソフトウェアに適したものであるこ とが重要である。

発明の概要 本発明の第１の目的は、コンピュータディスプレイを駆動方法および構成によれ ば、ビットマツプメモリから直接にキャラクタモードにおいてディスプレイのス クリーンをリフレッシュすることにより、キャラクタデータから直接にスクリー ンリフレッシュデータをを発生する従来の方法に比較して電力を節約する。更に 、ディスプレイがＯＮである間、コンピュータのプロセッサがＯＦＦされるので 電力が節約される。

本発明は、キャラクタモードにおいて動作するときにはキャラクタメモリおよび ビットマツプメモリの両方を使用する。

スクリーンは、メモリから直接に読み出す回路によってリフレッシュされる。キ ャラクタメモリは、典型的なソフトウェアに適合する位置に置かれ、また、適合 するフォーマットを育する。変換回路は、ソフトウェアプログラムがキャラクタ メモリを変える時はいつでも、そのキャラクタメモリからビットマツプメモリを アップデート（更新）する。

本発明によれば、ソフトウェアがコンピュータの回路をキャラクタモードで操作 するかグラフィックモードで操作するかに係わりなく、スクリーンは常にビット マツプメモリからリフレッシュされる。重要なことは、コンピュータがディスプ レイのスクリーンのリフレッシュに参加しないことである。

コンピュータがキャラクタモードで動作するときは、キャラクタメモリは、本発 明の方法および構成を、現存する多数のソフトウェアプログラムにコンパチブル にする位置およびフォーマットに、キャラクタと属性のバイトとを入力する。

本発明は、上記のようなキャラクタおよび属性のバイトを、ビットマツプメモリ に格納される、対応するビットマツプに変換する回路を含むものである。キャラ クタメモリからビットマツプメモリに変換するには、更に付加的なステップおよ び回路が必要である。殆どの場合、ディスプレイスクリーンは、スクリーンの内 容が換えられるよりも遥かに頻繁にリフレッシュされるので、また、キャラクタ をビットマツプに置き換えるために必要なステップは、スクリーンをリフレッシ ュするに必要なステップに比較して、より少ない頻度で実行されるので、省電力 となる。

本発明は、例えば、マイクロプロセッサがプログラムを実行している間は、この マイクロプロセッサへのクロック信号の供給を切ることを含む、他の省電力の手 段もまた採用されているようなコンピュータにおいて使用されることが望ましい 。そのようなコンピュータは、本願発明と誼渡者が共通の、係属中の米国出願、 シリアル番号０７／３７３．４４０に記載されているので参照されたい。この場 合、マイクロプロセッサのクロックがＯＦＦであっても、分離されたクロックが ビットマツプメモリからのスクリーンのリフレッシュを制御する。このようなコ ンピュータは、ユーザにとっては動作しているように見えるが、キーを押下した り、外部モデムからビットを送信したりする外部動作を待つことによりコンピュ ータが消費する電力が節約される。このような状況においては、コンピュータに よって消費される全電力の大部分は、ディスプレイを駆動することによって消費 され、ディスプレイを駆動することにより消費される電力を節約するための手段 によって、コンピュータによって消費される全電力を大いに節約する二本発明に よれば、（キャラクタおよび属性を含む）キャラクタメモリに変更か加えられた ときにのみビットマツプメモリがアップデートされる。スクリーンリフレッシュ の大部分は、キャラクタメモリの変更なしに行われるので、ビットマツプメモリ からディスプレイを駆動することにより、ディスプレイを駆動するために使用さ れる電力を大いに節約するこキャラクタメモリにおいてアップデートされるべき 、それらのアドレスを格納する。ＣＰＵから供給された１つのアドレスがキャラ クタメモリの範囲内で認識されると、トランスレート（変換）フラグが「真」に 切替えられ、ビットマツプをアップデートするための変換が必要であることを示 す。そして、アップデートされるべきキャラクタまたは属性のアドレスが、（偶 数アドレスの）キャラクタであるか、（奇数アドレスの）属性であるか判定され る。このキャラクタ／属性の対は、キャラクタメモリからフェッチされ、キャラ クタメモリにおいてアップデートされる。ＭＤＡおよびＣＧＡにコンパチブルな ソフトウェアにおいては、属性バイトのビット３をｒＮにセットすることが、こ のキャラクタが太字にされるべきことを示す。ＣＲＴディスプレイにおいて行わ れるように、より強度の高いビームによってキャラクタを太字にすることは、液 晶ディスプレイにおいては出来ない。したがっのキャラクタフォントのセットが 使用される。こうして、ビット３が、キャラクタが太字であることを示すときに は、キャラクタフォントは第２のキャラクタフォントのセットから取り出される 。他の属性は、ディスプレイビットマツプに変換されるときにキャラクタに付与 される。例えば、ビットストリームは８個の２人力ＡＮＤゲート（または適当な 複数の論理ゲート）、８個の２人力ＸＯＲゲート、および、アングラインを発生 する回路を通過する。キャラクタが空白にされるべきときには、各ＡＮＤゲート の他方の入力に低レベル信号が印加される。キャラクタがカラー反転表示される べきときには、各ＸＯＲゲートの他方の入力に高レベル信号が印加される。キャ ラクタアドレスは、キャラクタに対応するビットマツプアドレスを与えるアドレ ス変換テーブルに印加される。このアドレスは、キャラクタビットの上側の行の ディスプレイビットマツプにおける位置を決定する。キャラクタの最初のバイト は、適宜、属性によって調整されたディスプレイビットマツプにおいて、このア ドレスに書き込まれる。１行あたり８０字の場合、キャラクタの次のバイトは、 この最初のバイトより８０高いアドレスに書き込まれる。これにより、この第２ のバイトは、第１のバイトの真下に位置することになる。このプロセスは、この キャラクタの全てのバイトについて繰り返される。

回路は、マイクロプロセッサのクロックによるタイミング制御の下に、この変換 機能を制御する。これらの変換ステラグラムにおけるアイドル時間に比較して小 さいものである。

例えば、ワープロプログラムにおいては、変換時間は、１分間に１００語タイプ するタイピストによるキーストロークの間の時間に比較して非常に短い時間であ る。また、この時間は、１２００ボーのモデム、成るいは更に、９６００ボーの モデムでバイトを転送するに要する時間と比較しても非常に短い。上述のディス プレイビットマツプのアップデートが一度行われると、マイクロプロセッサのク ロックがＯＦＦにされ、液晶ディスプレイのスクリーンはマイクロプロセッサが 介在すること無しにアップデートされ得る。

他の省電力の特徴として、１秒間に２〜４回発生するカーソルの明滅も、マイク ロプロセッサが介在すること無しに実行され得る。すなわち、マイクロプロセッ サがＯＮであるときに消費される電力が節約される。

１つの実施例においては、カーソルの上端および下端の高さをユーザが指定する ことにより明滅するカーソルサイズが指定される。例えば、明滅するアングライ ンまたは明滅する全ブロックが、カーソルのサイズとして選択され得る。ディス プレイビットマツプにおけるカーソルの位置は、ラッチ回路に保持される。好適 には３２．７６８ｋＨｚのクロック信号が分周されて、ディスプレイコントロー ラ内の回路に送られ、カーソルの位置のキャラクタまたはキャラクタの部分を、 カーソルサイズによって決定されるブランクスペースによって置き換えたり、置 き換えなかったりする状態を交互に繰り返させる。

他のキャラクタは、そのキャラクタの属性によって明滅しているものとして識別 され得る。もし、複数のキャラクタが、それらの明滅の属性のセットを有するな らば、どれか明滅するかを決定するために全てのキャラクタは周期的に（ある実 施例では１／４秒毎に）スキャンされる。明滅するキャラクタについては、キャ ラクタの状態が決定され、そして、変更される。もし、キャラクタがノーマルで あるようであれば、空白で置き換えられるであろう。また、もし、キャラクタか 空白で置き換えられたならば、それは、ノーマルなキャラクタとして書き直され るであろう。この明滅制御のための回路においては、ソフトウェアコマンドによ って無効にするための提案がなされる。

本発明のもう１つの新規な特徴は、スクリーンリフレッシュの間、ディスプレイ ビットマツプからディスプレイコラムドライバ回路に複数のバイトを提供する同 じバスがまた、ディスプレイビットマツプをアップデートするためのマイクロプ ロセッサによって使用される。マイクロプロセッサからの複数の制御信号が、ア ップデートされるべきデータを受信しつつある状態を、ディスプレイビットマツ プに対して示す。

しかしながら、スクリーンをリフレッシュする機能は、（電力節約のために）マ イクロプロセッサの制御無しに実行されるので、このリフレッシュ機能は、ディ スプレイビットマツプがマイクロプロセッサによって了ツブデートされる短時間 の間、継続する。ある複数の列に存在する複数の画素か、コラムドライバによっ て期待されるＯＮまたはＯＦＦであるかどうかを示すディスプレイビットマツプ からのデータの代わりに、バスは、ビットマツプをアップデートするために、マ イクロプロセッサからの高周波のクロックの制御の下に与えられたデータを転送 する。このデータは、容易に、誤って液晶ディスプレイの複数の列に印加される 。しかしなから、ディスプレイビットマツプをアップデートするに必要な時間よ り液晶ディスプレイの応答時間が長いならば、ＣＲＴ上の「スノー（ｓｎｏｗ） Ｊとして観察されるであろうところの、これらの信号は液晶ディスプレイには検 出されない。

図面の簡単な説明 図１は、本発明のビデオディスプレイコントローラが好適に動作するコンピュー タを示すシステム構成図である。

図２は、本発明のビデオコントローラによって使用される４つのタイプのメモリ 、キャラクタメモリ、キャラクタフォントのテーブル、アドレス変換テーブル、 および、ディスプレイビットマツプメモリを示す、図１のブロック１５のブロッ ク図である。

図３ａは、本発明のビデオコントローラによって実行される主な機能のブロック 図である。

図３ｂは、図３ａの変換ブロックを、より詳細に示すものである。

図３ｃは、図３ａの同期ブロック３０．０１０によって発生される複数の信号の タイミング図である。

図４ａは、図３ｂの変換ブロックによって実行される複数のステップを示すブロ ック図である。

図４ｂは、図３ａの同期ブロックによって実行される複数のステップを示すブロ ック図である。

図４０は、図３ａの明滅コントローラによって実行される複数のステップを示す ブロック図である。

図４ｄは、カーソルの明滅を制御するために実行される複数のステップを示すブ ロック図である。

図４ｅは、カーソルを動かし、サイズを決定するための制御を実行する複数のス テップを示すブロック図である。

図５は、図４ａ〜４ｄに示される複数のステップを実行する図３ａおよび３ｂの 複数のブロックの模式図である。

図６ａ〜６ｗは図５の模式図の構成を実現する詳細な模式図の構成をを示す図で ある。

好適な実施例の詳細な説明 ＩＢＭ　ＸＴコンピュータとコンパチブルな、本発明の好適な実施例においては 、キャラクタディスプレイは、１行あたり８０字で２５行を表示する。

モノクロームグラフィックアダプタ（ＭＤＡ）またはカラーグラフィックアダプ タＣＧＡにコンパチブルでであるところのアプリケーションソフトウェアにおい ては、２，０００キヤラクタが格納される。各キャラクタにおいて、第２のバイ トが属性を与える。ＭＤＡコンパチブルである白黒ディスプレイにおいては、こ れらの属性は、反転、明滅、太字、黒の空欄、白の空欄、アングライン付、およ び、ノーマルを含む。ＣＧＡコンパチブルであるカラーモニタにおいては、これ らの属性は、明滅、太字、前景カラー、および、背景カラーを含む。これらのキ ャラクタ属性を格納するメモリは、更に、２，０００キヤラクタを必要とする。

したがって、１頁の表示には４０００バイトのメモリが必要となる。参考までに 、１つのキャラクタを表示するためのビットマツプは、キャラクタあたり８バイ トを必要とし、１頁の表示にはトータル１６０８０バイトが必要である。ここで 、各バイトは、表示されるべきビットの実際のパターンを表現するものである。

ＣＧＡコードを使用するプログラムによって特定されるデータの白黒表示を提供 するという意味において、１つの好適な実施例は、ＭＤＡコンパチブルであると 共に、ＣＧＡコンパチブルに近いものである。この好適な実施例は、２つのキャ ラクタモードを提供する。１つは、１行あたり４０字を使用し、他方は、１行あ たり８０字を使用するＣＧＡグラフィックモードであって、これらのモードはソ フトウェアによって選択可能である。

キャラクタモードで動作する場合には、キャラクタメモリにおける情報は、本発 明に従って、ディスプレイにおいて画素を制御するディスプレイドライバによっ て読み出される１つのビットマツプメモリに変換される。１つの実施例において は、もし、ビットが１ならば、その画素は黒であり、ビットが０ならば、その画 素は白である。もし、文字“Ａ”（“Ａ”を表現するＡＳＣＩ　Ｉコードは“４ １”である）を表示したいならば、コンピュータのキーボード上で“Ａ”をタイ プすると、コンピュータは“４１”を検出する。“４１”に対応するビットマツ プは、キャラクタフォントテーブルから読み出され、ディスプレイビットマツプ 上の“Ａ”か現れるべき位置にロードされる。その上で、これがスキャンされて ディスプレイ上に表示される。

図１は、本発明の好適な実施例が動作するコンピュータのシステム構成図である 。このシステム構成図は、同一の醸渡人に譲渡された米国特許出願シリアルＮ　 ｏ　、　０７／３７３．４４０″Ｐ。

ｒｔａｂｌｅ　Ｌｏｗ　Ｐｏｗｅｒ　Ｃｏｍｐｕｔｅｒ　”において詳細に説明 されている。本発明は、図１のＬＣＤＲＡＭＩ　５および周辺ＡＳＩＣ１７の１ 部分に関するものである。

図２は、図１のブロック１５のブロック図であり、キャラクタフォントテーブル ２０３、および、キャラクタメモリ２０１における情報をディスプレイビットマ ツプ２０２における情報に変換する変換アドレステーブル２０４と共に、コンピ ュータプログラムによってロードされるキャラクタメモリ２０１、および、ディ スプレイを駆動するデータが取り出されるディスプレイビットマツプ２０２の両 方を含むものである。

キャラクタを表現する標準ブロックは８ビット単位であり、６４画素の正方形を 形成する。キャラクタフォントテーブル２０３は、好適にはＲｏＭであり、１２ ８ノＡＳＣＩ　Ｉ標準キャラクタ、および、システムに持前なものであり得る１ ２８キヤラクタを含む、全ての表示可能なキャラクタ、および、殆どの表示不可 能なキャラクタの幾つかの表現について、各々、上記のような８バイトを格納す る。このキャラクタフォントテーブル２０３は、複数の太字キャラクタのための ２５６のビットマツプからなる第２のセットを含む。キャラクタメモリ２０１か らスクリーンビットマツプメモリ２０２へ変換するためには、特定のキャラクタ に関係するビットマツプがキャラクタフォントテーブル２０３から読み出され、 このキャラクタの属性を用いて変換され、そして、スクリーンビットマツプメモ リ２０２の正しい位置にロードされることが必要である。ここで、ディスプレイ ドライバは、スクリーンビットマツプメモリ２０２から読み出して、ディスプレ イスクリーンへ電圧を印加する。

図３ａは、キャラクタメモリをアップデートするようにというＣＰＵ（コンピュ ータ　マイクロプロセッサ）からの命令に応答してキャラクタメモリ２０１およ びビットマツプメモリ２０２をアップデートする、本発明の好適な回路のブロッ ク図である。このブロック図において、既に存在するキャラクタに属性を付与す るための複数のステップか実行され、そして、既に存在する属性と共に新たなキ ャラクタをロードする複数のステップが実行される。これらのステップは、マイ クロプロセッサの介在なしに実行される。

変換ブロック３００は、キャラクタメモリ２０１からビットマツプメモリ２０２ へ変換するプロセスの間に、太字、アングライン、空白、および、反転を含む定 常的な属性を付与する。

明滅する属性は、明滅するキャラクタが状態を変える毎にビットマツプメモリ２ ０２をアップデートすることにより実現される。論理ブロック３０．０７０は、 この明滅機能を実現するために設けられている。

同様に、カーソルの明滅は、カーソルが明滅するときにビットマツプメモリ２０ ２をアップデートするか無効にすることにより実行される。カーソルは、基本的 には、スクリーン上の他のキャラクタに重なる。カーソルの位置は、好適には、 カーソル位置レジスタに保持され、カーソルの位置のキャラクタに重なって、表 示される状態と、表示されない状態とを交互に繰り返す。カーソルの明滅および 移動はブロック３０゜０５０の論理回路によって操作される。

同期ブロック３０．０１０は、図１のブロック１１に位置するディスプレイ発振 器の複数のパルスから分周して、複数の同期信号を発生する。これらの信号はデ ィスプレイビットマツプ２０２からのデータの液晶ディスプレイへのロード動作 を同期させる。

アドレスＭＵＸ　（マルチプレクサ’）３０．０２０は、共通のアドレスバスＸ Ａ　［０，，１４］上に以下の２つの機能のための複数のアドレスを出力する。

１つの機能は、ＣＰＵからの命令に応答してアップデートか実行されるときにキ ャラクタメモリ２０１およびビットマツプメモリ２０２にデータをロードする機 能であり、他の機能は、メモリがアップデートされないときに液晶ディスプレイ のスクリーンをリフレッシュする機能である。（複数のバスのラベルは、そのバ スに含まれるラインの数を示すものである。例えば、［０，、。

１３コという記述は、そのバスか１４ビット幅であることを示すこのビット幅の 記述方法は、この明細書および図面全てを通して使用される。） データＭＵＸ　（マルチプレクサ）３０．０９０は、逆にビデオコントローラか らＣＰＵヘデータを供給するものである。

キャラクタメモリ２０１からのデータは、スクリーンをスクロールするために、 そして、例えば、カーソルを移動させるためにＣＰＵによって使用される。

変換ブロック３００の説明 ＣＰＵによってアドレスがアドレスバスＡＤＤＲ［０，、。

１９］上に出力されると、変換ブロック３００において複数のステップからなる シーケンスが開始される。例えば、キャラクタメモリにおける属性のアドレスが アドレスバスＡＤＤＲ［０，、，１９］上に出力されると、この属性は、キャラ クタメモリ２０１に書き込まれ、ビットマツプメモリ２０２におけるキャラクタ への変更を発生するために使用されねばならない。変換ブロック３００は、一連 のデータをデータ出力バスＬＣＤＴＡ　［０，、，７］上に出力すると共に、一 連のアドレスをディスプレイアドレス出力バスＸＡ　［０，、。

１４］上に出力することを含む一連のステップを開始する。

ディスプレイアドレス出力バスＸＡ　［０，、，１４］上に出力するべきアドレ スの１つは、ＣＰＵによってバスＡＤＤＲ［０，、，１９］上に出力され、ビデ オディスプレイロード（ｌｏａｄ）３０　、　０５０内のアドレスラッチにラッ チされた属性のアドレスである。

図４ａは、図２のキャラクタメモリ２０１内のキャラクタメモリデータからディ スプレイビットマツプメモリ２０２内のデータへ変換するための複数のステップ のブロック図である。ＣＰＵが表示頁の範囲内で、あるアドレスへの書き込み動 作を実行するときには、ステップ４０１の変換フラグは「真」にセットされ、図 ２のビットマツプメモリ２０２をアップデートするシーケンスが開始される。

ステップ４０２に示されているように、ＣＰＵのアドレスが、変換されるべきキ ャラクタが存在することを示すときには、ＣＰＵから送られたキャラクタまたは 属性は、キャラクタメモリ２０１に書き込まれる。

図４ａのブロック４０３に示されているように、上記のアドレスは偶数アドレス か奇数アドレスかを判定される。ＭＤＡまたはＣＧＡに従って、図２の４０００ バイトキヤラクタメモリ２０１においては、複数のキャラクタが偶数のバイトに ロードされ、それらの属性は、奇数のバイトにロードされる。こうして、もし、 アドレスか奇数であるならば、属性が書き込まれ、もし、アドレスか偶数である ならば、ＣＰＵによってキャラクタか書き込まれる。

ステップ４０４に示されているように、（変更されない）対応するキャラクタは 、ビットマツプ２０２において所望するキャラクタ表現を発生するために正しい キャラクタ／属性の対が使用され得るようにフェッチされねばならない。同様に 、もし、アドレスが偶数であるならば、キャラクタが書き込まれ、そして、ステ ップ４０５に示されているように、対応する（変更されない）属性がフェッチさ れねばならない。

こうして、ビットマツプ２０２において所望するキャラクタ表現を発生するため の正しいキャラクタ／属性の対が得られる。

次に、図４ａのステップ４０６に示されているように、上記のキャラクタまたは 属性がそれに対して送られたキャラクタメモリ２０１におけるアドレスは読み出 され、変換アドレステーブル２０４に印加され、こうして、キャラクタのフォン トを出力するためにビットマツプメモリ２０２における対応するアドレスを得る 。変換アドレステーブル２０４におけるアドレスは、本実施例においては８行の 高さであるとして説明しているキャラクタのトップの行のアドレスである。

次に、ステップ４０７に示されているように、変換されるべき（番号０から２５ ５の）キャラクタ／属性の対のキャラクタバイトが８倍されてフォントテーブル ２０３において１１ビツトのアドレスを形成する。

フォントテーブル２０３に格納される文字“Ａ”の８バイトビツトマツプメモリ ブロツクは、テーブルＩの上側に示されている。何ら属性が付与されないときに は、０メモリブロツクにおける８バイトが、テーブル■の下側に示される方向に スクリーンビットマツプメモリ２０２に読み出される。

テーブル　Ｉ バイト１　０００１１１００＝１ｃ　ｈバイト２　００１１０１１０＝３６　ｈ バイト３　０１１０００１１＝６３　ｈバイト４　０１１０００１１＝６３　ｈ バイト５　０１１１１１１１＝７ｆ　ｈバイト６　０１１０００１１＝６３　ｈ バイト７　０１１０００１１＝６３　ｈバイトｓ　ｏｏｏｏｏｏｏｏ＝ｏｏ　ｈ 行Ｉ　ＸＸＸ 行２ＸＸＸＸ 行３　ＸＸ　ＸＸ 行４　ＸＸ　ＸＸ 行５　ＸＸＸＸＸＸＸ 行６　ＸＸ　ＸＸ 行７　ＸＸ　ＸＸ 行８ ステップ４０８に示されているように、キャラクタ／属性の対の属性部分は、こ の属性の、（そのキャラクタが太字であることを示す）ビット３が「１」かどう かについて判定される。もし、「１」ならば、キャラクタフォントテーブル２０ ３におけるアドレスは２０４８　（キャラクタあたり８バイトを２５６倍した数 ）増加され、同じキャラクタの太字板のアドレスに到達する。

ステップ４１０〜４１８においては、キャラクタフォントテーブル２０３から取 り出された８バイトが、ビットマツプメモリ２０２における対応するバイトを発 生するために使用される。ステップ４１０においては、キャラクタフォントにお ける８バイトの何れが変換されるかを示すカウンタがゼロにセットされる。ステ ップ４１１に示されているように、それから、最初のバイトがキャラクタフォン トテーブル２０３から、ステップ４０７または４０９にて指定される位置にフェ ッチされる。このバイトは、キャラクタの最上行における黒および白スペースに 対応する複数の０および複数の１からなるパターンを有する。例えば、変換され るべきテーブルが（ＡＳＣＩＩコード“４１”の）文字“Ａ”であって属性ビッ ト３が「０」である場合、テーブル■に示されているフォントにおける最初のバ イト０００１１１００は、ステップ４１３に示されているように、属性を付与す る回路に供給される。それから、フォントテーブル２０３のアドレスは１だけ増 加される。これは、ステップ４１２として示されているが、キャラクタフォント テーブル２０３のデータの８バイトの変換のためのループにおける、いかなる位 置においても起こり得る。ステップ４１３において属性を付与する回路は、その とき変換されているキャラクタのバイトを空白（ｂｌａｎｋ）にすることかでき る。この明滅は、明滅属性ビットに応答して、上記のバイトが通過する８個の２ 人力ＡＮＤゲートの入力にゼロを印加する（または上記のバイトが通過する８個 の２人力ＯＲゲートの入力に論理１を印加する）ことにより実行され、また、上 記のバイトが通過する８個の２人力ＸＯＲゲートに論理１を印加することにより 、このバイトのカラーを反転させることができる。

アングライン付の文字“Ａ”を表示するためには、実行されるソフトウェアプロ グラムは、文字“Ａ”を表現する上記のバイト“４１″に伴い、アングラインを 示す属性バイトが出力される様にする。上記のキャラクタの最後のバイトのみが 通過する８個の２人力ＯＲゲートに論理ｌを印加することによりアングラインが 付与される。この場合、位置４１のキャラクタは、キャラクタフォントテーブル ２０３から読み出され、文字Ａの最も下の部分を表現するバイトはオール１に置 き換えられ、フォントテーブル２０３からのキャラクタとしてビットマツプメモ リ２０２にロードされる。

ステップ４１４に示されているように、属性を付与するためのブロックを通過し た後、この調整されたバイトは、ステップ４０６にてアドレス変換テーブル２０ ４からフェッチされた位置においてビットマツプメモリ２０２に書き込まれる。

このバイトがビットマツプメモリ２０２に書き込まれた後、ビットマツプメモリ アドレスは８０増加され、これにより、８０バイト幅のビットマツプメモリは、 前のバイトの真下の位置を発生する。ステップ４１７に示されているように、カ ウンタｉは１増加され、フォントテーブル２０３からビットマツプメモリに第２ のバイトを読み出すために上記のプロセスが繰り返される。全ての８バイトが読 み出され、調整され、ビットマツプメモリ２０２にロードされると、そのキャラ クタのビットマツプへの変換は完了し、変換フラグはゼロまたは「偽」にセット される。

図３ｂと関連した図３ａの変換ブロック３００の説明図３ｂは、図３ａの変換ブ ロックを、より詳細に示すものである。もし、デコードブロック３０，０４０に よって決定されるように、アドレスがキャラクタメモリ２０１の範囲にあるなら ば、ブロック３０，０１０のシフトレジスタは、制御ブロック３０．０５０．３ ０．１１０．３０．０８０のステップからなるシーケンスを開始させる複数のパ ルスを送り始める。もし、バスＡＤＤＲ［０，、，１９］上のアドレスがキャラ クタメモリ２０１またはビットマツプメモリ２０２の範囲にあるならば、ブロッ ク３０．０５２のアドレスラッチＵ２７７、Ｕ２７６にラッチされる。このアド レスは、バスＤＡＤＲ［０，、、ｌ　３］上に現れ、アドレスＭＵＸ３０゜０２ ０か複数の制御信号によって選択されるとき、アドレスＭＵＸ３０．０２０の使 用に供される。ＤＡＤＲ［０，、。

１３］はステップ４０２（図４ａ）において、キャラクタまたは属性をキャラク タメモリ２０１に書き込むために使用される。このアドレスは、また、ステップ ４０４および４０５において、キャラクタメモリ２０１からキャラクタおよび属 性を読み出すためにも使用される。

最初の８クロツクサイクルにおいて、シーケンス制御ブロック３０．１００は、 アドレスＭＵＸ３０．０２０かアドレスをバスＤＡＤＲ［０，、，１３］上のア ドレスをアドレスＭＵＸ出力バスＸＡ　［０，、，１４］上に出力させる。上記 の出力バスの１５番目のビットはキャラクタメモリ２０１（ビット１４＝０）お よびビットマツプメモリ２０２（ビット１４＝１）の間で選択を行う。ここでは 、キャラクタメモリ２０１を選択するために１５番目のビットはゼロである。

ブロック３０．１００によって供給されるシーケンスの最初の２つのクロックに おいて、（図４ａのステップ４０２）、ＣＰＵからのバスＥＸＰＩ　［０，、， ７］上のデータはブロック３０．０３０のラッチＵ２にラッチされ、バスＬＣＤ ＤＴＡ　［０，、，７］上に出力されて、アドレスバスＤＡＤＲ［０，、，１３ ］上のアドレスに印加される。ＣＰＵによって書かれたデータが（ＡＤＤＲ［０ ，、，１９］の最下位ビットがゼロである）１つのキャラクタであるならば、ブ ロック３０．０３０のラッチＵ３にラッチされる。

第３および第４のサイクルにおいては、（ステップ４０４および４０５）対応す るキャラクタまたは属性のアドレスは、ＤＡＤＲ［０，、，１３］アドレスバス 上の最下位ビットを反転することにより、出力バスＸＡ［０，、，１４］に出力 される。これにより、対応するキャラクタまたは属性をフェッチする。ここで、 このキャラクタまたは属性はそれぞれのラッチ回路にラッチされる。

第５から第８のクロックサイクルにおいては、ラッチＵ２７６／２７７にラッチ された（ステップ４０２）アドレスは、シーケンスコントローラ３０．１００に よってアドレス変換テーブル２０４に印加され、変換されたアドレスはバスＤＳ ＰＤＴＡ　［０，、，７］上に読み出され（２バイトに４サイクルを要する）ブ ロック３０．０５５のラッチＵ２６３およびＵ２７４にラッチされる。

ここで、シーケンス制御ブロック３０．１００は、ブロック３０．０５７の５ビ ツトカウンタをスタートさせる。この５ビツトカウンタは、ブロック３０．０５ ０のラッチＵ２５０にラッチされた８ビツトのキャラクタコードに付加されて、 １１ビツトのアドレスと２ビツトの制御ビットを形成する（ステップ４１Ｏ）。

最上位１１ビツトは、ビットマツプメモリ２０２にロードされるべきフォントの 先頭のバイトのフォントテーブル内のアドレスである。上記の８ビツトのキャラ クタコードに３ビツトを付加することは、このキャラクタコードを８倍すること になり（図４ａのステップ４０７）、フォントテーブルにおける行アドレスを発 生する。上記の最下位の複数のビットは制御ビットである。ＲＯＭＡＣと称され るこれら２つの制御ビットの上位の方はブロック３０．０５５内のマルチプレク サＵ２６６／Ｕ２７５を、（読み出される）フォントテーブルアドレスと（書き 込まれる）ビットマツプアドレスとの間で切り替える。

属性ラッチＵ３の第３のビットは、１２ビットフォントアドレスＲＯＭＡＤＤＲ ［０，、，１１コの上位ビットとして接続される。もし、３０．０３０の属性ラ ッチＵ３における属性における（キャラクタが太字にされるべきことを意味する ）ビット３が「１」のときは、ＲＡＭＡＤＲＩ　１の上位ビットは「１」にセッ トされ、図４ａのステップ４０９に示されているように、フォントテーブルのア ドレスは２０４８増加される。

ステップ４１１から４１７においては、ブロック３００はフォントテーブル２０ ３から８バイトを読み出してビットマツプ２０２に書き込む。ブロック３０．１ １０における論理回路は、アドレスＭＵＸ３０．０２０が、バスＶＤＡＤＤＲ［ ０，、，１３コ上の信号を出力バスＸＡ［０，、，１４コに印加させる。このシ ーケンスの間に、この上位出力ビットは０と１との間で切り替わり、フォントテ ーブル２０４が読み出されるときには０に、ビットマツプメモリ２０２が書き込 まれるときにはｌに切り替わる。

フォントテーブルから１バイトをフェッチするためには、ブロック３０．０５０ 内のアドレスＲＯＭＡＤＲ［０，、。

１１１は、高レベルＲＯＭＡＣ信号に応答してバスＶＤＡＤＤＲ［０，、，１３ ］に印加される（これは次にアドレスＭＵＸ出力バスＸＡ［０，、，１４］に印 加される）。高レベルＲＯＭＡＣ信号はまた、動作が「読み出し」であることを 示し、フォントテーブル２０３から読み出されたデータはブロック３０．０３０ のラッチＵ２にラッチされるべきことを示す（ステップ４１１）。

クロックサイクル１１および１２には、ブロック３０．０３５を使用して反転お よび空白の属性をラッチＵ２にラッチされたデータに付与する（ステップ４１３ ）。

クロックサイクル１１および１２においては、属性によって修正されたデータを ビットマツプメモリ２０２に書き込むために使用されるアドレスは、ラッチＵ２ ６３およびＵ２７４からバスＬＡＬＡＴ　［０，、，１３コに出力される。（ク ロックサイクル１１および１２の間、ＲＯＭＡＣは低レベルであり、ＬＡＬＡＴ 　［０，、，１３コ信号を、ＭＵＸ　Ｕ２６６／Ｕ２７５のＶＤＡＤＤＲ［０， 、，１３］出力バス上に出力させる。） クロックサイクル１２の終了時には、複数のＬＡＬＡＴ［０，、，１３］信号は ＡＤＤ８０ＡＬＵブロック３０．０８０を通過して、（ＲＯＭＡＣの制御の下に ）ラッチＵ２６３／Ｕ２７４に格納されたアドレスに８０を加える（ステップ４ １５）。ＲＯＭＡＣ信号が高レベルになると、新しい値がラッチされて、ブロッ ク３０．０５２内の５ビツトカウンタがフォントテーブルアドレスを１増加させ る。（ステップ４１２）。

フォントテーブル行アドレスが８に等しいときに、全ての行が変換されたことに なる。５ビツトカウンタは、最終カウントに到達したことを示す信号を送り、変 換は停止する。

図３ａの同期ブロック３０．０１０の説明図３の同期ブロック３０．０１０は、 液晶ディスプレイの行および列にデータを印加するために一連の同期信号を提供 する。同期ブロック３０．０１０はまた、そのときロードされている液晶ディス プレイアドレスをバスＬＣＤＡＤＤＲ［０，、，１３］上に出力してアドレスＭ ＵＸ３０．０２０に送る。図４ｂは、図３の同期ブロック３０．０１０によって 実行されるステップを示すものである。２つのコラム（列）ドライバクロックが ８個のコラムドライバチップ（図示しないが、係属中の米国出願シリアル番号０ ７／３７４．３４０、発明者Ｊｏｎｅ　Ｐ、　Ｆａｉｒｂａｎｋｓ、　Ａｎｄｙ 　Ｃ，Ｙｕａｎ、　ａｎｄ　Ｌａｎｃｅ　Ｔ、　Ｋｌｉｎｇｅｒ　。

ＰＯＷＥＲＳＹＳＴＥＭ　ＡＮＤ　５ＣＡＮ　ＭＥＴＨＯＤ　ＦＯＲＬＩＱＵＩ Ｄ　ＣＲＹＳＴＡＬ　ＤＩＳＰＬＡＹ“を参照のこと）を駆動する。ここで、各 コラムドライバチップは６４０コラムのディスプレイのうち８０コラムを駆動す る。コラムドライバの回路内において長いシフトレジスタを通してデータを切り 替えるための電力を節約するために、コラムドライバの２以上のセットに別々に クロックを与えることが望ましい。もし、データの６４０コラムか１つのシフト レジスタを通してシフトされるならば、ディスプレイが駆動されている間、その シフトレジスタの入力における複数のトランジスタは絶えず切り替えられ、これ により、電力を消費する。２以上のシフトレジスタを使用することにより、切り 替えられるトランジスタの数は減らすことができる。本実施例においては、２つ のシフトレジスタが使用される。こうして、１つのシフトレジスタの中の複数の トランジスタは、他のシフトレジスタがロードされている間、１つのシフトレジ スタの中のトランジスタは動作しないように保持される得る。より多く且つ短い シフトレジスタを有する他の実施例においては、より多くのトランジスタを非動 作状態に保持することにより、更に、電力を節約することができる。しかしなが ら、より多くのシフトレジスタを設けることは、更にクロック信号を印加するた めに更にピンを必要とする。ブロック４２１に示されているように、（３２０コ ラムに対応する）最初の４０バイトにおいては、ディスプレイクロック信号はコ ラムクロックｌに印加され、コラムクロック２は低レベルに保持される。ステッ プ４２２および４２３は、この最初のコラムクロックがディスプレイによって駆 動される間にコラムカウンタは４０に増加される。同様に、ブロック４２４．４ ２５、および、４２６に示されているように、コラムカウンタが４１から８０に 増加される間、第２のコラムクロックはディスプレイクロックによって駆動され る。ステップ４２５の“ｙｅｓ”出力によって示されるように、コラムカウンタ が８０に到達すると、ステップ４２７は、次の行が駆動されるべきことを示す、 行うロックパルスが送られることを示す。

この行カウントは同時に増加される。また、同時に、ステップ４２７においては 位相カウントが増加される。ここで、位相とは、ディスプレイスクリーンの画素 を通して印加される電圧の極性のことを言う。ディスプレイの画素を通して印加 される電圧の極性は、ディスプレイの劣化を避けるために周期的に反転される。

この極性反転は１つの位相信号によって制御される。この実施例においては、ソ フトウェアによって、この位相信号か１．　２．　４．　または、８行の何れか 毎に反転されるように選択するようにできる。周辺ＡＳＩＣ１７内のレジスタ内 にソフトウェアによってセットされる値は、同じ極性において駆動されるであろ う行の数を決定する。ブロック４３２に示されているように、この位相カウンタ は、この同じ極性において駆動されるであろう行の数と比較される。

位相カウンタがこの値に到達すると、ステップ４３３に示されているように、位 相が反転され、位相カウンタはゼロにセットされる。従来の２５行２００列のデ ィスプレイの代わりに、本発明の好適な実施例においては、画面の底部にステー タスラインを表示するための付加的な１行が加えられ、各６４０画素に２０１行 が、あるいは、１２８，６４０画素が与えられる。

ステップ４２８に示されているように、新しく増加された行カウントは２００と 比較される。ディスプレイには２００行があるが行カウントは０から始まる。こ うして、行カウントが２００に等しくなると、２０１番目の行かディスプレイに 送られる。この２０１番目の行は本実施例におけるステータス行である。データ は初めに複数のコラムドライバにシフトされ、これらのコラムドライバは、続い て、そのデータを複数のコラムにラッチする。データの表示は、次の行がディス プレイドライバに送られている間に行われる。したがって、ステップ４２８の後 、新しいスクリーンリフレッシュサイクルの最初の行が複数のディスプレイコラ ムドライバに送られている間に、上記の追加の行カウントがなされる。ステップ ４３０においては、“行カウント＝２０１？”という問いに対する答えが“ｙｅ ｓ”のときには、行カウンタはリセットされ、ディスプレイスクリーンにおいて 最初の行にデータをラッチし始めるようにする、フレーム同期パルスが送られる 。

ビットマツプメモリ２０２は、図３ａおよび３ｂに関連して説明された回路にお ける方法によってアドレス指定可能であり、また、バスＡＤＤＲ［０，、，１９ ］上のビットマツプアドレスおよびバスＥＸＰＩ　［０，、，７］上のデータを 印加することによりＣＰＵから直接にアドレス指定可能である。

この直接のアドレス指定方法はグラフィックモードにおいては常に使用され、キ ャラクタモードにおいても、ビットマツプメモリの２０１行にデータをロードす るために使用される。

更に、複数のキャラクタの１つにおいて動作するときに、ビットマツプメモリ２ ０２にデータを上書きすることが可能である。これにより、複数のキャラクタと 複数のグラフィックの両方をスクリーン上に作成することができる。

本実施例においては、２０１行におけるデータは、ビットマツプメモリ２０２に 直接に書き込むことにより、ＣＰＵによって発生される（ソフトウェアがキャラ クタモードで動作していても）　ｏ　Ｂ　Ｉ　ＯＳ　（ｂａｓｉｃ　１ｎｐｕｔ １０ｕｔｐｕｔ　ｓｙｓｔｅｍ）は、このステータス行２０１を使用して、ディ スクがアクセスされている、キャブスロック（ｃａｐｓ　１ｏｃｋ）　ＯＮ、ナ ンバロック（ｎｕｍｂｅｒ　１ｏｃｋ）　ＯＮ、および、アラームがセットされ ている等の情報を表示する。

画素の０Ｎ１０ＦＦの状態を維持するためにディスプレイは周期的にリフレッシ ュされねばならない。ディスプレイスクリーンのリフレッシュは、好適には、５ ０回／秒である。

約８００　ｋＨｚの周波数を有する発振器か、リフレッシュ速度を制御する複数 のタイミング信号を発生することによりリフレッシュの論理回路を制御する。デ ィスプレイをリフレッシュするために、複数のディスプレイドライバは、１．２ ５マイクロ秒毎にディスプレイビットマツプメモリ２０２から１バイト（８画素 ）を読み出す。すなわち、各クロックサイクル毎に１バイトのデータがビットマ ツプメモリ２０２からコラムドライバシフトレジスタに読み出される。画素デー タは１度に１バイト読み出されるので、リフレッシュ毎に１２８６４０画素／８ 画素＝１６，０８０バイトが読み出される。

これらのバイトは、２つのシフトレジスタに入力される。各シフトレジスタは、 ひと続きのセイコーＳＥＤ　１６３１／ＤＡＡコラムドライバチツプを含んでな るものである。これらのシフトレジスタには、各々、３２０ビツト（４０バイト ）がロードされ、それらは、次に、ディスプレイのそれぞれのコラムにラッチさ れる。１行について８０バイトがシフトレジスタに読み込まれた後、ステップ４ ２７に示されているように、コラムクロックパルスを８０分周した行うロックパ ルスによって、目的の位置にシフトされたばかりのコラムデータが複数のコラム ラッチにロードさせられる。その上で、次の行のデータが目的の位置に向けてシ フトを開始する。行カウンタが１９９に到達すると、（ナンバＯから１９９まで の）２００のキャラクタ打金てが読み出され、複数のコラムドライバにロードさ れる。この図において、行２００はステータス行である。ステータス行（行２０ ０）か読み出された後、ステップ４２８に示されているように、ビットマツプア ドレスはゼロにセットされる（ステップ４２９）。しかしながら、その行の全て の列かシフトレジスタに入力されるまで、コラムシフトレジスタにおけるデータ はラッチされず複数のコラムに印加されないので、付加的ステップ４３０におい ては、フレーム同期パルスを送って表示を頁の先頭に移動させる前に２０１まで カウントする。

複数のバイトが、ビットマツプメモリ２０２から図１のブロック１４に位置する 複数のディスプレイドライバに連続的に与えられる。これらのバイトは、ディス プレイにおける１２８６４０画素（本実施例では）の状態を制御するために適当 な回数、電圧を印加する。ブロック１４の複数のディスプレイドライバは、本願 発明と譲渡者が共通の、係属中の米国出願、シリアル番号０７／３７４．３４０ に記載されているので参照されたい。殆どの画素は、ビットマツプの中のデータ のビットと１対ｌの関係にある。しかしながら、１３０，５６０画素を使用する 本発明の好適な実施例においては、ビットマツプ２０２において１行のビットを 占有するステータスラインは、視認性を向上させるために４ビツトの高さのライ ン上に表示される。

図３ａの明滅（ｂｌｉｎｋ）スキャンブロック３０．０７０の説明キャラクタメ モリ２０１の属性バイトにおいて８番目のビット（ビット７）は、そのキャラク タが明滅することを示すものである。本発明の好適な実施例においては、ディス プレイが明滅するキャラクタを含むか否かの表示を保持する。もし、何れかのキ ャラクタが明滅するならば、全キャラクタをスキャンして、どのキャラクタが明 滅すべきかを決定して、その位置においてビットマツプメモリ２０２をアップデ ートする。

図４０は、明滅スキャンブロック３０．０７０によって実行される複数のステッ プを示すものである。ステップ４１１に示されているように、タイマが、明滅す るキャラクタをスイッチングする時間（本実施例では！／４秒毎）が経過したか 否かを決定する。この時間が経過すると、ステップ４４２に示されているように 、明滅するキャラクタの位置に空白が書き込まれるべきであることを示すフラグ は、その逆の状態に切替えられる。明滅スキャンアドレス、すなわち、キャラク タ／属性の対を格納するキャラクタメモリ２０１のアドレスは、ゼロにセットさ れる。図４０は、ステップ４４３において、ディスプレイが明滅するキャラクタ を含むか否かについて示すフラグが調べられることを示すものである。成るいは 、このフラグはステップ４４２の前に調べられてもよい。

もし、少なくとも１つの明滅キャラクタが存在するならば、ブロック４４３にお ける問いの答えは“ｙｅｓ“であり、最初の属性バイトの７番目のビットがステ ップ４４４にて読み出され、その値が、キャラクタが明滅することを示すｒＮか どうかか調べられる。この属性は、キャラクタメモリ２０１の位置０００１に格 納される、キャラクタメモリ２０１の位置００００におけるキャラクタについて の属性である。もし、このキャラクタか明滅するようにセットされていないなら ば、ステップ４４６における明滅スキャンアドレスか増加され、キャラクタメモ リ２０１における次のアドレス対において、このプロセスか繰り返される。ある 属性か、そのキャラクタが明滅するようにセットされるべきであることを示すな らば、ステップ４４７において、［空白を書くＪフラグの状態が調べられる。も し、このフラグが「１」にセットされているならば、空白キャラクタがビットマ ツプ２０２に書き込まれる。

この空白キャラクタを書き込むために、アドレスは、図４ａを参照して説明した ように変換され、オールゼロのフォント（または、他の実施例においてはオール １のフォント）が変換されたアドレスに書き込まれる。もし、「空白を書く」フ ラグが「０」にセットされているならば、そのときスキャンされたキャラクタ／ 属性の対に格納されるキャラクタが図４ａに示されているように変換され、他の 属性については図４ａに説明されたように付与されて、ビットマツプ２０２にお ける、その位置に書き込まれる。このプロセスは、メモリ２０１の全てのキャラ クタ／属性の対について繰り返される。

こうして、同時に表示されるメモリ２０１の全頁が明滅キャラクタについてスキ ャンされ、メモリ２０２における、このようなキャラクタが１／４秒毎に（成る いは、他の間隔毎に）アップデートされ、これにより、明滅か実現される。この アップデートは、少なくとも、従来行われていたリフレッシュのとき毎のアップ デートに比較すれば頻繁ではない。したかって、低電力による表示制御を行いつ つ明滅機能か実現できる。

キャラクタメモリ２０１には実際には４頁のキャラクタメモリが格納される。そ して、スクリーンに表示するためのビットマツプメモリ２０２には、４頁のうち １頁のみが一度に格納される。これらの頁のうち１頁のみが実際にビットマツプ メモリ２０２に変換され、表示されるので、明滅キャラクタについてスキャンさ れ、メモリ２０２のアップデートに使用されるのも、キャラクタメモリ２０１に おける４頁のうち１頁のみである。

図３ａのカーソル制御ブロック３０．０６０の説明カーソル制御ブロック３０． ０６０は、カーソルの明滅および移動の両方を制御する。カーソルアドレスは、 カーソル制御ブロック３０．０６０内に、キャラクタメモリアドレスおよびビッ トマップメモリアドルスの両方として格納される。

カーソルのキャラクタメモリアドレスを格納するカーソル制御ブロック３０．０ ６０内のレジスタは、カーソルを移動させるコマンドが現れたときにＣＰＵによ って読み出される。

カーソルのビットマツプメモリカーソルアドレスを格納するカーソル制御ブロッ ク３０．０６０内のレジスタは、ディスプレイに送られるデータに、このカーソ ルアドレスを適用するだめに、このデータと比較するために使用される。

カーソル明滅 前述の他の明滅キャラクタと同様な方法で、カーソル明滅を実現することができ る。カーソルは、キャラクタによって占められる全ブロックとは異なるサイズを 有するかもれない。

この場合、カーソルの位置におけるビットマツプの補正の際には、カーソルの位 置と共に、カーソルのサイズおよび形状についても考慮する必要がある。しかし なから、カーソルは、他に明滅するキャラクタがないときにも頻繁に現れるので 、１つのカーソル位置毎にビットマツプ全体をアップデートすることを要求しな い論理回路構成が望まれる。ビットマツプ２０２から別に格納されたカーソルを 有することが、より効率的である。そして、これが、ここで説明する本実施例で ある。更に、カーソルは、他のキャラクタの明滅とは異なる周波数で明滅させる ことが望ましい。

図４ｄのステップ４６１に示されているように、スクリーンに表示するために複 数のディスプレイコラムドライバに、その時、送られているバイトのビットマツ プアドレスは、カーソルの位置と比較される。このカーソル位置は、ＣＰＵによ ってビデオコントローラに供給されたものから変換されたものである。その結果 、カーソルの位置は、スクリーンに送られるバイトの位置と直接に比較され得る 。このステップは、様々な方法で実現できる。１つの方法によれば、カーソルの 位置およびサイズは、カーソルによって占められる１から８のビットマツプ位置 のセットに変換される。カーソルが８行キャラクタの１行より高いサイズを有す るならば、カーソル位置に一致するものは２バイト以上見付けられるであろう。

そして、明滅がアクティブのときは、これら２バイトはカーソル表示に置き換え られるであろう。ビットマツプバイトを他の如何なるバイトと置き換えることも 可能であるか（例えば、カーソルは、カーソル位置におけるキャラクタの代わり に、明滅するＸとすることもできる）、ここに詳細に説明される実施例では、単 に、カーソルの上限および下限を定義して、ＭＤＡおよびＣＧＡの回路板と共に 使用されるＭｏｔｏｒｏｌａ６８４５のＩＣチップに対応するソフトウェアプロ グラムに従って、上記の上限および下限の範囲内のソリッドなブロックとしてカ ーソルを形成することができる。

複数のバイトからなるカーソルの各ビットマツプアドレスの位置が格納されてい る本実施例によれば、複数のカーソル位置の１つが複数のコラムドライバに転送 されているバイトのアドレスに一致するときは、カーソルがアクティブかどうか （すなわち、カーソル明滅がそのときＯＮかどうか）を見るためにテストフラグ が調べられる。もし、アクティブであれば、ディスプレイの複数のコラムドライ バに転送される２進数のバイトが、バイト１１１１１１１１で置き換えられる。

この方法には、カーソルが反転されたキャラクタに重られるときにはカーソルを 視認することが困難となるかもしれないにも関わらず、カーソルの見え方を変更 することかできないという欠点がある。上記の実施例の１つの変形においては、 カーソルの位置のキャラクタの反転属性の特徴か、カーソルかカーソル制御ブロ ック３０．０６０によって動かされ、ラッチされるときに読み取られる。図４ｄ に示されているステップにおいては、キャラクタが反転されているときには黒（ バイトＯＯＯＯＯＯＯＯ）で覆うことにより、上記の反転の特徴を利用している 。図４ｄのステップでは、カーソル制御ブロック３０．０６０に対して、カーソ ル位置の最上行のアドレス、および、その下の７つのフォントテーブル行の１つ のアドレスのみを格納すること、および、このカーソルブロックの上限および下 限を付加的に格納することを要求する。

ステップ４６１に示されているように、そのときコラムドライバに転送されてい るバイトのビットマツプアドレスは、カーソルの位置のキャラクタの最上行のビ ットマツプアドレスであるところの、カーソル位置のアドレスと比較される。こ れらのアドレスが一致したときには、ステップ４６２が実行される。ステップ４ ６２では、カーソルブロックが転送された行（この位置における最上行）をカバ ーするか否かが判断される。もし、カーソルが、このキャラクタの最上行をカバ ーしないならば、そのとき転送されているバイトの置き換えは行われないであろ う。ステップ４６７においては、カーソルの位置のキャラクタの８番目の行が転 送されたか否かを判断する。もし、否であれば、８進カウンタがインクリメント され、複数のコラムドライバに転送されているバイトのアドレスと比較されるべ きアドレスが８０増加される。次に、ステップ４６１に戻って、ビットマツプア ドレスか、再び、カ−ツル位置と比較される。８０バイトの後、これらのアドレ スは再び一致するであろう。転送されているキャラクタバイトは、カーソルの行 ２の上にあるであろう。そして、カーソルの行２は、ステップ４６２において再 び複数のカーソルサイズマーカーと比較されるであろう。もし、カーソルの行か 、カーソルの規定された上限および下限の範囲内にあることか認識されたならば 、制御はステップ４６３に移り、カーソルが、そのときアクティブ（ビットマツ プキャラクタ上に重られている）かどうかを見るために時間が調べられる。もし 、カーソルが、そのときアクティブでないならば、制御はステップ４６７に進み 、それから、ステップ４６８に進んで、カーソルの行と、比較のためのカーソル のアドレスとが再び増加される。

このプロセスにおいて時間が経過した後においては、ステップ４６３はカーソル がアクティブであること、すなわち、カーソルの明滅が、カーソル位置のキャラ クタに重られるべきであるということを示すであろう。この場合、カーソル位置 が格納されたときにセットされたフラグが、その位置においてキャラクタが反転 かどうかを見るために調べられる。もし、反転であれば、ステップ４６６におい て、キャラクタの行はバイトｏｏｏｏｏｏｏｏによって置き換えられる。もし、 キャラクタが反転でなければ、ステップ４６５においてバイト１１１１１１１１ によって置き換えられる。カーソルの８番目の行に到達すると、ステップ４６７ にて、制御はステップ４６８に移り、カーソルの行が１にリセットされ、カーソ ル位置もカーソルの第１の行にリセットされる。元のカーソル位置の最上の行は 、８つの行が比較されたときの再使用のために格納されてもよく、成るいは、８ つの行が比較されたときカーソルの位置は５６０減じられてもよい。

カーソルの動き 移動とサイズ決定の機能は図４ｅに示されている。カーソルの動きは、ＣＰＵに よって制御される。ＣＰＵは、ステップ４８１に示されているように、アドレス バスＡＤＤＲ［０、、，１９］上で、一連のレジスタをアドレス指定することに より、このプロセスを開始させる。カーソルアドレスと、続く複数のバイトとが 、新しいカーソル位置を示すためにＣＰＵから送出されねばならないことを示す ために、２バイトのデータが存在する。下ＣＰＵは最初にインデックスレジスタ のアドレスを出力する。このインデックスは、カーソル制御ブロック３０．０６ ０における２つのカーソルレジスタの何れかを選択する。このインデックスレジ スタに送られる、対応するデータは、カーソルアドレスの上または下のバイトが カーソルレジスタに送られるであろうか、成るいは、このカーソルのトップおよ びボトムが送られるべきかどうかを示すものである。これらのレジスタは、Ｍｏ ｔｏｒｏｌａ　６８４５のレジスタに同等のものであって、ＭＤＡおよびＣＧＡ のソフトウェアはこれらのレジスタのために書かれたものである。上記のインデ ックスが、カーソルアドレスの部分がカーソル位置高バイトレジスタまたはカー ソル位置像バイトレジスタにロードされることを示すときには、ステップ４８３ に示されているように、システムＡＳＩＣ１８（図１）からの複数の信号がチェ ックされて、アドレスが読み出されるべきか、成るいは、書き込まれるべきかを 示す。もし、これらの信号が、アドレスが書き込まれるべきであると示すときは 、上記のカーソル位置は、バスＥＸＰＩ　［０，、，７］上のデータからラッチ される。もし、これらの信号が、アドレスが読み出されるべきであると示すとき は、ステップ４８４に示されているように、アドレスレジスタ内のデータがバス ＣＲＳＲ［０，、，１３コからデータＭＵＸ３０．０９０を介してＣＰＵに送ら れる。動作が書き込みであるときは、ステップ４８５は、データバスＥＸＰＩ　 ［０，、，７］上のデータがカーソル位置レジスタ（Ｍｏｔｏｒｏｌａ　６８４ ５と同等のインデックスレジスタによって指定される高バイトまたは低バイト） にラッチされることを示す。新しいカーソル位置のデータがラッチされると、プ ログラムが４０Ｘ２５モードで動作しているかどうかを示すレジスタがステップ ４８６に示されているようにチェックされる。もし、プログラムが４０Ｘ２５モ ードで動作しているならば、ステップ４８７に示されているように、カーソル位 置アドレスは２倍される。このアドレスはキャラクタモードのフォーマットであ るので、ビットマツプメモリのフォーマットに変換されねばならない。したがっ て、ステップ４８８に示されているように、カーソル制御ブロック３０゜０６０ 内のカーソル位置レジスタの２バイトにおけるアドレスのアドレス変換が、カー ソル位置アドレスを使用してアドレス変換テーブル２０４から読み出される。ス テップ４８９に示されているように、このキャラクタが反転かどうか、および、 このカーソルがオール白てなくオール黒として表示されるべきかどうかを決定す るために、カーソルの位置のキャラクタの属性もまた、読み出されてカーソル制 御ブロック３０．０６０にラッチされる。

カーソルの明滅およびカーソルの動きを実現するための回路図４ｄおよび４ｅに 示される上記の明滅および移動のステップは、カーソル制御ブロック３０．０６ ０によって実現される。

カーソルの明滅の機能はビットマツプ２０２をアップデートすることなしに達成 される。カーソル制御ブロック３０゜０６０は、バスＬＣＤＡＤＤＲ［０，、， １３］上の複数の信号を入力する。バスＬＣＤＡＤＤＲ［０，、，１３］上のア ドレスは、スクリーンをリフレッシュするために送られるデータのアドレス指定 を行うものである。これらのアドレスデータは、カーソル制御ブロック３０．０ ６０に格納される（ビットマツプフォーマットに変換された）カーソルアドレス と比較される。アドレスが一致するときには、カーソル制御ブロック３０，０６ ０は、変換ブロック３００に対して、ビットマツプメモリ２０２へのチップセレ クト信号をＯＦＦにするための信号を送り、カーソルデータ（キャラクタが反転 のときはｏｏｏｏｏｏｏｏ、キャラクタがノーマルのときは１１１１１１１１） をバスＬＣＤＤＴＡ　［０，、，７］に印加する。複数のコラムドライバは、こ れらのバスから連続的に読込みを行う。こうして、これら複数のコラムドライバ は、カーソル制御ブロック３０．０６０の制御の下に変換ブロック３００によっ て印加された、置き換えられたデータを読み込む。

カーソル移動機能は、ＣＰＵとカーソル制御ブロック３０゜０６０との間の相互 作用によって達成される。カーソル制御ブロック３０．０６０においては、デー タＭＵＸ３０．０９０がデータを、バスＣＲ３Ｒ［０，、，１３］から、ＣＰＵ に導くバスＤＳＰＤ　［０，、，７］に出力するようにして、（カーソルアドレ スおよびサイズパラメータのどの部分が送られるかを示すように複数のインデッ クスレジスタをセットすることにより）データバスＥＸＰＩ　［０，、，７］を 通してカーソル制御ブロック３０．０６０内の複数のカーソルレジスタに、新し いカーソル位置を示す複数のバイトを送ることにより、カーソル位置がＣＰＵに 送られる。

アドレスＭＵＸデコードブロック３０．１１０の説明明滅データバスＢＬＫＡＤ ＤＲ［０，、、ｌ　３］は、アドレスＭＵＸ３０．０２０に到る複数の信号の中 でもよとも高い優先度を有する。カーソルバス（カーソルを移動するためのもの であってかそを表示するためのものではない）ＣＲ３Ｒ［０，、，１３］は次に 高い優先度を有する。キャラクタ変換／＜スＶＤＡＤＤＲ［０，、，１３］　は 第３の優先度を有する。ＣＰＵは新しいキャラクタまたは新しいカーソル位置の 何れか一方のみを送り、両方を同時に送ることはしないので、実際には、これら の第２および第３の優先度は等しい。

もし、２つの信号、例えば、「明滅」および「変換」か同時に上記のバスの使用 のために競合したならば、「ビジー」フィードバック信号が「変換」の方をホー ルド状態にする。この優先制御は、変換ブロック３００のブロック３０．１００ および３０．１１０によって実現される。

図３ａのアドレスＭＵＸ３０．０２０の機能キャラクタおよび属性は変換されも アップデートされもしないので、アドレスＭＵＸ３０．０２０によってバスＸＡ ［０，、，１４］上に出力されるアドレスは、同期ブロック３０．０１０によっ て供給されるアドレスＬＣＤＡＤＤＲ［０，、，１３］である。（バス［０，、 ，１４］上の１５番目のビットはメモリ２０１とメモリ２０２の間の選択を行う 。）バスＬＣＤＡＤＤＲＣＯ，、、ｌ　３コ上のアドレスは、アドレスＭＵＸ３ ０．０２０上で最も低い優先度を有する。

すなわち、バスＬＣＤＡＤＤＲ［０，、，１３コ上のアドレスは、アドレスＭＵ Ｘ３０．０２０を使用する他のデバイスによって無効にされ得る。しかしながら 、殆どのアプリケーションにおいてメモリのアップデートに費やされる時間は短 く、殆どの時間、アドレスＭＵＸ３０．０２０によって出力されるアドレスはＬ ＣＤＡＤＤＲ［０，、，１３コである。

バスＸＡ［０，、，１４］上のアドレスは、どのデータが、同期回路３０．０１ ０からの複数のクロック信号ＤＰＣＬＫ［０，、，４］に応答して複数のコラム ドライバによって読み出されたかを決定する。（図３０に示されているように、 ）これら５つのクロック信号は、各スクリーンリフレッシュサイクルの初めに送 られるフレーム同期信号ＦＲ３ＹＮＣ，１行について全てのコラムデータがロー ドされた後に送られる行うロック信号ＲＯＷＣＬＫ、ディスプレイにおける画素 に印加される電圧の極性を変化させ、１．　２．　４．　または８行がロードさ れた後毎に普く送られる位相クロック信号ＰＨＣＬＫ、および、２つのコラムク ロック信号である。２つのコラムクロック信号の１つは、最初の４０列のロード を制御し、他方は、第２の４０列のロードを制御する。これら８０列の上に置か れるデータは、ビットマツプ２０２のアドレスＭＵＸの出力アドレスによってア ドレス指定された位置から選択される。

表示されるべき明滅キャラクタがあるならば、１／４秒毎に、上記のＬＣＤＡＤ ＤＲ［０，、、、ｌ　３コ信号は、明滅スキャンブロック３０．０７０からのバ スＢＬＫＡＤＤＲ［０、、，１３］上の複数の信号によって無効にされるであろ う。

この制御は、明滅スキャンブロック３０．０７０から変換ブロック３００に到る 明滅要求線を介して行われ、変換ブロック３００は、これに応じてデータバスＤ Ｃ［０，、，４０コ内の１つのライン上に信号を発生して、ＢＬＫＡＤＤＲ［０ 、、，１３コ上のアドレスを出力バスＸＡ［０，、，１４コに出力させる。ＢＬ ＫＲＥＱ　（明滅要求）信号が送られた後、ＢＬＫＡＤＤＲ［０，、，１３］上 の複数のアドレスは、キャラクタ／属性の複数の対の範囲をメモリ２０１内でス キャンして、バスＤＳＰＤＴＡ　［０，、，７］上のキャラクタおよび属性のデ ータを変換ブロック３００にロードされるようにし、これにより、前述のように 変換が行われる。

アップデートされる複数の明滅キャラクタの結果として、成るいは、ＣＰＵによ ってキャラクタメモリにロードされる新しいデータの結果として、変換が行われ るとき、変換ブロック３００は、アドレスＭＵＸ３０．０２０を使用する。メモ リ２０１からキャラクタをフェッチするときは、変換ブロック３００は、バスＡ ＤＤＲ［０，、，１９コ上に供給されたアドレスの下位１４ビツトであるところ の、バスＤＡＤＲ［０，、，１３］上のデータがバスＸＡ［Ｏ，、，１４コ上に 出力されるようにし、これにより、キャラクタメモリ２０１における上記のアド レスからのデータが、変換ブロック３００によってラッチされるように、バスＤ ＳＰＤＴＡ［０，、，７］上に出力されるようにする。属性をフェッチする際に も同様のプロセスが実行される。変換ブロック３００が、バスＤＳＰＤＴＡ　［ ０，、，７］上のキャラクタまたは属性をフェッチしたとき、８バイトの変換さ れたグループがバスＬＣＤＤＴＡ　［０，、，７］上に出力される。そして、ラ イ：／ＶＤＡＤＤＲ［０，、、ｌ　３］上ニアドレス指定され、変換ブロック３ ００内のブロック３０．１１０からのＡＤＲＭＸＩおよびＡＤＲＭＸＯのライン 上の複数の信号に応答してアドレスＭＵＸ３０．０２０によって選択されるに従 ってメモリ２０２にロードされる。もし、明滅スキャンブロック３０．０７０が アップデートが行われるべきであることを示すときに同時に、変換か行われると 、明滅スキャンが優先し、変換は遅らされる。

ビットマツプメモリ２０２に書き込むために出力バスＬＣＤＤＴＡ　［０，、， ７］上にビットマツプデータを出力することに加えて、アドレスＭＵＸ３０．０ ２０は、キャラクタメモリ２０１に書き込むために変換データ出力バスＬＣＤＤ ＴＡ　［０，、，７］上にキャラクタデータを出力させる。２０ビツトのＣＰＵ アドレスバスＡＤＤＲ［０，、，１９コ上に出力される変換されないアドレスの 下位１４ビツトは、変換ブロック３００によって、バスＤＡＤＲ［０，、，１３ コ上に出力されてアドレスＭＵＸ３０．０２０に供給される。

これはキャラクタメモリのアドレスであって、キャラクタメモリ２０１において キャラクタまたは属性をアップデートするために使用され、更に、ビットマツプ をアップデートする際に使用するためにキャラクタメモリから、対応するキャラ クタまたは属性をフェッチするためにも使用される。コンピュータがＯＮである 殆どの時間そうであるように、キャラクタメモリおよびビットマツプメモリがア ップデートされないときには、アドレスＭＵＸ３０．０２０は、そのときリフレ ッシュされている液晶ディスプレイのバイトのアドレスを出力する。このアドレ スがビットマツプメモリ２０２における１バイトのアドレスであるときには、ビ ットマツプメモリ２０２は、そのバイトをデータ出力バスＬＣＤＤＴＡ　［０， 、。

７］上に出力する。このバイトは液晶ディスプレイドライバ回路によって読み取 られ、ディスプレイスクリーンの複数の列を駆動するためのコラムドライバシフ トレジスタにロードされる。このＬＣＤドライバ回路は、本願発明と譲渡者か共 通の、係属中の米国出願、シリアル番号０７／３７４．３４０．“ＰＯＷＥＲ３ ＹＳＴＥＭ　ＡＮＤ　５ＣＡＮ　ＭＥＴＨＯＤ　ＦＯＲＬＩＱＵＩＤ　ＣＲＹＳ ＴＡＬ　ＤＩＳＰＬＡＹ”に詳細に記載されているので参照されたい。

本発明による新規な特徴は、データ出力バスＬＣＤＤＴＡ［０，、、７］がメモ リ２０１および２０２をアップデートするため、および、複数のディスプレイド ライバシフトレジスタにデータをロードするための両方に使用されることである 。このバスからのデータは、同期ブロック３０．０１０からの複数の同期信号に よる制御の下に複数のコラムドライバシフトレジスタに連続的にロードされるの で、メモリ２０１および２０２がアップデートされつつあるときには、誤ったデ ータがコラムドライバ上にロードされるであろう。しかしながら、これらのメモ リをアップデートするに要する時間は、液晶ディスプレイの応答時間に比較して 非常に短いので、誤ってロードされたデータはディスプレイスクリーンの次のリ フレッシュサイクルで修正される。

図３ａのデータＭＵＸ３０．０９０の説明データＭＵＸ３０．０９０は、ビデオ コントローラからＣＰＵヘデータを逆に供給するものである。１つのキャラクタ メモリ２０１からのデータは、ＣＰＵによってスクリーンをスクロールするため 、例えば、また、カーソルを移動させるために使用される。変換ブロック３００ およびカーソルブロック３０．０５０からの複数の制御線は、データＭＵＸ３０ ゜０９０に対して、ＣＰＵデータ出力バスＤＳＰＤ　［０，、。

７］上に、（アドレスＭＵＸ３０．０２０によって選択されるような）メモリ２ ０１〜２０４の複数の位置からのデータを出力させ、成るいは、ＣＰＵからの要 求に応答してバスＣＲ３Ｒ［ｏ、、、１３コ上にカーソルブロック３０，０５０ からのデータを出力させる。

詳細構成 図５は、図３ａに示されている複数の機能を条件する（図１の）周辺ＡＳ　Ｉ　 Ｃ１７の部分を示すものである。図５は、図６ａから図６ｗに詳細に示されてい るようなブロック図を含む全体構成図である。図５および図６ａ〜図６ｗの右下 隅に付与されている番号は階層的になっている。図５の右下隅の番号は３つの０ で終わっている。図５には１１のブロックが示されており、各々は１つの０で終 わる番号が付与されている。図６ａ〜図６ｗの少なくとも１つは、図５の１１の ブロックを説明しており、その右下隅の番号は、図５のブロックの番号に対応し ている。図６ａ〜図６ｗの幾つかの中には、０で終わらない参照符号を付与され たサブブロックが複数ある。右下隅に対応する番号を付与された、続きの複数の 図は、これらのブロックの内容を示すものである。。図３ａおよび３ｂにおける ライン、バス、および、ブロックの名称および番号は、図５および図６ａ〜図６ ｗにおける同じ名称および番号を有するものに対応する。

各々の図は、上記の複数のブロックに加えて、そのブロックに入出力する信号の リストを含んでいる。各信号名は矢で囲まれている。２ビツト以上の幅を有する バス上の信号は、そのバス内のラインの数を示す名称を有している。例えば、図 ５の左上において、扱われるアドレスを与えるＣＰＵからの信号ＡＤＤＲ［０， 、，１９］は２０ビツトのバス上にある。ＣＰＵからのデータである次の信号は 、ＥＸＰ　Ｉ［０，、，７］であって、これは８ビツトのバス上にある。

図５および図６ａ〜図６Ｗは、本発明の好適な実施例の詳細な構成を示すもので ある。図５および図６ａ〜図６Ｗの回路は、Ｌ　Ｓ　Ｉ　Ｌｏｇｉｃ　Ｃｏｒｐ ｏｒａｔｉｏｎによって実現された特定応用集積回路チップ（ａｐｐｌｉｃａｔ ｉｏｎ　５ｐｅｃｉｆｉｃ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ　ｃｈｉｐ ）を使用して製造されるものである。ライン、バス、および、ブロックの名称お よび番号は、Ｌ　Ｓ　Ｉ　Ｌｏｇｉｃ　Ｃｏｒｐ。

ｒａｔｉｏｎの使用に合致し、１つのＡＳＩＣチップに接続される複数のゲート のネットリストを作成するために使用され得る。

図５および図６ａ〜図６ｗの回路は、既に試験され、本発明によるビデオ制御機 能が成功裏に実行された。

図５において、ブロック３０．０１０．３０．０２０．３０．０６０．３０．０ ７０、および、３０．０９０は図３ａにおいて対応する番号を付与されたブロッ クを参照して説明された機能を実現する。残りの６つのブロックは、図３ａの変 換ブロック３００の機能を実現する。

ＬＣＤ制御レジスタブロック３０．０４０は、従来のＭＤＡ／ＣＧＡシステムに おいて使用されているＭｏｔｏｒｏｌａ　６８４５のチップの機能を実現するも のである。複数のレジスタは、このコンピュータがグラフィックモードで動作す るかテキストモードで動作するかを示し、更に、２５ｘ４０および２５ｘ８０の ２つのテキストモードのうち、どちらが使用されるかを示すものである。これら はまた、今、どの頁がディスプレイのウィンドウに表示されているかを示すデー タを保持している。

ビデオディスプレイロードブロック３０．０５０は、図４ａのステップ４０２に 示される、ＡＤＤＲ［０，、、ｌ　９］上のアドレスがキャラクタメモリ２０１ の範囲にあるときに（実際は、２つの範囲がある。１つは白黒ＭＤＡモードのも のであり、もう１つはカラー〇〇Ａモードのものである）キャラクタメモリ２０ １にキャラクタおよび属性を書き込む機能を実現する。ＡＤＤＲ［０，、，１９ ］上のアドレスに応答してロードされるデータが属性であるときは、ビデオディ スプレイロードブロック３０．０５０は、対応するキャラクタをラッチし、変換 アドレステーブル２０４から変換アドレスを読み（図４ａのステップ４０６）、 バスＥＸＰ　Ｉ［０，、、７］上で受けたキャラクタコードを８倍して、フォン トテーブル２０３におけるアドレスを形成しく図４ａのステップ４０７）　、そ の属性が太字であるならば（ステップ４０８および４０９）このアドレスに２０ ４８を加算し、このアドレスを増加させる（図４ａのステップ４１２）。ビット マツプメモリ２０２のアドレスを８０増加させるステップ４１５は、図５のＡＤ Ｄ８０ＡＬＵ３０．０８０によって実行される。

データ制御ブロック３０．０３０は、バスＥＸＰ　Ｉ［０，、，７］上に入力さ れた属性をラッチし、成るいは、バスＤＳＰＤＴＡ　［０，、，７］上でメモリ ２０１からの読み戻しを行い、この属性をデコードして、バスＬＣＤＤＴＡ［０ ，、、７］上にビットマツプデータを出力する。

ディスプレイ制卸ブロック３０．１００および３０．１１０は、他のブロックで 実行される動作をクロック駆動するための複数の制御信号を発生する。

図６ｕ〜６ｗは、これらのブロックの動作を詳細に示すものである。信号および ブロックの名称は図３ａおよび図５において使用されたものに対応する。

本発明は、図５および図６ａ〜図６ｗにおいて詳細に示された実施例に限定され るものではない。以上の説明から、当業者にとっては他の実施例も自明であろう し、また、これら他の実施例も本発明の範囲に含まれるものである。

日ＧＵＲε２ 日ＧＵＲＥ３Ａ ＦＩＧＵＲＥ３Ｂ 旦Ω切葺Ｘ ＦＩＧＵＲＥ４Ｂ−１ 旦旦りＩＥ４旦 ＺＳＹＳＣＬＫ　Ｃ 口Ｇ５−１ ＦＩＧ　６Ｂ−５ ＫＥＹ　Ｔ。

口Ｇ、６Ｄ−５ Ｄ口ＵＴＭ×　［の１．１　コ ロＧ、６Ｄ−８ ０Ｇ、６Ｄ−９ ビットナンバ６５４　２１１２１　キャラクタタイプＦＩＧ　６Ｅ−１ ＦＩＧ　６Ｅ−３ ■ ＦＩＧ　６Ｅ−５ ＋　１１　Ｐ０１２ ＋１１）Ｃ−一 ＫＥＹ　Ｆ［ＩＲＦＩＧ、６Ｊ ＦＩＧ　６Ｌ−１ ＦＩＧ　６Ｌ−３−２ １”？ＬＫＡＩ）ＩＩＲ「１３．．１３］ＢＬＫＡＤＤＲＣｇ３．．１３］ ＦＩＧ　６Ｒ−１ ＫＥＹ　７口　ＦＩＧ　６Ｒ ＦＩＧ　６Ｒ−２ ＦＩＧ　６Ｓ−ｉ ＦＩＧ　６Ｓ−５ 補正書の翻訳文提出書 （特許法第１８４条の８） 平成生年１　月　今日

Claims (13)

【特許請求の範囲】
1. １．液晶ディスプレイのためのビデオコントローラであって、 前記液晶ディスプレイによって表示されるべき複数のキャラクタを発生する手段 と、 前記複数のキャラクタの複数のキャラクタコードを、該複数のキャラクタが表示 されるべき前記液晶ディスプレイ上での複数の位置を示す複数の位置に格納する キャラクタメモリと、 前記液晶ディスプレイの複数の画素と１対１に対応する複数のビットを有するデ ィスプレイビットマップメモリと、前記キャラクタメモリにおける前記複数のキ ャラクタコードを、前記ディスプレイビットマップメモリ内の複数のビットに変 換する手段と、 前記ディスプレイビットマップメモリから前記複数のビットを読むことにより前 記液晶ディスプレイをリフレッシュする手段とを有することを特徴とするビデオ コントローラ。
2. ２．前記キャラクタメモリは、ＭＤＡコンパチブルである請求項２記載のビデオ コントローラ。
3. ３．前記キャラクタメモリは、ＣＧＡコンパチブルである請求項２記載のビデオ コントローラ。
4. ４．前記キャラクタコードは、前記変換する手段によって、１つのフォントテー ブルヘのインデックスとして使用され、該フォントテーブルは、前記ビットマッ プメモリに複写されるデータを提供するものである請求項１記載のビデオコント ローラ。
5. ５．前記リフレッシュする手段は、マイクロプロセッサクロックによって制御さ れない回路を有する請求項１記載のビデオコントローラ。
6. ６．前記変換する手段および前記リフレッシュする手段は、同時使用も発生する １つの共通のバスを有する請求項１記載のビデオコントローラ。
7. ７．変換およびリフレッシュのための別々のクロックを有する請求項１記載のビ デオコントローラ。
8. ８．前記ディスプレイビットマップメモリ内に、前記キャラクタマップからは発 生されない少なくとも１つの付加的な行を含み、該付加的な行は、複数のキャラ クタ以外の情報を表示するためのものである請求項１記載のビデオコントローラ 。
9. ９．前記ディスプレイビットマップは２０１行を含み、該行の１つはステータス 情報である請求項８記載のビデオコントローラ。
10. １０．前記複数のキャラクタフォントをロードするための１つのバスを有し、該 バスは、前記ディスプレイをリフレッシュするための前記手段によって同時に使 用される請求項１記載のビデオコントローラ。
11. １１．前記ビットマップメモリにおける前記複数のビットのうち、前記キャラク タメモリにおける複数の明滅するキャラクタに対応する幾つかを周期的に置き換 える手段を有し、複数の属性が前記複数のキャラクタが明滅すべきであることを 示す請求項１記載のビデオコントローラ。
12. １２．前記ビットマップメモリにおける１つのアドレスに一致する１つのカーソ ルアドレスを格納し、前記液晶ディスプレイをリフレッシュする手段が、前記ビ ットマップメモリにおける、前記格納されたカーソルアドレスに一致する１つの アドレスからリフレッシュしているとき、前記液晶ディスプレイに送られるデー タを周期的に置き換える手段を有する請求項１記載のビデオコントローラ。
13. １３．液晶ディスプレイを制御する方法であって、前記液晶ディスプレイによっ て表示されるべき複数のキャラクタを発生するステップと、 前記液晶ディスプレイ上における、前記複数のキャラクタが表示されるべき複数 の位置を示す複数の位置において、前記複数のキャラクタを１つのキャラクタメ モリに格納するステップと、 前記キャラクタメモリにおける前記複数のキャラクタを、前記ディスプレイビッ トマップメモリ内の複数のビットに変換するステップと、 前記ディスプレイビットマップメモリから前記複数のビットを読むことにより、 前記液晶ディスプレイをリフレッシュするステップとを有することを特徴とする 方法。