JPH0469794B2 - - Google Patents

Info

Publication number
JPH0469794B2
JPH0469794B2 JP59042247A JP4224784A JPH0469794B2 JP H0469794 B2 JPH0469794 B2 JP H0469794B2 JP 59042247 A JP59042247 A JP 59042247A JP 4224784 A JP4224784 A JP 4224784A JP H0469794 B2 JPH0469794 B2 JP H0469794B2
Authority
JP
Japan
Prior art keywords
display
adapter
data
character
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59042247A
Other languages
English (en)
Other versions
JPS59210495A (ja
Inventor
Aparei Nooman
Josefu Edowaazu Rojaa
Ruisu Jeemuzu Fuosutaa Reimondo
Kurisutofuaa Hai Deebitsudo
Hasuramu Maikeru
Uerei Piitaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS59210495A publication Critical patent/JPS59210495A/ja
Publication of JPH0469794B2 publication Critical patent/JPH0469794B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222Control of the character-code memory
    • G09G5/225Control of the character-code memory comprising a loadable character generator
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は広くはコンピユータおよびデータ処
理端末用のデイスプレイに関し、より具体的には
大型のプラズマガスパネルのデイスプレイについ
てデータを電子的に管理しようとするものであ
る。
〔背景技術とその問題点〕
今までのうち最も優れたデイスプレイ技術は陰
極線管(CRT)であつた。フラツトパネル型マ
トリツクスデイスプレイ技術が登場した際には、
この小型装置がデイスプレイ端末の実装や外観を
変貌させるという期待が持たれたけれども、その
変貌の程度は単に限られたものにすぎなかつた。
現在いくつかのマトリクスアドレス型デイスプレ
イ技術が使用に供されている。液晶、LED、真
空螢光、ACおよびDCプラズマおよびやや使用頻
度の少ないACおよびDCエレクトロルミネツセン
スである。この発明は大画面、多重画像フオーマ
ツトを可能とするACプラスマデイスプレイ技術
に関する。より大きな情報容量のデイスプレイを
使用すれば、参考資料の多数ページを走査する必
要のある適用業務に有利となり、また記憶された
多数のページすなわちフレームをクロスレフアラ
ンスするうえでも有利である。
ACプラズマデイスプレイ技術はメモリ技術で
ある。この技術ではこの特徴ゆえにスクリーンの
最大サイズすなわち最大情報容量がリフレツシユ
装置の場合と異なつて装置の照度・電圧特性に制
約されることなく、単に製造可能かどうかの考慮
に制約されることとなる。使用される具体的なデ
イスプレイは複数の水平および垂直ワイアを具備
するガスパネルであり、これらワイヤは偶数グル
ープおよび奇数グループに分けられ、物理的には
パネルの対向する縁部からアドレス可能である。
この構成ではワイアは個々のワイアについて駆動
電圧を発生する電子コンポーネントとをより接近
させて配することが可能となる。このガスパネル
は全点アドレス型装置であり、ここではデイスプ
レイセルが直交する導電体アレイ間に配置されて
個々に選択的にアドレス可能である。この技術の
一例は米国特許第4200868号に開示されている。
この発明で用いうるガスパネルの具体的な例は
581型プラズマデイスプレイ半組立体であり、こ
れはインターナシヨナル・ビジネス・マシーン
ズ・コーポレーシヨンからOEM向に入手しうる。
〔発明の概要〕
この発明の目的はプラズマガスパネルによりも
たらされる大画面デイスプレイの利点を全面的に
利用できるようにするデータ管理システムを提供
することである。
この発明のより具体的は目的は同一ガスパネル
上に全画面または同時多数画面表示を与えること
ができ、それゆえ多数コピーのデイスプレイまた
は多数の独立したデータ処理セツシヨンを許容す
るプラズマデイスプレイアダプタを提供すること
である。
これらの目的またはこの発明の他の目的を達成
するためにプラズマデイスプレイアダプタが与え
られる。これはガスパネル、キーボードおよび他
のI/Oユニツトならびにプログラマブル・キヤ
ラクタ発生器を制御するものである。このプラズ
マデイスプレイアダプタは共通内部バスの周囲に
設計され、複数のマクロ論理回路と読出し書込み
ランダムアクセスメモリ(RAM)とリードオン
リ記憶装置(ROS)とを含む。この発明のプラ
ズマデイスプレイアダプタはプログラマブル論理
アレイ(PLA)でこれらマクロ論理回路を実現
する。このプラズマデイスプレイアダプタはそれ
自身の関連RAMを具備するデイスプレイ・シス
テム・マイクロプロセツサにつきインターフエー
スを行う。デイスプレイのプログラムは局所制御
ユニツト(これはホストシステムに付属されてい
る)からマイクロプロセツサのメモリへと転送さ
れる。システム論理はマイクロプロセツサおよび
アダプタにより駆動され、すべてのメモリアドレ
スおよび制御信号を発生する。これらの信号はコ
ードの実行の間プロセツサがメモリをアクセスす
るのに用いられ、またアダプタがメモリに、また
はメモリからデータを転送するのに用いられる。
プラズマデイスプレイアダプタはレジスタマツピ
ングI/O制御部およびピコプロセツサを有し、
このプロセツサは行バツフア、ガスパネルおよび
キヤラクタ発生器に対するデータの流れを制御す
る。それゆえ、デイスプレイの動作はホスト、マ
イクロプロセツサおよびピコプロセツサに分割さ
れる。ホストは適用業務プログラム動作を与えプ
ログラミングされたシンボルを転送する。マイク
ロプロセツサは表示データの管理を含む命令のデ
コードおよび実行を遂行する。プラズマデイスプ
レイアダプタはプラズマパネルインターフエース
を制御し、キヤラクタ発生器および非コード化の
データの双方を直列化し、表示位置アドレスを絶
対デカルト平行座標からパネルアドレスに変換
し、またデイスプレイパネルの書き込みおよび消
去動作を画する周囲領域を算出する。
デイスプレイパネルは全点アドレス可能であ
り、また本来的に記憶特性を有するので、表示の
更新および表示の分割は通常のCRTデイスプレ
イで実行される同様の機能と較べた場合にはやや
独特である。この発明では、このような機能は基
本的にはプラズマデイスプレイアダプタのピコプ
ロセツサに基づいて実行される。ガスパネルは通
常データの変化と同じくらい迅速に更新され得な
いので、不必要な更新はマイクロプロセツサによ
り除去される。これはどの行が変化したのかを示
すフラグを含む更新リストを表示バツフアのデー
タ行の各々に関係付けることによりなされる。挿
入、削除およびスクロール動作用にキヤラクタを
更新するには置換モードを用いることができる。
このモードでは、新しいキヤラクタの境界内のす
べてのペルがまず消去され、そののち選択された
ペルが選ばれたキヤラクタに基づいて書き込まれ
る。マイクロプロセツサは更新領域の画面内容を
知る必要もないし、個々のペルの消去を特定する
必要もない。アダプタは水平線条、ガスパネル画
面の幅および開示された具体的な実施例では高さ
方向16個までのペルを書き込みまたは消去し得
る。それゆえ、高さ方向16個のペルのキヤラクタ
に対して1または2回の消去サイクルが用いら
れ、効率が改善される。さらに、このアダプタに
よれば画面が分割されて多数の観察窓を与えるこ
とができる。先に発生されたデータは、1つの窓
に表示された更新されたデータに隣接したもう1
つの窓に表示される。換言すれば複数のデータ処
理セツシヨンが単一の画面に同時に表示される。
マイクロプロセツサおよびプラズマデイスプレ
イアダプタの間の相互作用はコードリストにより
最小化される。このコードリストはマイクロプロ
セツサのメモリに内包されダイレクト・メモリ・
アクセス(DMA)により取り込まれる。このリ
ストは高レベルのコマンドからなり、そして各コ
ードは1種類の動作に限定されるが単一コードは
マイクロプロセツサのメモリ内で連結され得、そ
の結果としてマクロを与える。アダプタ内のピコ
プロセツサはこのような高レベルのコマンドをデ
コードし、これらを一連の単純コマンドに変換し
て周辺インターフエースロジツク用とする。
〔実施例〕
以下、図面を参照しながらこの発明の一実施例
について説明する。
第1図において、プラズマガスパネルデイスプ
レイはキヤビネツト10内にハウジングされてお
り、このキヤビネツト10はガスパネル11の固
有の2次元構造を利用する。基本的にキヤビネツ
ト10は枠付けされた適度な厚さのパネルの外観
を呈し、その背面にいくつかの電子回路部用およ
び電力源用のやや小さな四角なハウジング12を
具備する。好都合なことに枠付けパネルを基部1
3上に実装することができ、この実装は水平軸へ
の枢着によりなされてデイスプレイを傾けること
ができる。分離型キーボード14が具備され、典
型的にはケーブル(図示略)によつてデイスプレ
イの電子回路部に接続されている。
今日の最も一般的な表示適用業務は、CRTデ
イスプレイの典型となつている1920(24×80)キ
ヤラクタのデイスプレイ用に書かれている。この
発明の好ましい適用例で用いられる大容量ACプ
ラズマデイスプレイは9920キヤラクタを表示する
ことが可能である。この種の大容量デイスプレイ
から直接に利益を得るには、既存の適用業務をこ
のデイスプレイに適合可能としなければならな
い。この目的を達成するために2つの特徴が開発
された。表示多数コピー画面および表示多数相互
作用画面である。3番目の特徴、すなわち多数分
割は修正されたまたは新たに書かれた適用業務が
この大容量プラズマパネルデイスプレイの性能を
全面的に引き出せるようにすべく開発された。6
×12ペルをキヤラクタ・セルの大きさとすること
により、プラズマパネルの1象限中の1920キヤラ
クタを標準のフオーマツトに適合させることがで
きる。標準フオーマツトは24行からなり、この行
は80キヤラクタを有する。このことは1920キヤラ
クタの画面4個分と同程度の多さの情報を同時に
表示できるようにする。同様に、他の標準サイズ
の2つの画面を左右にまたは上下に表示し得る。
幅1ペルの水平および垂直の一方または双方の分
離線が表示画面を区画するために書かれる。第2
図はこのようなものの実現可能な例を示す。
多数コピー画面の特徴によれば、使用者はデイ
スプレイの1つの領域すなわち画面のコピーを、
そのソフトウエアに何ら変更を加えることなく、
他の画面に作ることができる。このデイスプレイ
は4つの象限に分割され、たとえば左右象限が
「活性領域」として指定される。これはこのホス
トのソフトウエアが認識し、かつホストに対して
たとえば1920キヤラクタ・デイスプレイの観を呈
する唯一の領域である。残りの領域は参照領域と
して用いられる。使用者は活性領域内のすべての
表示を参照領域の任意の1つにコピーすることが
でき、また任意の選択され参照領域をクリアする
こともできる。
多数相互作用画面の特徴によれば、使用者はい
くつかの適用業務を同時に実行し得る。この特徴
は第3図において示される。デイスプレイはこの
場合も4個までの象限に分割される。ただし、プ
ラズマパネルの各領域は活性領域である。各領域
は論理端末を定義し、異なる装置アドレスを有す
る。ホストに対し、プラズマデイスプレイ端末は
4個までの個別のデイスプレイ端末のようにうつ
る。それゆえ、装置アドレスや特徴のテーブルを
修正することがホストのソフトウエアに対する唯
一の打撃となる。データストリームをそれにアド
レスすることによりホストが任意の活性領域と相
互作用し得る。
多数分割の特徴はホストの適用業務がプラズマ
デイスプレイを一塊の16個以下の重畳することの
ない四角い領域に分割するのを許容する。そして
所定の特徴、たとえばキヤラクタのサイズ、ホス
トに返送されるデータストリームのフオーマツ
ト、デイスプレイ上の配置およびスクロールの可
否がこれら領域の各々につき規定され得る。
この発明はシステム・ネツトワーク・アーキテ
クチヤ(SNA)の設計思想に従うものである。
SNAは主フレームおよび接続線を装置依存から
解放したので、共通した物理的連結が多数の適用
業務および多数の装置型に供し得るようになつ
た。SNAは物理的な装置にかえて論理本質間の
構造上の関係を定義する。このことにより製品開
発者は多数の論理本質を結合して単一の物理装置
を構成する機会を得、この発明の場合では、これ
は今述べられた多数画面分割および多数データベ
ースアクセスとともに実現される。ガスパネル技
術は多数端末・多数データベースの思想にとつて
3つの理由から重要である。まず第1に、ガスパ
ネルデイスプレイは高解像度であるため非常に多
くのキヤラクタ(与えらえた具体的な例では9920
キヤラクタ)を同時に画面に表わすことができ
る。第2にガスパネル技術はフリツカの問題がな
く、またいまだCRT技術では可能となつていな
い態様で画面にデータを記憶させることができ
る。最後に、ガスパネルはすべてユーザの作業環
境に容易に適用する人間工学上高められた実装と
なし得る。プラズマガスパネルをSNAの能力に
適合されるには第4図に示される画面管理部16
が用いられる。この画面管理部16はホストイン
ターフエース17と連絡し、プラズマデイスプレ
イアダプタ22を通じて画面11の表示を制御す
る。画面管理部16によればフアンクシヨンのキ
ーボード14を通じてのユーザの制御がホストか
ら利用できる。ユーザが画面フオーマツトを選べ
るようにし、また再配列できるようにするのはこ
の画面管理部16である。
この発明によるアダプタによつて駆動されるプ
ラズマデイスプレイアダパネルは以前のガスパネ
ルデイスプレイに較べより複雑なインターフエー
スを有する。この発明の好ましい実施例で用いら
れる具体的なガスパネルは水平線条を書き込みま
たは消去することができる。その幅はスクリーン
の幅(960ペル)であり、高さは16ペル以下であ
る。このことは画面をより迅速に更新することを
可能にするものの、アダプタの設計をより複雑な
ものとするだけコスト高となる。用いられる具体
的なパネルについては、パネルのアドレシングが
モジユール選択とグループ選択と1グループのモ
ジユール内の開始ペルの特定とを必要とする。こ
のことは第7A図、第7B図、第7C図を参照に
して以下述べられるところからより良く理解され
るであろう。ただし、適用業務プログラムは絶対
X,Y座標にしたがつて働らく。所望の変換はプ
ラズマデイスプレイアダプタによつて達成され
る。アダプタの設計はハードウエア/ソフトウエ
アの転換の一例であり、これは表示システム・マ
イクロプロセツサの負荷の削減に帰着し、効率を
向上させる。選択されたアーキテクチヤはこのハ
ードウエア/ソフトウエアの転換を維持し、好ま
しくは実際の回路手段にMOSテクノロジを採用
して高回路密度能力を達成する。
インターフエースシステムは第5図のブロツク
図により表わされる。ホストシステム20は表示
システム・マイクロプロセツサ21に表示データ
を転送し、この表示システム・マイクロプロセツ
サ21はマイクロプロセツサRAMおよびROS、
システム論理部およびマイクロプロセツサからな
る。マイクロプロセツサ21は好ましくは16ビツ
トのアドレスバス、9ビツトのデータバス(8ビ
ツトがデータ用、1ビツトがパリテイ用)、割込
み線およびI/Oインターフエースバスを保持す
る。システムはロジツクにより制御され、このロ
ジツクはマイクロプロセツサおよび連結アダプタ
22により駆動される。これは要求により機能駆
動され、またすべてのメモリアドレスおよび制御
信号を発生してコード実行時プロセツサがメモリ
をアクセスするとともにメモリからのまたはメモ
リへのデータ転送のためにアダプタがメモリをア
クセスするようにする。ハードウエア設計を簡略
化するとともに動作を高速化するためにアダプタ
22はDMAによりマイクロプロセツサメモリの
任意の部分をアクセスし得る。アダプタは必要な
ときにバスへとアクセスされる。またシステムロ
ジツクによる選択に基づいて、このアダプタが16
ビツトのアドレス、9ビツトのデータおよび読出
し/書込み制御信号を供給する。
システム・マイクロプロセツサ21およびデイ
スプレイパネルアダプタ22の間には独特の連絡
はない。好ましい実施例においては、アダプタ2
2はシステム・マイクロプロセツサ21のレジス
タ空間の一部にマツピングされる。それゆえ、プ
ロセツサは簡単にレジスタアクセス命令を実行す
る。アダプタまたは典型的なレジスタのアクセス
はレジスタ命令で採用されるアドレスによつて決
定される。この構成はレジスタ・マツプト・I/
O(RMIO)と呼ばれ、1以上のアダプタのアド
レスを許容する。ただし、そのようなアダプタは
単に1つしか示されず、また説明されないであろ
う。マイクロプロセツサ21は一対のレジスタ間
接命令を使用することにより64Kバイトのレジス
タ空間をアドレスする能力を有する。そのような
命令がプロセツサによつて実行されるときレジス
タ動作を指示するように信号が送出される。第1
6図に示されるように、システムロジツク99は
このことを感知し、また16ビツトのアドレスに基
づいて適切なアダプタ22によつてのみ用いられ
ているI/O選択線上の信号を送出することによ
りそのアダプタ22を選択する。各アダプタ22
は、システム・マイクロプロセツサ21との連結
のためにそのシステム・マイクロプロセツサ21
のレジスタベース中に割り当てられた64個のレジ
スタアドレスを有する。特定されたI/Oレベル
に割込みがなされることにより、このアダプタ2
2はまたシステム・マイクロプロセツサ21と連
絡開始し得る。各アダプタ22はシステム・マイ
クロプロセツサメモリからの情報を記憶し、また
取り戻す必要があり、2本の線すなわちDMA要
求線およびDMA選択線を介してシステムロジツ
クにインターフエースされる。アダプタ22がメ
モリをアクセスする必要のあるときに、アダプタ
22はメモリをアクセスしたいことをDMA要求
線を介してシステムロジツクに知らせる。そし
て、システムロジツクは優先順位に基づいてアダ
プタ22にDMA選択を送り、メモリに制御信号
を導入させる。
データ表示は独特のオペコードリストによつて
処理される。このリストはシステム・マイクロプ
ロセツサメモリに含まれ、DMAにより取り込ま
れる。このリストは高レベルのコマンドたとえば
「キヤラクタ置換」、「表示パラメータのロード」
および「キヤラクタ発生器のロード」からなる。
各オペコードは1種類の動作に制約され、それゆ
え「原始的」(primitive)とみなされる。ただ
し、「連結」(chaining)の使用により単一のオペ
コードは「マクロ」の結果を生成するためにメモ
リで連結される。
第5図および第16図に示されるように、アダ
プタ22およびシステム・マイクロプロセツサ2
1の間の連絡はRMIO制御部23およびシステム
ロジツク99によつて処理される。この制御部2
3はキーボードI/Oロジツク24、プログラマ
ブル・タイマ25、プログラマブルI/Oポート
26およびピコプロセツサ27と連絡する。アダ
プタ22により与えられる高レベルのインターフ
エースはピコプロセツサ27により可能とされ、
このピコプロセツサ27は第6図で示されるオン
チツプのROS32からのピココードを実行する。
ピコプロセツサ27はシステム・マイクロプロセ
ツサ21からの高レベルのコマンドをデコード
し、周辺インターフエースロジツク用に一連の単
純なコマンドに変換する。このインターフエース
ロジツクはキヤラクタ発生器I/O28、プラズ
マパネルI/O29およびDMA制御部30を含
む。
ピコプロセツサ27はまた一連のインターフエー
スロジツクコマンドを変化させ得るとともに、使
用されるパラメータをアダプタ入力パラメータに
基づいて調整し得る。この動作の一例は置換モー
ドの動作用の一連のロジツクであり、これを後に
説明する。
第6図のブロツク図に最も良く示されるよう
に、ピコプロセツサ27は共通バス・アーキテク
チヤの中心をなす。すべてのインターフエースロ
ジツクマクロはバス31について送信および受信
の双方をなし得る。ピコプロセツサ27に対する
ピココードはROS32中に含まれ、ピコプロセ
ツサ27はアドレスバス34およびデータバス3
1を介してオンチツプのRAM33と連絡する。
さらに、個々の制御線(ここでは図示されない)
がピコプロセツサ27およびインターフエースロ
ジツクマクロの間に存在する。これらシーケンス
信号および指示データをバス31上に供給してこ
れら信号がインターフエースロジツクマクロによ
りロードされるようにする。キーボードインター
フエースロジツク24は単純な「データ有効」
(dataavailable)、「肯定応答」(acknowledge)
ハンドシエークおよび8ビツト並列データ転送を
行う。キーストロークデータはデイスプレイパネ
ルアダプタ22のRMIOレジスタにロードされ、
またマイクロプロセツサ21の割込みがキーボー
ド完了状態とともにアダプ22によつて発生させ
られる。特定のキーストロークおよび一般的の
RMIOは全体としてDMAおよび表示更新動作に
同期している。プログラマブル・タイマ25は8
ビツトタイマであり、その動作は他のアダプタ2
2の機能と同期している。プログラマブルI/O
ボート26によれば、表示システム・マイクロプ
ロセツサ21が8個の入力線および8個の出力線
を通して16個までのシステム外部装置を感知また
は制御し得る。デイスプレイパネルアダプタ22
は読み出し(表示および照合のために)、書込み
(初期化のために)および32768×9ビツトのキヤ
ラクタ発生器100(第6図参照)に対するリフ
レツシユ制御を行う。この発生器100は2048個
までの異なるシンボルを含み、これらシンボルは
すべて異なるデータストリームおよび初期設定コ
マンドによつて表示のためにアクセス可能であ
る。アダプタは表示位置の2値表示を変換して
X,Y座標駆動部の選択とその駆動部内のライン
選択とを行うことによりパネルの独特のアドレス
指定の要求をサポートする。制御線の同期および
2ビツトデータの直列化はデイスプレイI/Oロ
ジツク29およびデータストリーム制御並直列変
換回路35によつて与えられる。
前述のように、適用業務プログラムすなわち局
所端末インテリジエンスは絶対X,Y画面座標と
ともに作用するけれども、使用されるガスパネル
は第7A図、第7B図および第7C図に示される
ようにモジユール選択、グループ選択およびグル
ープまたはモジユール内の開始ペルの特定を必要
とする。変換の第1領域はYアドレスであり、こ
のYアドレスはシステム・マイクロプロセツサ2
1によつて絶対座標として特定される。Yアドレ
スはピコプロセツサ27内のレジスタにロードさ
れ、ここでシフトされ、回転される。これらシフ
トおよび回転は第8A図に表わされるようにYグ
ループ/モジユールが組み立てられるまでなされ
る。そののち、このバイトはRAM33に記憶さ
れのちの使用に備える。Yアドレスが現行のグル
ープ/モジユールの範囲を外れた値に変化したと
きのみピコプロセツサがこのバイトの再演算を行
う。第7A図および第7B図から理解されるよう
に一対の偶および奇のYモジユール(それぞれ32
ビツト)はアダプタ22にとつては64ビツトの幅
の外観を呈し、また各モジユール対内には16ビツ
トからなるグループが4つある。効率良くこの16
ビツトのグループを用いるために、Y開始/停止
バイトが第8B図に示されるように組み立てられ
る。これは書込みまたは消去がクループ内のどの
ラインから開始されるのかを特定し、またどのラ
インで終了するのかを特定する。単一線動作につ
いては、これら2つの値は等しくなるであろう。
ブロツク消去動作については、ガスパネルが同一
グループ内の多数のYラインを消去しうるという
能力をアダプタを用いて利用する。まず、ピコプ
ロセツサ27が現行のY値に高さを付加してブロ
ツク消去のYアドレス範囲を決定する。そのの
ち、第12図のフローチヤートでステツプ42に
より指示されるように、横切られるYグループの
境界の数を決考するためにモジユロ16の演算を
行う。第12図のステツプ43および44により
示されるように、多数のYグループをアクセスす
る必要があるならば多数の消去サイクルが要求さ
れるであろう。目的とするところはできうるかぎ
り多くのラインをできうるかぎり少ないサイクル
で消去することである。多数のアクセスが必要な
ときには、Yグループ/モジユールバイトがピコ
プロセツサ27によつて再演算されるであろう。
以下では3つのグループを含む場合を一例として
挙げてブロツク消去について説明する。
ブロツク消去の例 開始Y=60(10進) 高さ =32(10進) 第1消去サイクル Yグループ/モジユール=11XX0000 モジユールφ、グループ3 Y開始/停止=11001111開始1210、 停止1510 第2消去サイクル Yグループ/モジユール=00XX0001 モジユール1、グループφ Y開始/停止=00001111開始φ、停止1510 第3消去サイクル Yグループ/モジユール=01XX0001 モジユール1、グループ1 Y開始/停止=00001011開始φ、停止1110 ここでXは無味がない。
デイスプレイI/Oロジツク29においてYグ
ループ/モジユールおよび開始/停止データは直
列手段および並列手段の双方により転送される。
Yモジユールデータは4つの並行出力ピンから駆
動される。Yグループおよび開始/停止データは
20の有効ビツトとしてクロツクによりシリアルに
送出される。このうち16ビツトはグループ内のラ
イン選択のためのものであり、2ビツトは偶数モ
ジユールグループ選択のためのものであり、他の
2ビツトは奇数モジユールグループ選択のための
ものである。
Xモジユールアドレスの演算はYモジユールの
それと同じである。この演算結果は第8C図に表
わされるようなXモジユールバイトである。この
データはYモジユールデータと同じくパラレルな
出力から駆動される。このデータのガスパネルに
おけるXまたはYアドレスロジツクへの方向付け
はアダプタ22が第5番目のアドレス線(図16
参照)を制御することにより決定される。Yモジ
ユールの場合と同様に、一対の偶数および奇数X
モジユール(32ビツト)がアダプタ22にとつて
は64ビツト幅のモジユールとしてうつる。これは
第7A図および第7C図を参照して理解されると
おりである。64ビツトのXモジユール内のアドレ
スの解決はデイスプレイデータを引き伸ばすこと
により与えられる。これはインターフエースの独
特の要求により必要とされる。システム・マイク
ロプロセツサ21によつて特定される開始Xアド
レスがちようど14(10進)で割れないならば画面
データのプレパツド(pre−pad)が必要となる。
このプレパツドは有効データが始まるまえにガス
パネルにシリアルに送られるべき表示できないデ
ータペル数である。これは値としてはシステム・
マイクロプロセツサ21によりアダプタ22に与
えられる6つの最下位Xアドレスビツトであり、
これはデータの適切な水平配列を行うのに用いら
れる。ただし、このデータはクロツクにより一時
に2ビツトずつシリアルに出力され、そのため伝
送中異なる境界状件が存在するであろう。キヤラ
クタにハイライト(表示輝度を強調して他の表示
文字より明るくすること、以下この意味でハイラ
イトという用語を用いる)が加えられるときに
は、これによりこの場合の複雑さな顕著となる。
キヤラクタの幅が奇数のときには代替的にキヤラ
クタは偶数ペルおよび奇数ペルの境界上で開始さ
れる。このような開始および奇数アドレス上の開
始の場合はデータ直列化回路35の操舵ロジツク
37により処理される。第9図においてより詳細
に示されるようにデータは操舵ロジツク37によ
つて直接に直列化レジスタ36に転送されるか、
または1ペルアドレス分オフセツトされて入力さ
れる。データ直列化回路36へのデータの操舵を
制御するのと同様なロジツクはまた混合キヤラク
タ境界および混合開始、終了条件のためのフラツ
グを維持する。これは以下の条件を処理する。
開始Xアドレスが奇数:2ペル移動の第2ペル
のみ有効 終了Xアドレスが偶数:2ペル移動の第1ペル
のみ有効 混合キヤラクタ境界:第1ペルがキヤラクタN
に属する。第2ペルがN=1に属する。このこと
は各キヤラクタに異なるハイライトが用いられる
ならば特に重要である。
データが転送されているとき、もう1つのカウ
ンタがインターフエースを横切つて送られるペル
の個数をカウントする(モジユロ64)。適切な水
平配列を行うために、アクセスされたXモジユー
ル対が完全にデータで満たされなければならな
い。なぜならばこれらの対はアダプタ22にとつ
ては64ビツトのシフトレジスタとうつるからであ
る。この点以前に有効データが出力するならば、
モジユロ64のカウンタが一巡しおえるまでロジ
ツクが表示できないデータを用いて転送を続ける
であろう。この超過データはポストパツド(post
−pad)と呼ばれる。第10図は64ビツトシフト
レジスタ内の表示データとともにプレパツドおよ
びポストパツドを示す。
ガスパネルは先に書き込まれたデータを保持す
るので、置換モードは選択的で高効率なキヤラク
タ更新を行うのに用いられる。これはスクローリ
ング、挿入および削除に似た動作を許容する。こ
のアプローチの1つの利点は表示制御部が更新領
域の画面内容を識別しなくてよいということ、す
なわち個々のペルの消去を特定しなくてよいとい
うことである。プラズマデイスプレイアダプタ2
2は、キヤラクタ発生器からの適切なペルを書き
込む前に新たなキヤラクタの境界内のすべてのペ
るを高速で消去して更新動作を処理する。先に述
べたように、1消去サイクルあたり1走査線を消
去するのでなく単一消去サイクル内で16本以下の
走査線の消去が許容されるガスパネルの特徴がこ
の高速消去に利用される。単一走査線消去技術を
用いる16回の消去サイクルに較べられるように、
このことによれば16ペルの高キヤラクタが1回ま
たは多くても2回の消去サイクルで消去され得
る。この機能もピコプロセツサ27によつて実行
される。
置換動作が検出されるときには、現行のY位置
はRAM33にセーブされる。各走査線は2度ア
クセスされるゆえに、すなわち1度はブロツク消
去用に、もう1度は描画動作用にアクセスされる
ゆえに、このことは必要とされる。そののち、ピ
コプロセツサ27は開始Y値にキヤラクタの高さ
を足してブロツク消去のYデイメンジヨンを決定
する。さて第11図に示されるように、ガスパネ
ルの単一サイクルすなわち16ライン(1グルー
プ)消去は固定のモジユロ16境界に限定され
る。しかし、消去すべきラインの領域は16を上ま
わるかもしれないし、また多くの場合モジユロ1
6境界の1つで始まらないであろう。ピコプロセ
ツサ27はこのことを解決する。これはモジユロ
16の算術を行い、第12図のフローチヤート中
のステツプ42によつて示されるようにしてアク
セスされたYグループの個数を決定して行われ
る。グループの境界は第11図に示される例の線
15および16の間ならびに線31および32の間のよう
に交差させられる。そのため、ピコプロセツサは
最初のグループの開始位置および最後のグループ
の終了位置を決定しなければならない。そののち
このようなグループはブロツク消去の完了時まで
に異なる消去サイクルでアクセスされるであろ
う。
プラズマデイスプレイアダプタ22におけるロ
ジツク経路はその動作の消去部分および描画部分
の双方で同様である。キヤラクタ置換動作は第1
2図のフローチヤートで表わされる。この動作の
最初のステツプはステツプ40で示されるように
置換キヤラクタオペコードを検出することであ
る。そののちピコプロセツサ27が現行のYアド
レスにキヤラクタ高を足して終了Yアドレスを算
出し、またRAM33に現行のYアドレスをセー
ブする。これはステツプ41に示されるとおりで
ある。こののちピコプロセツサはアクセスされた
Yグループの個数をステツプ42において算出し
てステツプ43でブロツク消去フラグを立てる。
このフラグは強制的にすべての表示データ(第1
0図)を“1”にする。このためパネル11の消
去コマンドが送出されるときに、その範囲内のす
べてのペルが消去されるであろう。またステツプ
43では消去するYアドレスの範囲が16を上まわ
らないときにデイスプレイロジツク29が開始さ
せられる。そののち判別ステツプ44において、
アクセスされるべきYグループが残つているか否
かをピコプロセツサが決定する。もし残つている
なら、デイスプレイロジツクが再度Yアドレスの
範囲で開始させられる。そうでないならば、ブロ
ツク消去が完了し、この場合ステツプ45で示さ
れるようにピコプロセツサ27がブロツク消去フ
ラグをリセツトして元のYアドレスを再ストアす
る。こののちステツプ46でピコプロセツサ27
が描画動作を開始する。
プラズマデイスプレイアダプタ22は多数幅キ
ヤラクタデイスプレイを可能とする。英数字デー
タのデイスプレイ用の名目上の縦横比は9×16ペ
ルである。表示された典型的なキヤラクタは情報
用に単に7/9の水平ペルを用いる。他の2つのペ
ルはスペーシングのためにすなわち情報ビツトが
そこに配される。「箱」を作るために用いられる。
ガスパネルにより実現される高精細度の解像度の
ために、「読み取りの可能性」を犠牲とすること
なく、より小さなキヤラクタ箱が可能である。ま
たペルの密度が増加するので、キヤラクタ当り表
示されるビツトの個数をもまた増加させて元の9
×16の縦横比を維持しなければならない。これ
は、システム・マイクロプロセツサ21によりキ
ヤラクタおよび非コード化情報(NCI)の双方に
対して4から31ペルまでの間の任意の箱幅を特定
できるようにすることにより、アダプタ22内で
処理される。キヤラクタの場合では、キヤラクタ
発生器RAM100が9ペルの水平情報を保持す
る。9未満の幅については、この情報をその特定
の幅に切りつめられる。9を超える幅については
情報がキヤラクタの右側に付加ペルで引き伸ばさ
れる。これらのペルはキヤラクタ箱のハイライト
に続く(すなわち、通常のハイライトについては
ブランクペルが挿入され、他方逆ハイライトにつ
いては明るいペルが挿入される)。
さて第13図において、プラズマデイスプレイ
アダプタ22はステツプ50に示されるようにコ
ード化データについてはキヤラクタ発生器28か
らNCIについてはRAM33からパラレルなデー
タ(8ビツト)を取り込む。そののち、ステツプ
51に示されるように、このデータは直列化回路
35において直列化されてガスパネルへと伝送さ
れる。可変幅の特徴は1バイト(8ビツト)幅の
データバスの周囲に直列化回路35を設計して実
現される。このロジツクはシステム・マイクロプ
ロセツサ21からの5ビツト幅のフイールドを2
ビツトのモジユロ8のカウントに分解する。この
カウントは直列化回路35が何回繰り返しを行う
かを決定する。データは直列化回路に8ビツト同
時に転送される。直列化が完了すれば、2ビツト
のカウントが検査される。これが零でなければ、
これが減分されステツプ55に示されるようにデ
ータがさらに転送され、また判別ステツプ52に
より示されるように直列化回路35を通じての他
のパスが開始する。カウントが零に等しくなるま
でこのことが続けられる。また、8個のデータビ
ツトが全部転送され、これによりステツプ53お
よび54ならびにステツプ56で示されるように
特定幅を上まわることとなれば、データ転送の一
部は抑圧されてよい。9ペル未満の幅は、圧縮キ
ヤラクタ表示を行うためにガスパネル上で用いら
れ得る。キヤラクタ発生ビツトの9ビツト全部が
表示情報用に用いられるならば、9ペルを超える
幅が付加的なキヤラクタ間スペースを挿入するの
に用いられ得る。後者の場合は拡大キヤラクタ表
示を生成するためにまたは高密度デイスプレイ上
で現行の縦横比を維持するために用いられてもよ
い。ただし、幅が9ペルを超えるときにこの縦横
比を維持するには16ペルを上まわる高さが生成さ
れなければならないという点に留意されたい。プ
ラズマデイスプレイアダプタ22は1から255走
査線分の高さを可能とする。パツド走査線はハイ
ライトによりキヤラクタに続き、自動的に走査線
を超えて16だけ挿入される。
フイールド配向されたデータストリームを処理
する際に、1フイールド内で表示の更新が要求さ
れるものの完全なフイールドの書き直しは望まれ
ないという情況が起こる可能性がある。その一例
は、単に新しいキヤラクタを書き、そののちその
右側に今ずらされたキヤラクタを書きなおすこと
により、キヤラクタを行中に挿入すべき場合であ
る。ただし、この発明の好まし実施例で用いられ
るデータストリームにはフイールド修飾子が存在
し、これらがこれらのフイールドにおけるハイラ
イト、カラー、キヤラクタ発生器のフオント、濃
度および全キヤラクタの表示/非表示を特定す
る。それらのうちいくつかは無視することがで
き、他のものはできない。個々のキヤラクタの属
性がフイールドからの欠落を特定するような場合
には、これらのフイールドパラメータが存在する
べきである。プラズマパネル11は独特の難問を
従来のCRTに投げかける。CRTによればデイス
プレイにおいて継続したラスタリフレツシユを行
える。メモリ装置のようにプラズマパネルはラン
ダム・アクセスのモードで用いられ得る。ここで
説明された情況が起こるのはまさにこのモードに
おいてである。全フイールドを書き換えることな
くこれらフイールドパラメータを特定できるよう
にするために、プラズマデイスプレイアダプタが
人為的な初期設定属性を解釈し得る。第14図に
おいて、キヤラクタ行を普通に処理するに際に、
アダプタ22は現行のデータストリームキヤラク
タを読み出してそれを一方のレジスタ60に入力
し、もし拡張された属性およびフイールド属性の
一方または双方が検出されるならば他方のレジス
タ61を更新する。このようにして検出されたフ
イールド情報は、つぎのフイールド情報が検出さ
れるまで以降のキヤラクタ用に用いられる。ただ
し、画面更新動作に際しアダプタ22を起動させ
るまえに、システム・マイクロプロセツサ21が
選択的にこのレジスタ61に書き込みを行つても
よい。このことは単にアダプタレジスタに適切な
フイールド属性を書き込むことにより、フイール
ド中央に1つまたは複数のキヤラクタを挿入でき
ることを意味する。通常のフイールド属性はデイ
スプレイ上の位置を利用するけれども、レジスタ
に基づいた属性はそのような配置を何ら必要とし
ない。換言すれば、マイクロプロセツサ21でア
ダプタレジスタをアクセスすることが、データス
トリーム外でフイールド属性を特定する可能性を
与える。この動作にとつてキーとなるものは、操
舵ロジツク62である。これはすべての行の最初
のキヤラクタについてレジスタ61からの属性情
報をハイライトロジツク63(どれをハイライす
るべきかを決める論理)に送出する。ただし、行
の最初のキヤラクタ位置にフイールド属性が含ま
れるならば、先の属性情報は無視されるであろう
(この場合、レジスタ60はハイライトロジツク
63に向けられる)。
システム。マイクロプロセツサ21を容易に過
負荷とし得る要求を持つ特定のデータストリーム
がある。具体的にはフイールド属性およびキヤラ
クタ属性の双方を具備するものである。デイスプ
レイアダプタは自動的にキヤラクタやフイールド
の点滅や下線引きを処理し得るものでないので、
この問題はガスパネルデイスプレイの環境下では
より深刻となる。それゆえ、マイクロコードがす
べての点滅位置および下線位置を察知してそれら
を別々に処理しなければならない。このことは、
表示バツフアを通じてのサーチがその経路に沿つ
てテストを行い異なる属性を検出することにより
なし得るであろう。しかし、このアプローチの効
率はさほど良好ではない。なぜならば、バツフア
において各キヤラクタごとに取り込みおよびテス
トのループが必要とされるからである。このこと
は使用される大画面デイスプレイパネルで問題と
なる。その表示バツフアは10000キヤラクタ
(20000バイト)と同程度となり得るからである。
他のアプローチはマイクロコードが属性位置リス
トを作成して保持することである。これは効率、
必要なメモリおよびこれに関連する複雑さという
問題を持つ。
DMAによりデータがプラズマデイスプレイア
ダプタ22中へと転送されていくときにデータを
検査してアダプタ22内の属性テストを行うこと
により、上述の問題は解決される。システムマイ
クロプロセツサ21がキヤラクタ行の書込みを要
求したのち、これがアダプタレジスタ101(第
17図)を読み出し得、たとえば他の画面更新が
下線として要求されるか否かを決定できる。マイ
クロコードも、アダプタのフイールドおよび拡張
フイールド属性検出レジスタ61を通じて行の終
端で能動であつたフイールド特性(たとえば非表
示)を読み戻し得る。つぎの行の最初のキヤラク
タがフイールド属性でないかぎり、このフイール
ド情報がつぎの行で用いられるであろう。以下の
属性およびキヤラクタはテストされる。
表示データ中の任意の無効なキヤラクタ 表示データ中の任意の点滅キヤラクタ 表示データ中の任意の下線キヤラクタ 検出された最後のフイールド属性 検出された最後の拡張フイールド属性 この発明にしたがうデータ管理システムの動作
は第15図において簡単に要約される。ステツプ
70においてシステム・マイクロプロセツサ21
はシステムマイクロプロセツサRAM中にアダプ
タオペコードを作り、アダプタ中のパラメータを
初期設定し、そしてアダプタ22へと開始するた
めのコマンドを送る。こののちステツプ71に示
されるようにアダプタ22はDMAによりマイク
ロプロセツサRAMからのオペコードを取り込
み、デコードする。一旦オペコードおよび表示デ
ータが取り込まれるとステツプ73に示されるよ
うにピコプロセツサ37が表示パラメータを算出
してデイスプレイI/Oロジツク29(第6図)
を初期設定する。これら算出結果、線バツフアア
ドレスおよびキヤラクタ発生器RAM100に基
づいてステツプ74に示されるようにデータが直
列化回路35中で直列化され、ハイライトされ、
そののち表示される。一旦直列化回路35中のデ
ータがデイスプレイI/Oロジツク29により出
力され、プラズマパネル上に表示されると、ステ
ツプ75に示されるようにデイスプレイI/Oロ
ジツク29がピコプロセツサ27に完了のフラグ
をたてる。ピコプロセツサ27により実行される
一掃動作はアダプタ22を基底状態に戻し、付加
的なオペコードの実行にそなえさせる。判別ステ
ツプ71において、もし連結オペコードが実行さ
れているならば、動作はステツプ71に戻り、さ
もなければステツプ77に示されるようにアダプ
タがシステムマイクロプロセツサ21に対して割
り込みを行い、完了状態および動作停止とする。
【図面の簡単な説明】
第1図はデイスプレイ端末およびキーボードを
示す斜傾図、第2図は画面表示の実現可能な分割
のいくつかを示す図、第3図は画面の四象限の
各々に表示が与えられる具体的な適用業務を示す
図、第4図はキーボード制御される画面管理部の
ホストおよびこの発明のプラズマ・デイスプレ
イ・アダプタに対する関係を示すブロツク図、第
5図はプラズマ・デイスプレイ・アダプタのシス
テムマイクロプロセツサおよびホストに対する関
係を機能的に示すブロツク図、第6図はプラズ
マ・デイスプレイ・アダプタの構成を示すさらに
具体的なブロツク図、第7A図、第7B図および
第7C図は一体となつてガスパネルを示す図、第
8A図、第8B図および第8C図はピコマイクロ
プロセツサで算出されてオン・チツプRAMに記
憶されるXおよびYアドレスを示す図、第9図は
プラズマ・デイスプレイ・アダプタの直列化レジ
スタの動作を示す図、第10図は表示データを水
平に整列させる態様を示す図、第11図はブロツ
ク消去の過程を説明するためのガスパネルの図、
第12図はキヤラクタを置換する動作を示すフロ
ーチヤート、第13図は可変幅キヤラクタの特徴
を示すフローチヤート、第14図はプラズマ・デ
イスプレイ・アダプタのレジスタを用いて属性を
挿入および検出することを示すブロツク図、第1
5図はこの発明によるプラズマ・デイスプレイ・
アダプタでなされる高級インターフエースの動作
を示すフローチヤート、第16図は単一のシステ
ムマイクロプロセツサに接続しうるプラズマ・デ
イスプレイ・アダプタ内の64個のレジスタの1つ
のアドレシングを示す図、第17図はプラズマ・
デイスプレイ・アダプタでの属性テストを説明す
るブロツク図である。

Claims (1)

  1. 【特許請求の範囲】 1 画面管理部に適用業務プログラムを供給する
    ホストプロセツサと、前記画面管理部に接続さ
    れ、プラズマガスデイスプレイパネルへの表示を
    制御するための少なく1つのプラズマデイスプレ
    イアダプタとから構成されるプラズマガスデイス
    プレイシステムにおいて、 前記プラズマデイスプレイアダプタは、 共通内部バスに接続され、前記プラズマガスデ
    イスプレイパネルへの書込み動作と消去動作の境
    界を算出する論理手段と、 前記共通内部バスに接続され、前記アダプタの
    読出専用メモリに予め記憶されている前記論理手
    段を制御するためのピココードおよび前記論理手
    段によつて実行された算出結果を、前記プラズマ
    ガスデイスプレイパネルへの表示を制御するため
    に記憶するメモリ手段と、 前記共通内部バスに接続され、前記画面管理部
    のメモリからオペコードおよび表示パラメータを
    読出し、前記メモリ手段に書込むように制御する
    制御手段と、 前記共通内部バスに接続され、前記論理手段に
    よつて算出された境界によりキヤラクタデータを
    直列化し、前記プラズマガスデイスプレイパネル
    に送出するキヤラクタ発生器・直列化手段とを備
    えていることを特徴とするプラズマガスデイスプ
    レイシステム。
JP59042247A 1983-03-07 1984-03-07 プラズマガスパネルデイスプレイシステム Granted JPS59210495A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/472,776 US4566005A (en) 1983-03-07 1983-03-07 Data management for plasma display
US472776 1999-12-27

Publications (2)

Publication Number Publication Date
JPS59210495A JPS59210495A (ja) 1984-11-29
JPH0469794B2 true JPH0469794B2 (ja) 1992-11-09

Family

ID=23876899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59042247A Granted JPS59210495A (ja) 1983-03-07 1984-03-07 プラズマガスパネルデイスプレイシステム

Country Status (2)

Country Link
US (1) US4566005A (ja)
JP (1) JPS59210495A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481534B1 (en) * 1984-07-23 1998-01-14 Texas Instruments Incorporated Video system
US4691289A (en) * 1984-07-23 1987-09-01 Texas Instruments Incorporated State machine standard cell that supports both a Moore and a Mealy implementation
GB2191612A (en) * 1986-06-11 1987-12-16 Ibm Display terminal
US5257015A (en) * 1986-07-03 1993-10-26 Kabushiki Kaisha Toshiba Flat panel display control apparatus
JPS6311991A (ja) * 1986-07-03 1988-01-19 株式会社東芝 表示制御装置
EP0295689B1 (en) * 1987-06-19 1995-03-29 Kabushiki Kaisha Toshiba Display controller for CRT/plasma display apparatus
EP0295690B1 (en) * 1987-06-19 1994-11-30 Kabushiki Kaisha Toshiba Display area control system for plasma display apparatus
EP0295691B1 (en) * 1987-06-19 1994-11-23 Kabushiki Kaisha Toshiba Display mode switching system for plasma display apparatus
EP0295692B1 (en) * 1987-06-19 1994-11-23 Kabushiki Kaisha Toshiba crt/plasma display controller
US5351064A (en) * 1987-06-19 1994-09-27 Kabushiki Kaisha Toshiba CRT/flat panel display control system
JP2909079B2 (ja) * 1988-09-13 1999-06-23 株式会社東芝 表示制御方式
US5293485A (en) * 1988-09-13 1994-03-08 Kabushiki Kaisha Toshiba Display control apparatus for converting color/monochromatic CRT gradation into flat panel display gradation
JPH0362090A (ja) * 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
CA2041819C (en) * 1990-05-07 1995-06-27 Hiroki Zenda Color lcd display control system
US5742265A (en) * 1990-12-17 1998-04-21 Photonics Systems Corporation AC plasma gas discharge gray scale graphic, including color and video display drive system
JPH06318060A (ja) * 1991-07-31 1994-11-15 Toshiba Corp 表示制御装置
US8427490B1 (en) 2004-05-14 2013-04-23 Nvidia Corporation Validating a graphics pipeline using pre-determined schedules
US8624906B2 (en) * 2004-09-29 2014-01-07 Nvidia Corporation Method and system for non stalling pipeline instruction fetching from memory
US8698817B2 (en) 2004-11-15 2014-04-15 Nvidia Corporation Video processor having scalar and vector components
US9092170B1 (en) 2005-10-18 2015-07-28 Nvidia Corporation Method and system for implementing fragment operation processing across a graphics bus interconnect
US8683126B2 (en) * 2007-07-30 2014-03-25 Nvidia Corporation Optimal use of buffer space by a storage controller which writes retrieved data directly to a memory
US8411096B1 (en) 2007-08-15 2013-04-02 Nvidia Corporation Shader program instruction fetch
US8659601B1 (en) 2007-08-15 2014-02-25 Nvidia Corporation Program sequencer for generating indeterminant length shader programs for a graphics processor
US9024957B1 (en) 2007-08-15 2015-05-05 Nvidia Corporation Address independent shader program loading
US8698819B1 (en) 2007-08-15 2014-04-15 Nvidia Corporation Software assisted shader merging
US9064333B2 (en) * 2007-12-17 2015-06-23 Nvidia Corporation Interrupt handling techniques in the rasterizer of a GPU
US8780123B2 (en) * 2007-12-17 2014-07-15 Nvidia Corporation Interrupt handling techniques in the rasterizer of a GPU
US8923385B2 (en) * 2008-05-01 2014-12-30 Nvidia Corporation Rewind-enabled hardware encoder
US8681861B2 (en) * 2008-05-01 2014-03-25 Nvidia Corporation Multistandard hardware video encoder
US8489851B2 (en) * 2008-12-11 2013-07-16 Nvidia Corporation Processing of read requests in a memory controller using pre-fetch mechanism

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614287A (en) * 1979-07-13 1981-02-12 Omron Tateisi Electronics Co Indication method for electronic indicator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993990A (en) * 1975-02-03 1976-11-23 Owens-Illinois, Inc. Method of and apparatus for enhancing discharge state manipulation of multicelled gas discharge display/memory devices
GB1494509A (en) * 1975-02-17 1977-12-07 Miller M Plasma display control apparatus
US4101810A (en) * 1976-05-19 1978-07-18 Owens-Illinois, Inc. System for and method of operating gas discharge display and memory
US4143360A (en) * 1976-08-27 1979-03-06 The Magnavox Company Method and apparatus for controlling a display terminal
FR2400236A1 (fr) * 1977-08-11 1979-03-09 Cii Honeywell Bull Systeme d'affichage d'informations sous forme alphanumerique
US4201983A (en) * 1978-03-02 1980-05-06 Motorola, Inc. Addressing circuitry for a vertical scan dot matrix display apparatus
US4430649A (en) * 1978-07-21 1984-02-07 Radio Shack Video processing system
US4368463A (en) * 1979-03-21 1983-01-11 Sigma Electronics Limited Graphic display area classification
JPS5619150A (en) * 1979-07-25 1981-02-23 Fujitsu Ltd Microprogram control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614287A (en) * 1979-07-13 1981-02-12 Omron Tateisi Electronics Co Indication method for electronic indicator

Also Published As

Publication number Publication date
JPS59210495A (ja) 1984-11-29
US4566005A (en) 1986-01-21

Similar Documents

Publication Publication Date Title
JPH0469794B2 (ja)
EP0568078B1 (en) External interface for a high performance graphics adapter allowing for graphics compatibility
US4642794A (en) Video update FIFO buffer
US5251298A (en) Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses
JPS60189789A (ja) 表示装置
EP0840914A1 (en) Hardware that rotates an image for portrait-oriented display
JPH09245179A (ja) コンピュータグラフィックス装置
JPH11167378A (ja) 画像をスケーリングする方法
EP0279225A2 (en) Reconfigurable counters for addressing in graphics display systems
US4918429A (en) Display system with symbol font memory
US5854641A (en) Method and apparatus for display image rotation
EP0661681A1 (en) Display adapter
JPS6329291B2 (ja)
US5231694A (en) Graphics data processing apparatus having non-linear saturating operations on multibit color data
US5283863A (en) Process for effecting an array move instruction, a graphics computer system, a display system, a graphics processor and graphics display system
JP3803367B2 (ja) フラットパネルディスプレイの特性ジェネレータ
JPS6327727B2 (ja)
EP0251811A2 (en) Flat panel display control apparatus
EP0121070B1 (en) Plasma display management systems
USRE38471E1 (en) Method and apparatus for display image rotation
JPS6267632A (ja) コンピュータ表示装置
US7109996B1 (en) Apparatus and method for rendering characters into a memory
JPS5845714B2 (ja) ビデオハツセイカイロ
EP0121810A2 (en) Microprocessor
JP2587415B2 (ja) メモリバンクの選択が可変なデ−タ処理システム