JPH0713531A - 表示モード切り替え機能を有した表示制御システム - Google Patents
表示モード切り替え機能を有した表示制御システムInfo
- Publication number
- JPH0713531A JPH0713531A JP5156833A JP15683393A JPH0713531A JP H0713531 A JPH0713531 A JP H0713531A JP 5156833 A JP5156833 A JP 5156833A JP 15683393 A JP15683393 A JP 15683393A JP H0713531 A JPH0713531 A JP H0713531A
- Authority
- JP
- Japan
- Prior art keywords
- display
- mode
- register
- memory
- crt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】ＬＣＤモード、同時表示モード、ＣＲＴモード
をキーボード入力により切り替えるポータブルコンピュ
ータにおいて、モードに応じてＶＲＡＭのブロック転送
を行う。 【構成】表示モードがモノクロＬＣＤのＬＣＤモードま
たはＣＲＴモードのときに、キーボードのホットキーに
より同時表示モードが選択されると、ＶＲＡＭを構成す
るバンクＢに格納されているプレーン１およびプレーン
３の内容をバンクＡに転送し、バンクＢをフレームメモ
リとして使用する。ＬＣＤを使用しているときに、ＳＶ
ＧＡが選択されると、表示装置を自動的にＬＣＤからＣ
ＲＴに切り替える。
をキーボード入力により切り替えるポータブルコンピュ
ータにおいて、モードに応じてＶＲＡＭのブロック転送
を行う。 【構成】表示モードがモノクロＬＣＤのＬＣＤモードま
たはＣＲＴモードのときに、キーボードのホットキーに
より同時表示モードが選択されると、ＶＲＡＭを構成す
るバンクＢに格納されているプレーン１およびプレーン
３の内容をバンクＡに転送し、バンクＢをフレームメモ
リとして使用する。ＬＣＤを使用しているときに、ＳＶ
ＧＡが選択されると、表示装置を自動的にＬＣＤからＣ
ＲＴに切り替える。
Description
【０００１】
【産業上の利用分野】この発明は、ラップトップタイプ
またはノートブックタイプのパーソナルポータブルコン
ピュータに関する。
またはノートブックタイプのパーソナルポータブルコン
ピュータに関する。
【０００２】
【従来の技術】近年、携帯可能なラップトップタイプま
たはノートブックタイプのパーソナルポータブルコンピ
ュータが種々開発されている。このようなポータブルコ
ンピュータでは、通常モノクロＬＣＤ（ＬｉｑｕｉｄＣ
ｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等のフラットパネルデ
ィスプレイを標準装備し、オプションでＣＲＴ（Ｃａｔ
ｈｏｄｅ Ｒａｙ Ｔｕｂｅ）ユニットを接続可能に構
成されているものが多い。また、グラフィックサブシス
テムとしてＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａ
ｒｒａｙ）やＳＶＧＡ（ＳｕｐｅｒＶｉｄｅｏ Ｇｒａ
ｐｈｉｃｓ Ａｒｒａｙ）等が開発されている。
たはノートブックタイプのパーソナルポータブルコンピ
ュータが種々開発されている。このようなポータブルコ
ンピュータでは、通常モノクロＬＣＤ（ＬｉｑｕｉｄＣ
ｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等のフラットパネルデ
ィスプレイを標準装備し、オプションでＣＲＴ（Ｃａｔ
ｈｏｄｅ Ｒａｙ Ｔｕｂｅ）ユニットを接続可能に構
成されているものが多い。また、グラフィックサブシス
テムとしてＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａ
ｒｒａｙ）やＳＶＧＡ（ＳｕｐｅｒＶｉｄｅｏ Ｇｒａ
ｐｈｉｃｓ Ａｒｒａｙ）等が開発されている。
【０００３】このような、表示装置を駆動するＣＲＴコ
ントローラは、モノクロＬＣＤモード、同時表示モー
ド、およびＣＲＴモードに応じて選択的にＬＣＤおよび
／またはＣＲＴ駆動できるように構成されている。この
ようなＣＲＴコントローラとしては、例えば、米国Ｗｅ
ｓｔｅｒｎ Ｄｉｇｉｔａｌ Ｃｏｒｐｏｒａｔｉｏｎ
の”ＷＤ９０Ｃ２６Ａ Ｉｎｔｅｇｒａｔｅｄ Ｌｏｗ
Ｐｏｗｅｒ ＶＧＡＬＣＤ Ｃｏｎｔｒｏｌｌｅｒ
ｗｉｔｈ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｄｉｓｐｌａ
ｙ”がある。このＣＲＴコントローラを用いた場合、図
８に示すようにビデオメモリはバンクＡとバンクＢに分
かれており、バンクＡメモリの半分がプレーン０および
プレーン２にアサインされ、残りの半分は未使用であ
る。また、バンクＢメモリの半分がプレーン１およびプ
レーン３にアサインされ、残りの半分が未使用である。
ントローラは、モノクロＬＣＤモード、同時表示モー
ド、およびＣＲＴモードに応じて選択的にＬＣＤおよび
／またはＣＲＴ駆動できるように構成されている。この
ようなＣＲＴコントローラとしては、例えば、米国Ｗｅ
ｓｔｅｒｎ Ｄｉｇｉｔａｌ Ｃｏｒｐｏｒａｔｉｏｎ
の”ＷＤ９０Ｃ２６Ａ Ｉｎｔｅｇｒａｔｅｄ Ｌｏｗ
Ｐｏｗｅｒ ＶＧＡＬＣＤ Ｃｏｎｔｒｏｌｌｅｒ
ｗｉｔｈ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｄｉｓｐｌａ
ｙ”がある。このＣＲＴコントローラを用いた場合、図
８に示すようにビデオメモリはバンクＡとバンクＢに分
かれており、バンクＡメモリの半分がプレーン０および
プレーン２にアサインされ、残りの半分は未使用であ
る。また、バンクＢメモリの半分がプレーン１およびプ
レーン３にアサインされ、残りの半分が未使用である。
【０００４】さらに、デュアルディスプレイモードのと
きは、別途フレームメモリを用いてＣＲＴ用表示タイミ
ングをＬＣＤ用表示タイミングに変換している。また、
上記ＳＶＧＡモードは、５１２ＫＢのビデオメモリを必
要とする。したがって、フレームメモリの他に別途５１
２ＫＢのビデオメモリが必要となり、ハードウエア構成
が大きくなり、小型、軽量、かつバッテリ駆動されるポ
ータブルコンピュータにおいては、大きな問題となる。
きは、別途フレームメモリを用いてＣＲＴ用表示タイミ
ングをＬＣＤ用表示タイミングに変換している。また、
上記ＳＶＧＡモードは、５１２ＫＢのビデオメモリを必
要とする。したがって、フレームメモリの他に別途５１
２ＫＢのビデオメモリが必要となり、ハードウエア構成
が大きくなり、小型、軽量、かつバッテリ駆動されるポ
ータブルコンピュータにおいては、大きな問題となる。
【０００５】また、従来、ＳＶＧＡ等の高解像度表示モ
ードを使用する場合には、一旦セットアッププログラム
等によりＬＣＤをＣＲＴに切り替えた後、高解像度表示
モードを設定する必要があり、オペレータにとっては手
間のかかる作業であった。
ードを使用する場合には、一旦セットアッププログラム
等によりＬＣＤをＣＲＴに切り替えた後、高解像度表示
モードを設定する必要があり、オペレータにとっては手
間のかかる作業であった。
【０００６】
【発明が解決しようとする課題】表示デバイスにモノク
ロＬＣＤ等のフラットパネルを採用し、オプションでＣ
ＲＴが接続可能なポータブルコンピュータにおいて、Ｌ
ＣＤとＣＲＴの同時表示を行う場合には、フレームメモ
リとして付加的なメモリが必要となる。すなわち、ＣＲ
Ｔコントローラから出力されるＣＲＴの表示タイミング
信号を用いて、ＬＣＤを直接駆動することはできない。
このため、ＣＲＴ用の表示タイミングでフレームメモリ
に一旦表示データを書き込み、ＬＣＤ用の表示タイミン
グで表示データを読みだすことにより、ＬＣＤに表示し
ている。
ロＬＣＤ等のフラットパネルを採用し、オプションでＣ
ＲＴが接続可能なポータブルコンピュータにおいて、Ｌ
ＣＤとＣＲＴの同時表示を行う場合には、フレームメモ
リとして付加的なメモリが必要となる。すなわち、ＣＲ
Ｔコントローラから出力されるＣＲＴの表示タイミング
信号を用いて、ＬＣＤを直接駆動することはできない。
このため、ＣＲＴ用の表示タイミングでフレームメモリ
に一旦表示データを書き込み、ＬＣＤ用の表示タイミン
グで表示データを読みだすことにより、ＬＣＤに表示し
ている。
【０００７】また、ＬＣＤモード、同時表示モード、Ｃ
ＲＴモードの切り替えは、システムのセットアッププロ
グラムにより切り替えている。このため、アプリケーシ
ョン実行中でも表示モードを瞬時に切り替えることので
きるポータブルコンピュータが望まれている。
ＲＴモードの切り替えは、システムのセットアッププロ
グラムにより切り替えている。このため、アプリケーシ
ョン実行中でも表示モードを瞬時に切り替えることので
きるポータブルコンピュータが望まれている。
【０００８】この発明の目的は、モノクロＬＣＤ等のフ
ラットパネルを標準で装備し、オプションでＣＲＴが接
続可能であるとともに、フレームメモリ等の付加的なメ
モリを必要とせずに、ＬＣＤモード、同時表示モード、
ＣＲＴモードをキーボード入力により切り替えるポータ
ブルコンピュータにおいて、上記モードに応じてＶＲＡ
Ｍのブロック転送を行うことにより、ＶＲＡＭの一部を
フレームメモリとして使用可能なポータブルコンピュー
タを提供することである。
ラットパネルを標準で装備し、オプションでＣＲＴが接
続可能であるとともに、フレームメモリ等の付加的なメ
モリを必要とせずに、ＬＣＤモード、同時表示モード、
ＣＲＴモードをキーボード入力により切り替えるポータ
ブルコンピュータにおいて、上記モードに応じてＶＲＡ
Ｍのブロック転送を行うことにより、ＶＲＡＭの一部を
フレームメモリとして使用可能なポータブルコンピュー
タを提供することである。
【０００９】
【課題を解決するための手段および作用】上記目的を達
成するために、この発明によれば、フラットパネルディ
スプレイを標準装備し、オプションでＣＲＴ表示装置が
接続可能な表示制御システムにおいて、前記フラットパ
ネルディスプレイおよび／またはＣＲＴ表示装置を制御
する表示制御手段と、前記フラットパネルディスプレイ
および／またはＣＲＴ表示装置に表示するデータを格納
する表示メモリ手段と、前記フラットパネルディスプレ
イにデータを表示するフラットパネルディスプレイモー
ド、前記ＣＲＴ表示装置にデータを表示するＣＲＴモー
ド、および前記フラットパネルディスプレイとＣＲＴ表
示装置の両方に同時にデータを表示する同時表示モード
のいずれかを選択するための入力手段と、前記入力手段
により前記フラットパネルディスプレイモード、ＣＲＴ
モード、および同時表示モードのいずれかが選択された
とき、必要に応じて前記表示メモリ手段に格納されてい
る表示データの転送を行う手段とを備えている。
成するために、この発明によれば、フラットパネルディ
スプレイを標準装備し、オプションでＣＲＴ表示装置が
接続可能な表示制御システムにおいて、前記フラットパ
ネルディスプレイおよび／またはＣＲＴ表示装置を制御
する表示制御手段と、前記フラットパネルディスプレイ
および／またはＣＲＴ表示装置に表示するデータを格納
する表示メモリ手段と、前記フラットパネルディスプレ
イにデータを表示するフラットパネルディスプレイモー
ド、前記ＣＲＴ表示装置にデータを表示するＣＲＴモー
ド、および前記フラットパネルディスプレイとＣＲＴ表
示装置の両方に同時にデータを表示する同時表示モード
のいずれかを選択するための入力手段と、前記入力手段
により前記フラットパネルディスプレイモード、ＣＲＴ
モード、および同時表示モードのいずれかが選択された
とき、必要に応じて前記表示メモリ手段に格納されてい
る表示データの転送を行う手段とを備えている。
【００１０】したがって、ＳＶＧＡが使用可能なＣＲＴ
モードでは、ＳＶＧＡ用にメモリを増設することなく、
図２に示すようなバンクＡメモリおよびバンクＢメモリ
の未使用部分を使用し、さらに、デュアルディスプレイ
モードでは、図３に示すようにバンクＢのバッファをフ
レームメモリとして使用することにより、メモリを増設
することなくＳＶＧＡモードに対応できると共に、ＬＣ
Ｄモードまたはデュアルディスプレイモードの選択に応
じて臨機応変にフレームメモリを構築することができ
る。
モードでは、ＳＶＧＡ用にメモリを増設することなく、
図２に示すようなバンクＡメモリおよびバンクＢメモリ
の未使用部分を使用し、さらに、デュアルディスプレイ
モードでは、図３に示すようにバンクＢのバッファをフ
レームメモリとして使用することにより、メモリを増設
することなくＳＶＧＡモードに対応できると共に、ＬＣ
Ｄモードまたはデュアルディスプレイモードの選択に応
じて臨機応変にフレームメモリを構築することができ
る。
【００１１】この発明の第２の特徴によれば、フラット
パネルディスプレイを標準装備し、オプションでＣＲＴ
表示装置を接続可能であり、標準解像度表示モードと、
前記フラットパネルディスプレイでは表示不可能な高解
像度表示モードとを有した表示制御システムにおいて、
前記フラットパネルディスプレイに対して電力を供給す
る手段と、前記高解像度表示モードを指定する手段と、
前記高解像度表示モードの指定を判断する手段と、前記
高解像度表示モードが指定されたことを判断したとき、
前記ＣＲＴ表示装置を高解像度表示モードに設定する手
段と、前記高解像度表示モードが指定されたことを判断
したとき、前記フラットパネルディスプレイに対する電
力供給を停止する手段、および前記高解像度表示モード
でＣＲＴ表示装置に表示を行う表示制御手段とを備えて
いる。
パネルディスプレイを標準装備し、オプションでＣＲＴ
表示装置を接続可能であり、標準解像度表示モードと、
前記フラットパネルディスプレイでは表示不可能な高解
像度表示モードとを有した表示制御システムにおいて、
前記フラットパネルディスプレイに対して電力を供給す
る手段と、前記高解像度表示モードを指定する手段と、
前記高解像度表示モードの指定を判断する手段と、前記
高解像度表示モードが指定されたことを判断したとき、
前記ＣＲＴ表示装置を高解像度表示モードに設定する手
段と、前記高解像度表示モードが指定されたことを判断
したとき、前記フラットパネルディスプレイに対する電
力供給を停止する手段、および前記高解像度表示モード
でＣＲＴ表示装置に表示を行う表示制御手段とを備えて
いる。
【００１２】従って、ＬＣＤを標準装備し、オプション
でＣＲＴ表示装置が接続可能なポータブルコンピュータ
において、ユーザがＳＶＧＡモードを指定したとき、ユ
ーザは、表示装置をＬＣＤからＣＲＴに切り替える手間
がかからず、操作が簡単となる。
でＣＲＴ表示装置が接続可能なポータブルコンピュータ
において、ユーザがＳＶＧＡモードを指定したとき、ユ
ーザは、表示装置をＬＣＤからＣＲＴに切り替える手間
がかからず、操作が簡単となる。
【００１３】
【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１には、この発明の一実施例に係わるポータ
ブルコンピュータのシステム構成が示されている。この
ポータブルコンピュータは、ラップトップタイプまたは
ノートブックタイプのパーソナルポータブルコンピュー
タであり、ＩＳＡ（Ｉndustry ＳtandardＡrchitecture
）仕様のシステムバス（ＩＳＡ−ＢＵＳ）１１、キー
ボードインターフェースバス（ＫＢＣ−ＢＵＳ）１３、
および電源インターフェースバス（ＰＳＣ−ＢＵＳ）１
４を備えている。
明する。図１には、この発明の一実施例に係わるポータ
ブルコンピュータのシステム構成が示されている。この
ポータブルコンピュータは、ラップトップタイプまたは
ノートブックタイプのパーソナルポータブルコンピュー
タであり、ＩＳＡ（Ｉndustry ＳtandardＡrchitecture
）仕様のシステムバス（ＩＳＡ−ＢＵＳ）１１、キー
ボードインターフェースバス（ＫＢＣ−ＢＵＳ）１３、
および電源インターフェースバス（ＰＳＣ−ＢＵＳ）１
４を備えている。
【００１４】システムバス（ＩＳＡ−ＢＵＳ）１１に
は、ＣＰＵ２１、およびＩ／Ｏコントローラ２２が接続
されている。ＣＰＵ２１としては、例えば米インテル社
により製造販売されているマイクロプロセッサ８０４８
６ＳＸが適用できる。また、Ｉ／Ｏコントローラは、東
芝社製スーパーインテグレーションチップで構成されて
いる。
は、ＣＰＵ２１、およびＩ／Ｏコントローラ２２が接続
されている。ＣＰＵ２１としては、例えば米インテル社
により製造販売されているマイクロプロセッサ８０４８
６ＳＸが適用できる。また、Ｉ／Ｏコントローラは、東
芝社製スーパーインテグレーションチップで構成されて
いる。
【００１５】ＣＰＵ２１は、システム全体の制御を司る
ためのものであり、システムメモリ２３に格納された処
理対象のプログラムを実行する。また、このＣＰＵ２１
は、各種Ｉ／Ｏをアイドル時にパワーダウンするといっ
た低消費電力のためのパワー管理機能を有している。こ
のパワー管理機能は、システム管理割り込み（ＳＭＩ；
（Ｓystem Ｍanagement Ｉnterrupt）と称されてい
る割り込み処理によって実行される。ＣＰＵ２１の持つ
割り込みには、ＳＭＩの他、マスク不能割り込み（ＮＭ
Ｉ；Ｎon−Ｍaskable Ｉnterrupt）、およびマスク可能
割り込み（ＩＮＴＲ；Ｍaskable Ｉnterrupt）があ
る。ＳＭＩは、マスク不能割り込みの一種であるが、前
述のＮＭＩやＩＮＴＲよりも優先度の高い、最優先度の
ハードウェア割り込みであり、ＣＰＵ２１の割り込み要
求入力ＳＭＩをアクティブにすることによって起動され
る。同様に、マスク不能割り込み、およびマスク可能割
り込みも、ＣＰＵ２１の図示しない割り込み要求入力Ｎ
ＭＩ、ＩＮＴＲをアクティブにすることによってそれぞ
れ起動されるものである。
ためのものであり、システムメモリ２３に格納された処
理対象のプログラムを実行する。また、このＣＰＵ２１
は、各種Ｉ／Ｏをアイドル時にパワーダウンするといっ
た低消費電力のためのパワー管理機能を有している。こ
のパワー管理機能は、システム管理割り込み（ＳＭＩ；
（Ｓystem Ｍanagement Ｉnterrupt）と称されてい
る割り込み処理によって実行される。ＣＰＵ２１の持つ
割り込みには、ＳＭＩの他、マスク不能割り込み（ＮＭ
Ｉ；Ｎon−Ｍaskable Ｉnterrupt）、およびマスク可能
割り込み（ＩＮＴＲ；Ｍaskable Ｉnterrupt）があ
る。ＳＭＩは、マスク不能割り込みの一種であるが、前
述のＮＭＩやＩＮＴＲよりも優先度の高い、最優先度の
ハードウェア割り込みであり、ＣＰＵ２１の割り込み要
求入力ＳＭＩをアクティブにすることによって起動され
る。同様に、マスク不能割り込み、およびマスク可能割
り込みも、ＣＰＵ２１の図示しない割り込み要求入力Ｎ
ＭＩ、ＩＮＴＲをアクティブにすることによってそれぞ
れ起動されるものである。
【００１６】このＳＭＩによる割り込み処理は、パワー
管理のための機能だけでなく、後述するホットキー処理
等の拡張機能を実行する際にも利用される。Ｉ／Ｏコン
トローラ２２は、ＣＰＵおよびメモリサポート機能を実
現するための専用ロジックであり、シリアルポート４１
に接続されるＩ／Ｏ機器等の制御、およびプリンタポー
ト（ＥＰＰ；Ｅnhanced Ｐrinter Ｐort ）４３に接続
される外部プリンタの制御を行なう。また、このＩ／Ｏ
コントローラ２２には、直接メモリアクセス制御のため
のＤＭＡコントローラが２個、割り込みコントローラ
（ＰＩＣ；Ｐrogrammable Ｉnterrupt Ｃontroller
）が２個、タイマ（ＰＩＴ；Ｐrogrammable Ｉnterval
Ｔimer ）が２個、シリアルＩ／Ｏコントローラ（Ｓ
ＩＯ；Ｓerial Ｉnput／Ｏutput Ｃontroller ）が２
個、リアルタイムクロック（ＲＴＣ；Ｒeal Ｔime Ｃlo
ck）が１個内蔵されている。リアルタイムクロックは、
独自の動作用電池を持つ時計モジュールであり、その電
池から常時電源が供給されるＣＭＯＳ構成のスタティク
ＲＡＭ（以下、ＣＭＯＳメモリと称する）を有してい
る。こＣＭＯＳメモリは、システム構成を示すセットア
ップ情報の格納等に利用される。
管理のための機能だけでなく、後述するホットキー処理
等の拡張機能を実行する際にも利用される。Ｉ／Ｏコン
トローラ２２は、ＣＰＵおよびメモリサポート機能を実
現するための専用ロジックであり、シリアルポート４１
に接続されるＩ／Ｏ機器等の制御、およびプリンタポー
ト（ＥＰＰ；Ｅnhanced Ｐrinter Ｐort ）４３に接続
される外部プリンタの制御を行なう。また、このＩ／Ｏ
コントローラ２２には、直接メモリアクセス制御のため
のＤＭＡコントローラが２個、割り込みコントローラ
（ＰＩＣ；Ｐrogrammable Ｉnterrupt Ｃontroller
）が２個、タイマ（ＰＩＴ；Ｐrogrammable Ｉnterval
Ｔimer ）が２個、シリアルＩ／Ｏコントローラ（Ｓ
ＩＯ；Ｓerial Ｉnput／Ｏutput Ｃontroller ）が２
個、リアルタイムクロック（ＲＴＣ；Ｒeal Ｔime Ｃlo
ck）が１個内蔵されている。リアルタイムクロックは、
独自の動作用電池を持つ時計モジュールであり、その電
池から常時電源が供給されるＣＭＯＳ構成のスタティク
ＲＡＭ（以下、ＣＭＯＳメモリと称する）を有してい
る。こＣＭＯＳメモリは、システム構成を示すセットア
ップ情報の格納等に利用される。
【００１７】ＣＰＵ２１およびＩ／Ｏコントローラ２２
間の通信は、システムバス（ＩＳＡ−ＢＵＳ）１１、ま
たはＣＰＵ２１とＩ／Ｏコントローラ２２間に設けられ
た専用のインターフェース線を介して実行される。ＣＰ
Ｕ２１とＩ／Ｏコントローラ２２間のインターフェース
信号には、例えば、ＣＰＵ２１のＳＭＩ機能を制御する
ための信号等が含まれている。
間の通信は、システムバス（ＩＳＡ−ＢＵＳ）１１、ま
たはＣＰＵ２１とＩ／Ｏコントローラ２２間に設けられ
た専用のインターフェース線を介して実行される。ＣＰ
Ｕ２１とＩ／Ｏコントローラ２２間のインターフェース
信号には、例えば、ＣＰＵ２１のＳＭＩ機能を制御する
ための信号等が含まれている。
【００１８】すなわち、ＣＰＵ２１の割り込み要求入力
ＳＭＩには、ＡＮＤゲートＧ１を介して、Ｉ／Ｏコント
ローラ２２またはステータスＬＣＤ制御ゲートアレイ
（ＳＬＣＤＣ ＧＡ）２６から出力されるアクティブロ
ーのＳＭＩ信号が供給される。ステータスＬＣＤ制御ゲ
ートアレイ（ＳＬＣＤＣ ＧＡ）２６からのＳＭＩ信号
は、後述するホットキー処理や機能拡張に伴う他の特殊
処理をＣＰＵ２１に要求するときに発生されるものであ
り、またＩ／Ｏコントローラ２２からのＳＭＩ信号はタ
イマによる時間監視等によってＩ／Ｏのパワーダウンの
必要性が検出された時などに発生される。
ＳＭＩには、ＡＮＤゲートＧ１を介して、Ｉ／Ｏコント
ローラ２２またはステータスＬＣＤ制御ゲートアレイ
（ＳＬＣＤＣ ＧＡ）２６から出力されるアクティブロ
ーのＳＭＩ信号が供給される。ステータスＬＣＤ制御ゲ
ートアレイ（ＳＬＣＤＣ ＧＡ）２６からのＳＭＩ信号
は、後述するホットキー処理や機能拡張に伴う他の特殊
処理をＣＰＵ２１に要求するときに発生されるものであ
り、またＩ／Ｏコントローラ２２からのＳＭＩ信号はタ
イマによる時間監視等によってＩ／Ｏのパワーダウンの
必要性が検出された時などに発生される。
【００１９】ここで、ホットキーとは、システム動作環
境の設定／変更等の特殊機能の実行をＣＰＵ２１に対し
て直接的に要求するためのキーであり、キーボード５１
上の特定の幾つかのキーがそのホットキーとして割り当
てられている。例えば、ＬＣＤ／ＣＲＴ表示の切り替え
機能にはＦｎ＋Ｆ５キーが使用される。このホットキー
が操作されると、ＣＰＵ２１によって提供されるシステ
ム動作環境の設定／変更に係わる幾つかの機能が直接呼
び出され、実行される。このホットキー処理において
は、システムバス（ＩＳＡ−ＢＵＳ）１１を介した通常
のキーデータ送信を行なわずに、ＣＰＵ２１にＳＭＩが
発行され、キーボードインターフェースバス（ＫＢＣ−
ＢＵＳ）１３およびステータスＬＣＤ制御ゲートアレイ
（ＳＬＣＤＧＡ）を通じてそのホットキーのキーデータ
がＣＰＵ２１に送られる。
境の設定／変更等の特殊機能の実行をＣＰＵ２１に対し
て直接的に要求するためのキーであり、キーボード５１
上の特定の幾つかのキーがそのホットキーとして割り当
てられている。例えば、ＬＣＤ／ＣＲＴ表示の切り替え
機能にはＦｎ＋Ｆ５キーが使用される。このホットキー
が操作されると、ＣＰＵ２１によって提供されるシステ
ム動作環境の設定／変更に係わる幾つかの機能が直接呼
び出され、実行される。このホットキー処理において
は、システムバス（ＩＳＡ−ＢＵＳ）１１を介した通常
のキーデータ送信を行なわずに、ＣＰＵ２１にＳＭＩが
発行され、キーボードインターフェースバス（ＫＢＣ−
ＢＵＳ）１３およびステータスＬＣＤ制御ゲートアレイ
（ＳＬＣＤＧＡ）を通じてそのホットキーのキーデータ
がＣＰＵ２１に送られる。
【００２０】ホットキーにより呼び出すことができるＣ
ＰＵ２１の機能としては、、インスタントセキュリティ
機能、パワーセーブモードの切り替え機能、レジューム
／ブートモードの切り替え機能、ＬＣＤ／ＣＲＴ表示の
切り替え機能、ＬＣＤパネルの黒白反転表示機能等があ
る。これら機能は、後述するＢＩＯＳ−ＲＯＭ２５に格
納されているプログラムによって提供されるものである
が、どのプログラムを実行するかは、ＳＭＩによって起
動されるＳＭＩ処理プログラムによって振り分けられ
る。ＳＭＩ処理プログラムはメモリ常駐終了型のプログ
ラムであるため、アプリケーションプログラムの実行中
であっても、押下されたホットキーに対応する機能を即
時に呼び出すことができる。
ＰＵ２１の機能としては、、インスタントセキュリティ
機能、パワーセーブモードの切り替え機能、レジューム
／ブートモードの切り替え機能、ＬＣＤ／ＣＲＴ表示の
切り替え機能、ＬＣＤパネルの黒白反転表示機能等があ
る。これら機能は、後述するＢＩＯＳ−ＲＯＭ２５に格
納されているプログラムによって提供されるものである
が、どのプログラムを実行するかは、ＳＭＩによって起
動されるＳＭＩ処理プログラムによって振り分けられ
る。ＳＭＩ処理プログラムはメモリ常駐終了型のプログ
ラムであるため、アプリケーションプログラムの実行中
であっても、押下されたホットキーに対応する機能を即
時に呼び出すことができる。
【００２１】また、ホットキーにより呼び出すことがで
きる機能には、ＣＰＵ２１ではなく、ハードウェアによ
って直接実行・制御される機能もある。この機能には、
後述するキーボードコントローラ（ＫＢＣ）３０によっ
て実行されるもの、電源コントローラ（ＰＳＣ）４６に
よって実行されるものがある。キーボードコントローラ
（ＫＢＣ）３０によって提供されるのは、キーボード５
１上の一部のキーを矢印キーにオバーレイして使用する
“Ａｒｒｏｗ”モードの設定機能、キーボード５１上の
一部のキ−をテンキーにオバーレイして使用する“Ｎｕ
ｍｅｒｉｃ”モードの設定機能、キーボード５１の“Ｓ
ｃｒｏｌｌ Ｌｏｃｋ”モードの設定機能である。電源
コントローラ（ＰＳＣ）４６によって提供されるのは、
ＬＣＤパネル４９のコントラスト／輝度の調整機能、お
よび図示しないスピーカーの音量調整機能である。
きる機能には、ＣＰＵ２１ではなく、ハードウェアによ
って直接実行・制御される機能もある。この機能には、
後述するキーボードコントローラ（ＫＢＣ）３０によっ
て実行されるもの、電源コントローラ（ＰＳＣ）４６に
よって実行されるものがある。キーボードコントローラ
（ＫＢＣ）３０によって提供されるのは、キーボード５
１上の一部のキーを矢印キーにオバーレイして使用する
“Ａｒｒｏｗ”モードの設定機能、キーボード５１上の
一部のキ−をテンキーにオバーレイして使用する“Ｎｕ
ｍｅｒｉｃ”モードの設定機能、キーボード５１の“Ｓ
ｃｒｏｌｌ Ｌｏｃｋ”モードの設定機能である。電源
コントローラ（ＰＳＣ）４６によって提供されるのは、
ＬＣＤパネル４９のコントラスト／輝度の調整機能、お
よび図示しないスピーカーの音量調整機能である。
【００２２】ＣＰＵ２１のローカルバスには、システム
メモリ２３と、オプションのＤＲＡＭカード２４が接続
される。システムメモリ２３は、このシステムのメイン
メモリとして利用されるものであり、処理対象となるプ
ログラムおよびデータ等が格納される。このシステムメ
モリ２３は、標準で４Ｍバイトの記憶容量を有してい
る。ＤＲＡＭカード２４は、このコンピュータシステム
の拡張メモリとして使用されるものであり、コンピュー
タ本体に設けられた８８ピンの専用カードスロットにオ
プション接続される。このＤＲＡＭカード２４には、２
Ｍバイト、４Ｍバイト、８Ｍバイト、１６Ｍバイト等の
種類がある。
メモリ２３と、オプションのＤＲＡＭカード２４が接続
される。システムメモリ２３は、このシステムのメイン
メモリとして利用されるものであり、処理対象となるプ
ログラムおよびデータ等が格納される。このシステムメ
モリ２３は、標準で４Ｍバイトの記憶容量を有してい
る。ＤＲＡＭカード２４は、このコンピュータシステム
の拡張メモリとして使用されるものであり、コンピュー
タ本体に設けられた８８ピンの専用カードスロットにオ
プション接続される。このＤＲＡＭカード２４には、２
Ｍバイト、４Ｍバイト、８Ｍバイト、１６Ｍバイト等の
種類がある。
【００２３】また、システムバス（ＩＳＡ−ＢＵＳ）１
１には、ＢＩＯＳ−ＲＯＭ２５が接続されている。この
ＢＩＯＳ−ＲＯＭ２５は、基本入出力プログラム（ＢＩ
ＯＳ；Ｂasic Ｉ／Ｏ Ｓystem ）を記憶するためのも
のであり、プログラム書き替えが可能なようにフラッシ
ュメモリ（ＦＬＡＳＨ ＭＥＭ）によって構成されてい
る。基本入出力プログラムには、図４、図５、および図
７に示すプログラムを始め、電源投入時の初期化処理の
ためのプログラムや、各種入出力装置を制御するための
ドライバプログラム、ホットキー操作に関係する処理を
行なうためのプログラム等が含まれている。
１には、ＢＩＯＳ−ＲＯＭ２５が接続されている。この
ＢＩＯＳ−ＲＯＭ２５は、基本入出力プログラム（ＢＩ
ＯＳ；Ｂasic Ｉ／Ｏ Ｓystem ）を記憶するためのも
のであり、プログラム書き替えが可能なようにフラッシ
ュメモリ（ＦＬＡＳＨ ＭＥＭ）によって構成されてい
る。基本入出力プログラムには、図４、図５、および図
７に示すプログラムを始め、電源投入時の初期化処理の
ためのプログラムや、各種入出力装置を制御するための
ドライバプログラム、ホットキー操作に関係する処理を
行なうためのプログラム等が含まれている。
【００２４】システムバス（ＩＳＡ−ＢＵＳ）１１に
は、さらに、ステータスＬＣＤ制御ゲートアレイ（ＳＬ
ＣＤＣ ＧＡ）２６、フロッピーディスクコントローラ
（ＦＤＣ）２７、ＰＣＭＣＩＡゲートアレイ（ＰＣＭＣ
ＩＡ ＧＡ）２８、キーボードコントローラ（ＫＢＣ）
３０、拡張ユニット（Ｄesk Ｓtation）が装着可能な
拡張コネクタ３１、およびハードディスクドライブ（Ｈ
ＤＤ）４２が接続されている。
は、さらに、ステータスＬＣＤ制御ゲートアレイ（ＳＬ
ＣＤＣ ＧＡ）２６、フロッピーディスクコントローラ
（ＦＤＣ）２７、ＰＣＭＣＩＡゲートアレイ（ＰＣＭＣ
ＩＡ ＧＡ）２８、キーボードコントローラ（ＫＢＣ）
３０、拡張ユニット（Ｄesk Ｓtation）が装着可能な
拡張コネクタ３１、およびハードディスクドライブ（Ｈ
ＤＤ）４２が接続されている。
【００２５】ステータスＬＣＤ制御ゲートアレイ（ＳＬ
ＣＤＣ ＧＡ）２６は、ステータスＬＣＤ４４の表示制
御、キーボードコントローラ（ＫＢＣ）３０との通信、
および電源コントローラ（ＰＳＣ）４６との通信を行な
う。ステータスＬＣＤ４４の表示制御においては、ステ
ータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ ＧＡ）２
６は、バッテリ動作残り時間や、ホットキー操作によっ
て設定／変更可能な各種動作環境状態等をステータスＬ
ＣＤ４４に表示する。この場合、バッテリ動作残り時間
は数字によって表示され、他の動作環境状態はアイコン
によって表示される。また、バッテリ動作残り時間の代
わりに、バッテリ残り容量をパーセント表示することも
できる。動作残り時間を表示するか残り容量をパーセン
ト表示するかは、ＣＭＯＳメモリのセットアップ情報を
変更することによって選択することができる。
ＣＤＣ ＧＡ）２６は、ステータスＬＣＤ４４の表示制
御、キーボードコントローラ（ＫＢＣ）３０との通信、
および電源コントローラ（ＰＳＣ）４６との通信を行な
う。ステータスＬＣＤ４４の表示制御においては、ステ
ータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ ＧＡ）２
６は、バッテリ動作残り時間や、ホットキー操作によっ
て設定／変更可能な各種動作環境状態等をステータスＬ
ＣＤ４４に表示する。この場合、バッテリ動作残り時間
は数字によって表示され、他の動作環境状態はアイコン
によって表示される。また、バッテリ動作残り時間の代
わりに、バッテリ残り容量をパーセント表示することも
できる。動作残り時間を表示するか残り容量をパーセン
ト表示するかは、ＣＭＯＳメモリのセットアップ情報を
変更することによって選択することができる。
【００２６】ステータスＬＣＤ４４は、このポータブル
コンピュータの各種動作状態、つまり前述のバッテリ動
作残り時間や各種動作モードの設定状態を表示のために
設けられた状態表示専用の液晶サブディスプレイであ
る。
コンピュータの各種動作状態、つまり前述のバッテリ動
作残り時間や各種動作モードの設定状態を表示のために
設けられた状態表示専用の液晶サブディスプレイであ
る。
【００２７】ステータスＬＣＤ制御ゲートアレイ（ＳＬ
ＣＤＣ ＧＡ）２６とキーボードコントローラ（ＫＢ
Ｃ）３０間の通信は、ＣＰＵ２１とキーボードコントロ
ーラ（ＫＢＣ）３０間の各種制御情報の転送を高速実行
するために行なわれるものであり、その通信には専用の
キーボードインターフェースバス（ＫＢＣ−ＢＵＳ）１
３が利用される。すなわち、ステータスＬＣＤ制御ゲー
トアレイ（ＳＬＣＤＣＧＡ）２６は、ＣＰＵ２１とキー
ボードコントローラ（ＫＢＣ）３０間で授受される制御
情報を一時的に保持する複数のレジスタ群を有してお
り、キーボードコントローラ（ＫＢＣ）３０はキーボー
ドインターフェースバス（ＫＢＣ−ＢＵＳ）１３を介し
てそのレジスタ群をリード／ライトし、ＣＰＵ２１はシ
ステムバス１１を介してこれらレジスタ群をリード／ラ
イトする。このレジスタ群には、前述のＳＭＩ信号をＡ
ＮＤゲートＧ１に供給するために使用されるレジスタ
や、キーボードコントローラ（ＫＢＣ）３０から送信さ
れるホットキーのキーデータを保持するレジスタ（Ｆｎ
ステータスレジスタ）も含まれている。
ＣＤＣ ＧＡ）２６とキーボードコントローラ（ＫＢ
Ｃ）３０間の通信は、ＣＰＵ２１とキーボードコントロ
ーラ（ＫＢＣ）３０間の各種制御情報の転送を高速実行
するために行なわれるものであり、その通信には専用の
キーボードインターフェースバス（ＫＢＣ−ＢＵＳ）１
３が利用される。すなわち、ステータスＬＣＤ制御ゲー
トアレイ（ＳＬＣＤＣＧＡ）２６は、ＣＰＵ２１とキー
ボードコントローラ（ＫＢＣ）３０間で授受される制御
情報を一時的に保持する複数のレジスタ群を有してお
り、キーボードコントローラ（ＫＢＣ）３０はキーボー
ドインターフェースバス（ＫＢＣ−ＢＵＳ）１３を介し
てそのレジスタ群をリード／ライトし、ＣＰＵ２１はシ
ステムバス１１を介してこれらレジスタ群をリード／ラ
イトする。このレジスタ群には、前述のＳＭＩ信号をＡ
ＮＤゲートＧ１に供給するために使用されるレジスタ
や、キーボードコントローラ（ＫＢＣ）３０から送信さ
れるホットキーのキーデータを保持するレジスタ（Ｆｎ
ステータスレジスタ）も含まれている。
【００２８】ステータスＬＣＤ制御ゲートアレイ（ＳＬ
ＣＤＣ ＧＡ）２６と電源コントローラ（ＰＳＣ）４６
との通信は、ＣＰＵ２１と電源コントローラ（ＰＳＣ）
４６間の各種制御情報の転送を高速実行するために行な
われるものであり、その通信には専用の電源インターフ
ェースバス（ＰＳＣ−ＢＵＳ）１４が利用される。すな
わち、ステータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ
ＧＡ）２６は、ＣＰＵ２１と電源コントローラ（ＰＳ
Ｃ）４６間で授受される制御情報を一時的に保持するＩ
／Ｏレジスタ群を有しており、電源コントローラ（ＰＳ
Ｃ）４６は、電源インターフェースバス（ＰＳＣ−ＢＵ
Ｓ）１４を介して、対応するレジスタ群をリード／ライ
トする。ＣＰＵ２１は、システムバス１１を介してこれ
らレジスタ群をリード／ライトする。電源コントローラ
（ＰＳＣ）４６によるホットキー処理の機能は、ステー
タスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ ＧＡ）２６
のＦｎステータスレジスタのキーデータを電源インター
フェースバス（ＰＳＣ−ＢＵＳ）１４を介して読みとる
ことによって実行される。
ＣＤＣ ＧＡ）２６と電源コントローラ（ＰＳＣ）４６
との通信は、ＣＰＵ２１と電源コントローラ（ＰＳＣ）
４６間の各種制御情報の転送を高速実行するために行な
われるものであり、その通信には専用の電源インターフ
ェースバス（ＰＳＣ−ＢＵＳ）１４が利用される。すな
わち、ステータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ
ＧＡ）２６は、ＣＰＵ２１と電源コントローラ（ＰＳ
Ｃ）４６間で授受される制御情報を一時的に保持するＩ
／Ｏレジスタ群を有しており、電源コントローラ（ＰＳ
Ｃ）４６は、電源インターフェースバス（ＰＳＣ−ＢＵ
Ｓ）１４を介して、対応するレジスタ群をリード／ライ
トする。ＣＰＵ２１は、システムバス１１を介してこれ
らレジスタ群をリード／ライトする。電源コントローラ
（ＰＳＣ）４６によるホットキー処理の機能は、ステー
タスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ ＧＡ）２６
のＦｎステータスレジスタのキーデータを電源インター
フェースバス（ＰＳＣ−ＢＵＳ）１４を介して読みとる
ことによって実行される。
【００２９】フロッピーディスクコントローラ（ＦＤ
Ｃ）２７は、３．５インチ、７５０Ｋ／１．４４Ｍバイ
トの２モードのフロッピーディスクドライブ（ＦＤＤ）
４５を制御するためのものであり、可変周波数発振器
（ＶＦＯ）を内蔵している。
Ｃ）２７は、３．５インチ、７５０Ｋ／１．４４Ｍバイ
トの２モードのフロッピーディスクドライブ（ＦＤＤ）
４５を制御するためのものであり、可変周波数発振器
（ＶＦＯ）を内蔵している。
【００３０】ＰＣＭＣＩＡゲートアレイ（ＰＣＭＣＩＡ
ＧＡ）２８は、ＰＣＭＣＩＡスロット４８ａ，４８ｂ
にオプション装着される６８ピンのＰＣＭＣＩＡ（Ｐer
sonal Ｃomputer Ｍemory Ｃard Ｉnternational Ａss
ociatuon）カードのリード／ライト制御、およびキーボ
ードコントローラ（ＫＢＣ）３０との通信を行なう。ま
た、このＰＣＭＣＩＡゲートアレイ（ＰＣＭＣＩＡ Ｇ
Ａ）２８には、ＥＥＰＲＯＭ２９とのインターフェース
ロジック、およびセキュリティ機能を実現するためのロ
ジックも含まれている。
ＧＡ）２８は、ＰＣＭＣＩＡスロット４８ａ，４８ｂ
にオプション装着される６８ピンのＰＣＭＣＩＡ（Ｐer
sonal Ｃomputer Ｍemory Ｃard Ｉnternational Ａss
ociatuon）カードのリード／ライト制御、およびキーボ
ードコントローラ（ＫＢＣ）３０との通信を行なう。ま
た、このＰＣＭＣＩＡゲートアレイ（ＰＣＭＣＩＡ Ｇ
Ａ）２８には、ＥＥＰＲＯＭ２９とのインターフェース
ロジック、およびセキュリティ機能を実現するためのロ
ジックも含まれている。
【００３１】２つのＰＣＭＣＩＡスロット４８ａ，４８
ｂの内、スロット４８ａは、全タイプのカード、即ち１
８ｍｍ厚のＴｈｉｃｋタイプ、１０．５ｍｍ厚のタイプ
３、５．０ｍｍ厚のタイプ２、及び３．３ｍｍ厚のタイ
プ１の４種類のＰＣＭＣＩＡカードをサポートし、スロ
ット４８ｂは、５．０ｍｍ厚または３．３ｍｍ厚のタイ
プ２、タイプ１の２種類のＰＣＭＣＩＡカードをサポー
トする。ここで、サイズの小さい５．０ｍｍ厚または
３．３ｍｍ厚のＰＣＭＣＩＡカードは、セキュリティカ
ードとして使用される。ＰＣＭＣＩＡゲートアレイ（Ｐ
ＣＭＣＩＡ ＧＡ）２８のセキュリティ機能は、セキュ
リティカードからリードした暗証番号とＥＥＰＲＯＭ２
９の暗証番号の検証等を行ない、一致した場合のみシス
テムの起動を許可するといった処理を行なう。
ｂの内、スロット４８ａは、全タイプのカード、即ち１
８ｍｍ厚のＴｈｉｃｋタイプ、１０．５ｍｍ厚のタイプ
３、５．０ｍｍ厚のタイプ２、及び３．３ｍｍ厚のタイ
プ１の４種類のＰＣＭＣＩＡカードをサポートし、スロ
ット４８ｂは、５．０ｍｍ厚または３．３ｍｍ厚のタイ
プ２、タイプ１の２種類のＰＣＭＣＩＡカードをサポー
トする。ここで、サイズの小さい５．０ｍｍ厚または
３．３ｍｍ厚のＰＣＭＣＩＡカードは、セキュリティカ
ードとして使用される。ＰＣＭＣＩＡゲートアレイ（Ｐ
ＣＭＣＩＡ ＧＡ）２８のセキュリティ機能は、セキュ
リティカードからリードした暗証番号とＥＥＰＲＯＭ２
９の暗証番号の検証等を行ない、一致した場合のみシス
テムの起動を許可するといった処理を行なう。
【００３２】また、セキュリティ機能には、インスタン
トセキュリティと称される機能もある。このインスタン
トセキュリティ機能は、キーボードコントローラ（ＫＢ
Ｃ）３０からの所定のホットキー処理の指示に応答し
て、ＬＣＤパネル４９の表示画面の消灯やキーボード５
１のキーロック等の処理を行なうためのものであり、ユ
ーザによるキーボード５１のキー操作で所定のパスワー
ドが入力された際に元の状態に復帰される。このときの
パスワード検証は、キーボードコントローラ（ＫＢＣ）
３０がＰＣＭＣＩＡゲートアレイ（ＰＣＭＣＩＡ Ｇ
Ａ）２８のレジスタからパスワードをリードし、それを
キー入力されたパスワードと比較することによって実行
される。検証結果は、ＰＣＭＣＩＡゲートアレイ（ＰＣ
ＭＣＩＡ ＧＡ）２８のレジスタを介して例えばＳＭＩ
によってＣＰＵ２１に送られる。
トセキュリティと称される機能もある。このインスタン
トセキュリティ機能は、キーボードコントローラ（ＫＢ
Ｃ）３０からの所定のホットキー処理の指示に応答し
て、ＬＣＤパネル４９の表示画面の消灯やキーボード５
１のキーロック等の処理を行なうためのものであり、ユ
ーザによるキーボード５１のキー操作で所定のパスワー
ドが入力された際に元の状態に復帰される。このときの
パスワード検証は、キーボードコントローラ（ＫＢＣ）
３０がＰＣＭＣＩＡゲートアレイ（ＰＣＭＣＩＡ Ｇ
Ａ）２８のレジスタからパスワードをリードし、それを
キー入力されたパスワードと比較することによって実行
される。検証結果は、ＰＣＭＣＩＡゲートアレイ（ＰＣ
ＭＣＩＡ ＧＡ）２８のレジスタを介して例えばＳＭＩ
によってＣＰＵ２１に送られる。
【００３３】キーボードコントローラ（ＫＢＣ）３０
は、コンピュータ本体に組み込まれている標準装備の内
蔵キーボード５１を制御するためのものであり、内蔵キ
ーボード５１のキーマトリクスをスキャンして押下キー
に対応する信号を受けとり、それを所定のキーコード
（スキャンコード）に変換する。この場合、内蔵キーボ
ード５１上に設けられているホットキーに対応するキー
コードは、キーボードインターフェースバス（ＫＢＣ
ＢＵＳ）１３を介してステータスＬＣＤ制御ゲートアレ
イ（ＳＬＤＣ ＧＡ）２６に送られ、そしてＳＭＩによ
ってＣＰＵ２１に送信される。一方、ホットキー以外の
他のキーコードは、通常通り、システムバス（ＩＳＡ−
ＢＵＳ）１１を介してＩＮＴＲによってＣＰＵ２１に送
信される。また、キーボードコントローラ（ＫＢＣ）３
０は、オプション接続されるマウス４２、外部キーボー
ド５３を制御する機能も有している。
は、コンピュータ本体に組み込まれている標準装備の内
蔵キーボード５１を制御するためのものであり、内蔵キ
ーボード５１のキーマトリクスをスキャンして押下キー
に対応する信号を受けとり、それを所定のキーコード
（スキャンコード）に変換する。この場合、内蔵キーボ
ード５１上に設けられているホットキーに対応するキー
コードは、キーボードインターフェースバス（ＫＢＣ
ＢＵＳ）１３を介してステータスＬＣＤ制御ゲートアレ
イ（ＳＬＤＣ ＧＡ）２６に送られ、そしてＳＭＩによ
ってＣＰＵ２１に送信される。一方、ホットキー以外の
他のキーコードは、通常通り、システムバス（ＩＳＡ−
ＢＵＳ）１１を介してＩＮＴＲによってＣＰＵ２１に送
信される。また、キーボードコントローラ（ＫＢＣ）３
０は、オプション接続されるマウス４２、外部キーボー
ド５３を制御する機能も有している。
【００３４】拡張コネクタ３１には、拡張ユニット（Ｄ
esk Ｓtation）が接続可能であり、拡張ユニットに通信
ボード等の各種拡張ボードを装着することによって、機
能拡張することができる。ハードディスクドライブ（Ｈ
ＤＤ）４２は、ＩＤＥ（Ｉntegrated Ｄrive Ｅlectro
nics）インターフェースを有し、ＣＰＵ２１によって直
接的にアクセス制御される。このハードディスクドライ
ブ（ＨＤＤ）４２は、２．５インチ、１２０Ｍ／２００
Ｍバイトの記憶容量を持つ。
esk Ｓtation）が接続可能であり、拡張ユニットに通信
ボード等の各種拡張ボードを装着することによって、機
能拡張することができる。ハードディスクドライブ（Ｈ
ＤＤ）４２は、ＩＤＥ（Ｉntegrated Ｄrive Ｅlectro
nics）インターフェースを有し、ＣＰＵ２１によって直
接的にアクセス制御される。このハードディスクドライ
ブ（ＨＤＤ）４２は、２．５インチ、１２０Ｍ／２００
Ｍバイトの記憶容量を持つ。
【００３５】システムバス（ＩＳＡ−ＢＵＳ）１１に
は、ＶＧＡ（Ｖideo Ｇraphics Ａrray）仕様に準拠し
た表示コントローラ（以下、ＶＧＡコントローラと称す
る）３２が接続されている。このＶＧＡコントローラ３
２は、標準装備されているモノクロ階調表示またはカラ
ー表示のバックライト付きＬＣＤパネル４９、およびオ
プション接続されるカラーＣＲＴ５０を表示制御するた
めのものであり、システムバス（ＩＳＡ−ＢＵＳ）１１
を介してＣＰＵ２１から画像データを受けとり、それを
画像メモリ（ＶＲＡＭ）３３に描画する。ＬＣＤパネル
４９の輝度・コントラストは、キーボード５１からのホ
ットキー操作によって調整されるように構成されてい
る。
は、ＶＧＡ（Ｖideo Ｇraphics Ａrray）仕様に準拠し
た表示コントローラ（以下、ＶＧＡコントローラと称す
る）３２が接続されている。このＶＧＡコントローラ３
２は、標準装備されているモノクロ階調表示またはカラ
ー表示のバックライト付きＬＣＤパネル４９、およびオ
プション接続されるカラーＣＲＴ５０を表示制御するた
めのものであり、システムバス（ＩＳＡ−ＢＵＳ）１１
を介してＣＰＵ２１から画像データを受けとり、それを
画像メモリ（ＶＲＡＭ）３３に描画する。ＬＣＤパネル
４９の輝度・コントラストは、キーボード５１からのホ
ットキー操作によって調整されるように構成されてい
る。
【００３６】さらに、このシステムには、電源コントロ
ーラ（ＰＳＣ）４６、および電源回路（ＰＳ）４７が設
けられている。電源コントローラ（ＰＳＣ）４６は、Ｃ
ＰＵ２１からの指示に応じて電源回路４７から各ユニッ
トへの電源電圧供給を制御するためのものであり、ＣＰ
Ｕ２１との通信は、電源インターフェースバス（ＰＳＣ
−ＢＵＳ）１４、およびステータスＬＣＤ制御ゲートア
レイ（ＳＬＣＤＣ ＧＡ）２６のレジスタを介して行な
われる。また、電源コントローラ（ＰＳＣ）４６は、ス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ ＧＡ）
２６のＦｎステータスレジスタに入力されるキーデータ
にしたがって、ＬＣＤパネル４９の輝度／コントラスト
調整や、スピーカ音量調整等のホットキー処理も実行す
る。電源回路４７は、このコンピュータ本体に内蔵され
るバッテリまたはＡＣアダプタを介して供給される外部
電源から、各ユニットに供給するための所定電圧値の内
部電源を生成する。また、電源回路４７はこのコンピュ
ータの電源スイッチがＯＦＦされた場合でもバックアッ
プ電源ＢＫを発生し、各ユニットに供給する。
ーラ（ＰＳＣ）４６、および電源回路（ＰＳ）４７が設
けられている。電源コントローラ（ＰＳＣ）４６は、Ｃ
ＰＵ２１からの指示に応じて電源回路４７から各ユニッ
トへの電源電圧供給を制御するためのものであり、ＣＰ
Ｕ２１との通信は、電源インターフェースバス（ＰＳＣ
−ＢＵＳ）１４、およびステータスＬＣＤ制御ゲートア
レイ（ＳＬＣＤＣ ＧＡ）２６のレジスタを介して行な
われる。また、電源コントローラ（ＰＳＣ）４６は、ス
テータスＬＣＤ制御ゲートアレイ（ＳＬＣＤＣ ＧＡ）
２６のＦｎステータスレジスタに入力されるキーデータ
にしたがって、ＬＣＤパネル４９の輝度／コントラスト
調整や、スピーカ音量調整等のホットキー処理も実行す
る。電源回路４７は、このコンピュータ本体に内蔵され
るバッテリまたはＡＣアダプタを介して供給される外部
電源から、各ユニットに供給するための所定電圧値の内
部電源を生成する。また、電源回路４７はこのコンピュ
ータの電源スイッチがＯＦＦされた場合でもバックアッ
プ電源ＢＫを発生し、各ユニットに供給する。
【００３７】以下、モードの切り替えについて、図４に
示すフローチャートを参照して説明する。ＣＰＵ２１
は、図４のステップＡ１において、キーボード５１のＦ
ｎ＋Ｆ５キーが押されたかどうか判断する。押されたと
判断すると、ＣＰＵ２１はステップＡ３において、現在
のモードがＬＣＤモードかどうか判断する。現在のモー
ドがＬＣＤモードであると判断すると、ＣＰＵ２１はス
テップＡ７において、ＬＣＤがカラーＬＣＤかモノクロ
ＬＣＤかを判断する。カラーＬＣＤであると判断する
と、ＣＰＵ２１は、ステップＡ９において、ＰＲ１８の
ビット７を”０”にセットする。ＰＲ１８は、フラット
パネルステータスレジタであり、ビット７が”０”のと
き、内部ＤＡＣがイネーブルとなり、”１”のときディ
スエーブルとなる。
示すフローチャートを参照して説明する。ＣＰＵ２１
は、図４のステップＡ１において、キーボード５１のＦ
ｎ＋Ｆ５キーが押されたかどうか判断する。押されたと
判断すると、ＣＰＵ２１はステップＡ３において、現在
のモードがＬＣＤモードかどうか判断する。現在のモー
ドがＬＣＤモードであると判断すると、ＣＰＵ２１はス
テップＡ７において、ＬＣＤがカラーＬＣＤかモノクロ
ＬＣＤかを判断する。カラーＬＣＤであると判断する
と、ＣＰＵ２１は、ステップＡ９において、ＰＲ１８の
ビット７を”０”にセットする。ＰＲ１８は、フラット
パネルステータスレジタであり、ビット７が”０”のと
き、内部ＤＡＣがイネーブルとなり、”１”のときディ
スエーブルとなる。
【００３８】他方、ステップＡ７において、モノクロＬ
ＣＤであると判断すると、ＣＰＵ２１はステップＡ１１
において、ＶＲＡＭ転送処理を行い、さらにステップＡ
１３において、デュアルモードのレジスタ設定を行う。
ＶＲＡＭ転送処理およびデュアルモードのレジスタ設定
についての詳細は、後述する。
ＣＤであると判断すると、ＣＰＵ２１はステップＡ１１
において、ＶＲＡＭ転送処理を行い、さらにステップＡ
１３において、デュアルモードのレジスタ設定を行う。
ＶＲＡＭ転送処理およびデュアルモードのレジスタ設定
についての詳細は、後述する。
【００３９】ステップＡ５において、現在の表示モード
がデュアルモード（ＬＣＤとＣＲＴの同時表示モード）
であると判断すると、ＣＰＵ２１はステップＡ１５にお
いて、表示装置がカラーＬＣＤか、モノクロＬＣＤかを
判断する。モノクロＬＣＤであると判断すると、ＣＰＵ
２１はステップＡ１９において、ＶＲＡＭの逆転送処理
を行う。さらに、ステップＡ２１において、ＣＲＴモー
ドのレジスタ設定を行い、ステップＡ２３において、Ｃ
ＲＴＣをリードし、そのままライトする。
がデュアルモード（ＬＣＤとＣＲＴの同時表示モード）
であると判断すると、ＣＰＵ２１はステップＡ１５にお
いて、表示装置がカラーＬＣＤか、モノクロＬＣＤかを
判断する。モノクロＬＣＤであると判断すると、ＣＰＵ
２１はステップＡ１９において、ＶＲＡＭの逆転送処理
を行う。さらに、ステップＡ２１において、ＣＲＴモー
ドのレジスタ設定を行い、ステップＡ２３において、Ｃ
ＲＴＣをリードし、そのままライトする。
【００４０】また、ステップＡ１５において、カラーＬ
ＣＤであると判断すると、ステップＡ１７において、Ｂ
ＩＯＳに電源コマンドをＬＣＤに送ってバックライト用
電源をオフし、上述したステップＡ２１およびＡ２３を
実行する。ＳＨＡＤＯＷレジスタは、フラットパネルデ
ィスプレイ用の表示制御レジスタであり、アプリケーシ
ョンプログラムがＣＲＴＣ内のレジスタにデータを書こ
うとしたときに、それをＢＩＯＳが検知し、フラットパ
ネルディスプレイ用の表示制御データをＳＨＡＤＯＷレ
ジスタに書く。ＳＨＡＤＯＷレジスタの詳細については
後述する。
ＣＤであると判断すると、ステップＡ１７において、Ｂ
ＩＯＳに電源コマンドをＬＣＤに送ってバックライト用
電源をオフし、上述したステップＡ２１およびＡ２３を
実行する。ＳＨＡＤＯＷレジスタは、フラットパネルデ
ィスプレイ用の表示制御レジスタであり、アプリケーシ
ョンプログラムがＣＲＴＣ内のレジスタにデータを書こ
うとしたときに、それをＢＩＯＳが検知し、フラットパ
ネルディスプレイ用の表示制御データをＳＨＡＤＯＷレ
ジスタに書く。ＳＨＡＤＯＷレジスタの詳細については
後述する。
【００４１】ステップＡ７において、現在の表示モード
がＣＲＴモードであると判断すると、ＣＰＵ２１は、ス
テップＡ９において、表示装置がカラーＬＣＤか、モノ
クロＬＣＤかを判断する。モノクロＬＣＤであると判断
すると、ＣＰＵ２１は、ステップＡ２９において、モノ
クロＬＣＤのレジスタ設定を行う。さらに、ステップＡ
３１において、ＳＨＡＤＯＷレジスタを設定し、ステッ
プＡ３３において、電源コマンドをＬＣＤに送って、バ
ックライト用電源をオンにする。また、ステップＡ９に
おいて、カラーＬＣＤであると判断した場合には、ステ
ップＡ２７において、ＴＦＴカラーＬＣＤのレジスタ設
定を行い、さらに上述したステップＡ３１およびＡ３３
を実行する。
がＣＲＴモードであると判断すると、ＣＰＵ２１は、ス
テップＡ９において、表示装置がカラーＬＣＤか、モノ
クロＬＣＤかを判断する。モノクロＬＣＤであると判断
すると、ＣＰＵ２１は、ステップＡ２９において、モノ
クロＬＣＤのレジスタ設定を行う。さらに、ステップＡ
３１において、ＳＨＡＤＯＷレジスタを設定し、ステッ
プＡ３３において、電源コマンドをＬＣＤに送って、バ
ックライト用電源をオンにする。また、ステップＡ９に
おいて、カラーＬＣＤであると判断した場合には、ステ
ップＡ２７において、ＴＦＴカラーＬＣＤのレジスタ設
定を行い、さらに上述したステップＡ３１およびＡ３３
を実行する。
【００４２】図２および図３からわかるように、モノク
ロＬＣＤを使用したマシンでは、１．ＬＣＤモードから
デュアルディスプレイモードおよび２．デュアルディス
プレイモードからＣＲＴモードに表示を切り替える際に
プレーン１、３にあたるデータ１２８ＫＢ分を転送する
必要がある。この場合、どの画面モードであっても強制
的にプレーンモード（モード１０（６４０ｘ３５０ドッ
ト）や１２（６４０ｘ４８０ドット））のメモリマップ
に設定し、ＶＲＡＭ転送が行われる。
ロＬＣＤを使用したマシンでは、１．ＬＣＤモードから
デュアルディスプレイモードおよび２．デュアルディス
プレイモードからＣＲＴモードに表示を切り替える際に
プレーン１、３にあたるデータ１２８ＫＢ分を転送する
必要がある。この場合、どの画面モードであっても強制
的にプレーンモード（モード１０（６４０ｘ３５０ドッ
ト）や１２（６４０ｘ４８０ドット））のメモリマップ
に設定し、ＶＲＡＭ転送が行われる。
【００４３】以下、ＶＲＡＭの転送処理について、図５
に示すフローチャートを参照して説明する。ステップＳ
１において、ＣＰＵ２１は、表示モードがＳＶＧＡモー
ドでないことを確認する。これは、例えばベクトル割り
込み命令ＩＮＴ１０Ｈを用いてＡＬレジスタを参照し、
ＡＬレジスタの値がモード１３以下であれば、標準表示
モード（ＶＧＡモード）と判断し、それ以上であれば、
ＳＶＧＡモードであると判断する。次に、ステップＳ３
において、ＶＲＡＭ３３をクリアして、画面の表示を消
す。次に、ステップＳ５において、ＣＰＵ２１はＶＧＡ
レジスタのインデックスをシステムメモリ２３にセーブ
する。さらに、ステップＳ７において、ＶＧＡレジスタ
の値をシステムメモリ２３にセーブする。実際に、ＶＲ
ＡＭの転送処理が行われると、ＶＲＡＭ転送処理を行う
前のＶＧＡレジスタのインデックス値やＶＧＡレジスタ
の値が書き変わってしまうので、もとの状態を保存して
おく必要がある。ＶＧＡレジスタには、ＶＧＡジェネラ
ルレジスタ、ＶＧＡシーケンスレジスタ、ＶＧＡＣＲＴ
Ｃレジスタ、ＶＧＡグラフィックスコントローラレジス
タ、ＶＧＡアトリビュートコントローラレジスタ、互換
レジスタ、ＰＲレジスタおよびインターナルＩ／Ｏポー
トレジスタがある。これらのレジスタの詳細について
は、上述した”ＷＤ９０Ｃ２６Ａ Ｉｎｔｅｇｒａｔｅ
ｄ Ｌｏｗ Ｐｏｗｅｒ ＶＧＡ ＬＣＤ Ｃｏｎｔｒ
ｏｌｌｅｒ ｗｉｔｈ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｄ
ｉｓｐｌａｙ”に記載されている。
に示すフローチャートを参照して説明する。ステップＳ
１において、ＣＰＵ２１は、表示モードがＳＶＧＡモー
ドでないことを確認する。これは、例えばベクトル割り
込み命令ＩＮＴ１０Ｈを用いてＡＬレジスタを参照し、
ＡＬレジスタの値がモード１３以下であれば、標準表示
モード（ＶＧＡモード）と判断し、それ以上であれば、
ＳＶＧＡモードであると判断する。次に、ステップＳ３
において、ＶＲＡＭ３３をクリアして、画面の表示を消
す。次に、ステップＳ５において、ＣＰＵ２１はＶＧＡ
レジスタのインデックスをシステムメモリ２３にセーブ
する。さらに、ステップＳ７において、ＶＧＡレジスタ
の値をシステムメモリ２３にセーブする。実際に、ＶＲ
ＡＭの転送処理が行われると、ＶＲＡＭ転送処理を行う
前のＶＧＡレジスタのインデックス値やＶＧＡレジスタ
の値が書き変わってしまうので、もとの状態を保存して
おく必要がある。ＶＧＡレジスタには、ＶＧＡジェネラ
ルレジスタ、ＶＧＡシーケンスレジスタ、ＶＧＡＣＲＴ
Ｃレジスタ、ＶＧＡグラフィックスコントローラレジス
タ、ＶＧＡアトリビュートコントローラレジスタ、互換
レジスタ、ＰＲレジスタおよびインターナルＩ／Ｏポー
トレジスタがある。これらのレジスタの詳細について
は、上述した”ＷＤ９０Ｃ２６Ａ Ｉｎｔｅｇｒａｔｅ
ｄ Ｌｏｗ Ｐｏｗｅｒ ＶＧＡ ＬＣＤ Ｃｏｎｔｒ
ｏｌｌｅｒ ｗｉｔｈ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｄ
ｉｓｐｌａｙ”に記載されている。
【００４４】つぎに、ＣＰＵ２１は、プレーンモード
（６４０ｘ３５０ドットまたは６４０ｘ４８０ドット）
のメモリマップに設定する。次に、ＣＰＵ２１は、ステ
ップＳ１１において、ＶＧＡコントローラ内のスペシャ
ルレジスタを５１２ＫＢ使用できるモードに設定する。
すなわち、ＰＲ（Ｐａｒａｄｉｓｅ Ｒｅｇｉｓｔｅｒ
ｓ）レジスタ群のうち、ＰＲ１（メモリサイズおよびバ
スインターフェースセレクトレジスタ）レジスタのビッ
ト７、およびビット３をそれぞれ”１”にする。ＰＲ１
の各ビットの機能は次の通りである。 ＰＲ１−メモリサイズおよびバスインターフェースセレ
クトレジスタ リード／ライトポート＝３ＣＦｈ、インデックス＝０Ｂ
ｈ アンロック：ＰＲ５（３ＣＦ．０Ｆｈ）＝０５ｈ ビット 機能 ７：６ メモリ構成 ５：４ システムメモリマップモード ３ イネーブルオルタネートアドレスオフセット レジスタＰＲ０（Ｂ） ２ ＭＥＭＣＳ１６／ＣＤＤＳ１６イネーブル １ ＡＴ／ＭＣまたはＰＩバスインターフェースステータス ０ イネーブルＢＩＯＳ ＲＯＭ ＰＲ１レジスタのビット７および６と，後述するＰＲ１
６レジスタのビット１の組合せによりビデオメモリをシ
ステムアドレスにマッピングする方法を選択することが
できる。以下に、ビデオメモリのアドレッシングモード
を示す。 ビット ＰＲ１６ ビデオメモリアドレッシングモード ７：６ ビット”１” ０ ０ ０ ２５６Ｋ（ＢａｎｋＡ Ｑｔｙ ２ ２５６Ｋｘ４ ＤＲＡＭｓ）スタンダードＶＧＡ メモリ構成 ０ １ ０ ＷＤ９０Ｃ２６Ａを用いた２５６Ｋ （ＢａｎｋＡ Ｑｔｙ ２ ２５６Ｋｘ４ ＤＲＡＭｓ）メモリ構成 １ ０ ０ ＷＤ９０Ｃ２６Ａを用いた５１２Ｋ［ＢａｎｋＡ Ｑｔｙ ２ ２５６Ｋｘ４ （ｎｏｎ−ｆｒａｍｅ ｂｕｆｆｅｒ） または２５６Ｋｘ１６ ＤＲＡＭ］ メモリ構成 １ １ ０ 予約−２５６ＫスタンダードＶＧＡメモリ構成の デフォルト値 Ｘ Ｘ １ サイズを２５６ＫスタンダードＶＧＡメモリ構成に 強制的に設定 上述の表からわかるように、ＰＲ１のビット７を”１”
にセットすることによりビデオメモリのメモリ構成が５
１２ＫＢに設定され、ビット３を”１”にセットするこ
とによりオルタネートアドレスオフセットレジスタＰＲ
０（Ｂ）をイネーブルにする。
（６４０ｘ３５０ドットまたは６４０ｘ４８０ドット）
のメモリマップに設定する。次に、ＣＰＵ２１は、ステ
ップＳ１１において、ＶＧＡコントローラ内のスペシャ
ルレジスタを５１２ＫＢ使用できるモードに設定する。
すなわち、ＰＲ（Ｐａｒａｄｉｓｅ Ｒｅｇｉｓｔｅｒ
ｓ）レジスタ群のうち、ＰＲ１（メモリサイズおよびバ
スインターフェースセレクトレジスタ）レジスタのビッ
ト７、およびビット３をそれぞれ”１”にする。ＰＲ１
の各ビットの機能は次の通りである。 ＰＲ１−メモリサイズおよびバスインターフェースセレ
クトレジスタ リード／ライトポート＝３ＣＦｈ、インデックス＝０Ｂ
ｈ アンロック：ＰＲ５（３ＣＦ．０Ｆｈ）＝０５ｈ ビット 機能 ７：６ メモリ構成 ５：４ システムメモリマップモード ３ イネーブルオルタネートアドレスオフセット レジスタＰＲ０（Ｂ） ２ ＭＥＭＣＳ１６／ＣＤＤＳ１６イネーブル １ ＡＴ／ＭＣまたはＰＩバスインターフェースステータス ０ イネーブルＢＩＯＳ ＲＯＭ ＰＲ１レジスタのビット７および６と，後述するＰＲ１
６レジスタのビット１の組合せによりビデオメモリをシ
ステムアドレスにマッピングする方法を選択することが
できる。以下に、ビデオメモリのアドレッシングモード
を示す。 ビット ＰＲ１６ ビデオメモリアドレッシングモード ７：６ ビット”１” ０ ０ ０ ２５６Ｋ（ＢａｎｋＡ Ｑｔｙ ２ ２５６Ｋｘ４ ＤＲＡＭｓ）スタンダードＶＧＡ メモリ構成 ０ １ ０ ＷＤ９０Ｃ２６Ａを用いた２５６Ｋ （ＢａｎｋＡ Ｑｔｙ ２ ２５６Ｋｘ４ ＤＲＡＭｓ）メモリ構成 １ ０ ０ ＷＤ９０Ｃ２６Ａを用いた５１２Ｋ［ＢａｎｋＡ Ｑｔｙ ２ ２５６Ｋｘ４ （ｎｏｎ−ｆｒａｍｅ ｂｕｆｆｅｒ） または２５６Ｋｘ１６ ＤＲＡＭ］ メモリ構成 １ １ ０ 予約−２５６ＫスタンダードＶＧＡメモリ構成の デフォルト値 Ｘ Ｘ １ サイズを２５６ＫスタンダードＶＧＡメモリ構成に 強制的に設定 上述の表からわかるように、ＰＲ１のビット７を”１”
にセットすることによりビデオメモリのメモリ構成が５
１２ＫＢに設定され、ビット３を”１”にセットするこ
とによりオルタネートアドレスオフセットレジスタＰＲ
０（Ｂ）をイネーブルにする。
【００４５】さらに、ＰＲ３１のビット７を”１”にセ
ットする。ＰＲ３１はシステムインターフェースコント
ロールレジスタであり、その機能は以下の通りである。 リード／ライトポート＝３Ｃ５ｈ、インデックス＝１１
ｈ （リセットステート＝００ｈ） アンロック：ＰＲ２０（３Ｃ５．０６ｈ）＝４８ｈ ビット 機能 ７ リード／ライトオフセットイネーブル ６ ブランクラインのターボモード ５ テキストのターボモード ４ ＣＰＵリードレディリリースコントロール１ ３ ＣＰＵリードレディリリースコントロール０ ２ イネーブル１６ビットライトバッファ １ イネーブル１６ビットビデオアトリビュートコントローラ ０ イネーブル１６ビットＣＲＴＣ、シーケンサおよび グラフィックコントロールレジスタ ビット７はエンハンストビデオモードで使用され、”
０”のとき、ノーマル（詳細は後述する）、”１”のと
き、リードサイクルで、オフセットレジスタＰＲ０
（Ａ）の値がＣＰＵアドレスに加算され、ライトサイク
ルでＰＲ０（Ｂ）の値がＣＰＵアドレスに加算される。
ットする。ＰＲ３１はシステムインターフェースコント
ロールレジスタであり、その機能は以下の通りである。 リード／ライトポート＝３Ｃ５ｈ、インデックス＝１１
ｈ （リセットステート＝００ｈ） アンロック：ＰＲ２０（３Ｃ５．０６ｈ）＝４８ｈ ビット 機能 ７ リード／ライトオフセットイネーブル ６ ブランクラインのターボモード ５ テキストのターボモード ４ ＣＰＵリードレディリリースコントロール１ ３ ＣＰＵリードレディリリースコントロール０ ２ イネーブル１６ビットライトバッファ １ イネーブル１６ビットビデオアトリビュートコントローラ ０ イネーブル１６ビットＣＲＴＣ、シーケンサおよび グラフィックコントロールレジスタ ビット７はエンハンストビデオモードで使用され、”
０”のとき、ノーマル（詳細は後述する）、”１”のと
き、リードサイクルで、オフセットレジスタＰＲ０
（Ａ）の値がＣＰＵアドレスに加算され、ライトサイク
ルでＰＲ０（Ｂ）の値がＣＰＵアドレスに加算される。
【００４６】さらに、ＰＲ１６レジスタのビット”１”
を”０”にセットする。ＰＲ１６は雑コントロールレジ
スタであり、以下の様な機能を有する。 リード／ライトポート＝３？５ｈ、インデックス＝２Ｆ
ｈ アンロック：ＰＲ１０（３？５．２９ｈ）＝８５ｈ ビット 機能 ７ イクスターナルレジスタ４６Ｅ８ｈロック ６ ＣＲＴＣアドレスカウント幅ビット１ ５ ＣＲＴＣアドレスカウント幅ビット０ ４ ＣＲＴＣアドレスカウンタオフセットビット１ ３ ＣＲＴＣアドレスカウンタオフセットビット０ ２ イネーブル 奇数／偶数ページビット １ ＶＧＡマッピングイネーブル ０ ＲＡＭＤＡＣ ライトストローブロック ビット１を”１”に設定すると、ＰＲ１レジスタのメモ
リサイズビット（７：６）に関係なく、２５６ＫＶＧＡ
マッピングが選択される。従って、この実施例では、ビ
デオメモリを５１２ＫＢのモードに設定するため、ＰＲ
１６のビット１を”０”に設定する。
を”０”にセットする。ＰＲ１６は雑コントロールレジ
スタであり、以下の様な機能を有する。 リード／ライトポート＝３？５ｈ、インデックス＝２Ｆ
ｈ アンロック：ＰＲ１０（３？５．２９ｈ）＝８５ｈ ビット 機能 ７ イクスターナルレジスタ４６Ｅ８ｈロック ６ ＣＲＴＣアドレスカウント幅ビット１ ５ ＣＲＴＣアドレスカウント幅ビット０ ４ ＣＲＴＣアドレスカウンタオフセットビット１ ３ ＣＲＴＣアドレスカウンタオフセットビット０ ２ イネーブル 奇数／偶数ページビット １ ＶＧＡマッピングイネーブル ０ ＲＡＭＤＡＣ ライトストローブロック ビット１を”１”に設定すると、ＰＲ１レジスタのメモ
リサイズビット（７：６）に関係なく、２５６ＫＶＧＡ
マッピングが選択される。従って、この実施例では、ビ
デオメモリを５１２ＫＢのモードに設定するため、ＰＲ
１６のビット１を”０”に設定する。
【００４７】さらに、ＰＲ０（Ａ）、ＰＲ０（Ｂ）の各
レジスタにそれぞれオフセット（”００”または”１
０”）をセットする。ＰＲ０（Ａ）、ＰＲ０（Ｂ）の各
レジスタの機能を以下に示す。 ＰＲ０（Ａ） リード／ライトポート＝３ＣＦｈ、インデックス＝０９
ｈ アンロック：ＰＲ５（３ＣＦ．０Ｆｈ）＝０５ｈ ビット 機能 ７ 未定議 ６：０ ビデオメモリアドレスオフセットＡ ＰＲ０（Ｂ） リード／ライトポート＝３ＣＦｈ、インデックス＝０Ａ
ｈ アンロック：ＰＲ５（３ＣＦ．０Ｆｈ）＝０５ｈ ビット 機能 ７ 未定議 ６：０ ビデオメモリアドレスオフセットＢ ＶＧＡコントローラ３２は、５１２Ｋバイトまでのビデ
オメモリとインターフェースすることができる。しかし
ながら、ＶＧＡ互換のシステムメモリマップでは、シス
テムバスインターフェースを介して１２８Ｋバイトのビ
デオメモリ（ロケーション：Ａ０００：０ｈ及至ＢＦＦ
Ｆ：Ｆｈ）しかアクセスできない。さらに、同一の１２
８Ｋバイトのメモリマップ内で２つのビデオコントロー
ラをサポートするために６４Ｋバイトにアクセスが制限
される場合もある。このような、システムアドレッシン
グの制限のために、ＶＧＡコントローラ３２は２つのビ
デメモリアドレスオフセットレジスタを有している。こ
れらのオフセットレジスタはシステムメモリの６４Ｋバ
イトまたは１２８Ｋバイトのシステムアドレス空間を介
して、最大５１２Ｋバイトまでのリニアにアドレッシン
グされたメモリをアクセスするのに使用することができ
る。これらのオフセットレジスタＰＲ０（Ａ）およびＰ
Ｒ０（Ｂ）にセットされたオフセット値はシステムアド
レスに加算され、６４Ｋバイト以上のビデオメモリにア
クセス可能である。オフセットレジスタＰＲ０（Ａ）
は、ビデオメモリアクセスに使用される、デフォルトの
アドレスオフセットレジスタであり、オフセットレジス
タＰＲ０（Ｂ）は、メモリマップの１／２に対して異な
るオフセットを与えることができる。オフセットレジス
タＰＲ０（Ｂ）は、上述したＰＲ１レジスタのビット３
が”１”にセットされると、オフセットレジスタとして
イネーブルになる。ＰＲ０（Ａ）またはＰＲ０（Ｂ）の
いずれかにより与えられる７ビットのオフセットはシス
テムアドレスのアドレスビットＡ（１８：１２）に加算
され２０ビットのアドレスとなる。この結果、最大５１
２Ｋバイトのビデオメモリのアクセスが可能となる。６
４Ｋバイト境界のビデオメモリしかアクセスできないＶ
ＧＡコントローラと異なり、この実施例のＶＧＡコント
ローラ３２は、４Ｋバイト境界のビデオメモリに対して
６４Ｋまたは１２８Ｋバイトの”ウインドウ”のオフセ
ットを提供する。
レジスタにそれぞれオフセット（”００”または”１
０”）をセットする。ＰＲ０（Ａ）、ＰＲ０（Ｂ）の各
レジスタの機能を以下に示す。 ＰＲ０（Ａ） リード／ライトポート＝３ＣＦｈ、インデックス＝０９
ｈ アンロック：ＰＲ５（３ＣＦ．０Ｆｈ）＝０５ｈ ビット 機能 ７ 未定議 ６：０ ビデオメモリアドレスオフセットＡ ＰＲ０（Ｂ） リード／ライトポート＝３ＣＦｈ、インデックス＝０Ａ
ｈ アンロック：ＰＲ５（３ＣＦ．０Ｆｈ）＝０５ｈ ビット 機能 ７ 未定議 ６：０ ビデオメモリアドレスオフセットＢ ＶＧＡコントローラ３２は、５１２Ｋバイトまでのビデ
オメモリとインターフェースすることができる。しかし
ながら、ＶＧＡ互換のシステムメモリマップでは、シス
テムバスインターフェースを介して１２８Ｋバイトのビ
デオメモリ（ロケーション：Ａ０００：０ｈ及至ＢＦＦ
Ｆ：Ｆｈ）しかアクセスできない。さらに、同一の１２
８Ｋバイトのメモリマップ内で２つのビデオコントロー
ラをサポートするために６４Ｋバイトにアクセスが制限
される場合もある。このような、システムアドレッシン
グの制限のために、ＶＧＡコントローラ３２は２つのビ
デメモリアドレスオフセットレジスタを有している。こ
れらのオフセットレジスタはシステムメモリの６４Ｋバ
イトまたは１２８Ｋバイトのシステムアドレス空間を介
して、最大５１２Ｋバイトまでのリニアにアドレッシン
グされたメモリをアクセスするのに使用することができ
る。これらのオフセットレジスタＰＲ０（Ａ）およびＰ
Ｒ０（Ｂ）にセットされたオフセット値はシステムアド
レスに加算され、６４Ｋバイト以上のビデオメモリにア
クセス可能である。オフセットレジスタＰＲ０（Ａ）
は、ビデオメモリアクセスに使用される、デフォルトの
アドレスオフセットレジスタであり、オフセットレジス
タＰＲ０（Ｂ）は、メモリマップの１／２に対して異な
るオフセットを与えることができる。オフセットレジス
タＰＲ０（Ｂ）は、上述したＰＲ１レジスタのビット３
が”１”にセットされると、オフセットレジスタとして
イネーブルになる。ＰＲ０（Ａ）またはＰＲ０（Ｂ）の
いずれかにより与えられる７ビットのオフセットはシス
テムアドレスのアドレスビットＡ（１８：１２）に加算
され２０ビットのアドレスとなる。この結果、最大５１
２Ｋバイトのビデオメモリのアクセスが可能となる。６
４Ｋバイト境界のビデオメモリしかアクセスできないＶ
ＧＡコントローラと異なり、この実施例のＶＧＡコント
ローラ３２は、４Ｋバイト境界のビデオメモリに対して
６４Ｋまたは１２８Ｋバイトの”ウインドウ”のオフセ
ットを提供する。
【００４８】次に、ステップＳ１３において、ＣＰＵ２
１は、３Ｃ４．０２でライトプレーンを、３ＣＥ．０４
でリードプレーンを指定する。この実施例で使用される
ＶＧＡコントローラ３２では、Ｉ／Ｏアドレス３Ｃ４ｈ
にシーケンサインデックスレジスタに対するレジスタイ
ンデックス値をライトする必要がある。次に、Ｉ／Ｏア
ドレス３Ｃ５ｈをアクセスすることにより、選択された
レジスタがリードまたはライトされる。この実施例のＶ
ＧＡコントローラ３２では、シーケンサインデックスレ
ジスタにインデックス値をセットすることにより、以下
のレジスタのリード／ライトができるように構成されて
いる。
１は、３Ｃ４．０２でライトプレーンを、３ＣＥ．０４
でリードプレーンを指定する。この実施例で使用される
ＶＧＡコントローラ３２では、Ｉ／Ｏアドレス３Ｃ４ｈ
にシーケンサインデックスレジスタに対するレジスタイ
ンデックス値をライトする必要がある。次に、Ｉ／Ｏア
ドレス３Ｃ５ｈをアクセスすることにより、選択された
レジスタがリードまたはライトされる。この実施例のＶ
ＧＡコントローラ３２では、シーケンサインデックスレ
ジスタにインデックス値をセットすることにより、以下
のレジスタのリード／ライトができるように構成されて
いる。
【００４９】ＶＧＡシーケンサインデックスレジスタ リード／ライトポート ＝ ３Ｃ４ｈ ビット 機能 ７：６ ５：０ シーケンサアドレス／インデックスビット シーケンサインデックスレジスタのビット５：０にアク
セスすべきシーケンサレジスタのインデックス値（００
ｈー０４ｈ）が書かれる。 ３Ｃ４インデックス レジスタ ００ シーケンサリセットレジスタ ０１ シーケンサクロッキングモードレジスタ ０２ シーケンサマップマスクレジスタ ０３ シーケンサキャラクタマップセレクトレジスタ ０４ シーケンサメモリモードレジスタ 従って、上記表からわかるように、シーケンサインデッ
クスレジスタ（３Ｃ４ｈ）にインデックス”０２”をラ
イトすることにより、シーケンサマップマスクレジスタ
が選択される。シーケンサマップマスクレジスタは、以
下の機能を有する。 シーケンサマップマスクレジスタ リード／ライトポート３Ｃ５ｈ、インデックス＝０２ｈ ビット 機能 ７：４ 予約 ３ マップ３イネーブル ２ マップ２イネーブル １ マップ１イネーブル ０ マップ０イネーブル マップイネーブルはメモリマップ（０及至３）それぞれ
への書き込みの制御を行う。０＝指定されたマップへの
書き込みが不許可になる。１＝指定されたマップへの書
き込みがイネーブルになる。
セスすべきシーケンサレジスタのインデックス値（００
ｈー０４ｈ）が書かれる。 ３Ｃ４インデックス レジスタ ００ シーケンサリセットレジスタ ０１ シーケンサクロッキングモードレジスタ ０２ シーケンサマップマスクレジスタ ０３ シーケンサキャラクタマップセレクトレジスタ ０４ シーケンサメモリモードレジスタ 従って、上記表からわかるように、シーケンサインデッ
クスレジスタ（３Ｃ４ｈ）にインデックス”０２”をラ
イトすることにより、シーケンサマップマスクレジスタ
が選択される。シーケンサマップマスクレジスタは、以
下の機能を有する。 シーケンサマップマスクレジスタ リード／ライトポート３Ｃ５ｈ、インデックス＝０２ｈ ビット 機能 ７：４ 予約 ３ マップ３イネーブル ２ マップ２イネーブル １ マップ１イネーブル ０ マップ０イネーブル マップイネーブルはメモリマップ（０及至３）それぞれ
への書き込みの制御を行う。０＝指定されたマップへの
書き込みが不許可になる。１＝指定されたマップへの書
き込みがイネーブルになる。
【００５０】従って、例えば、プレーン１にデータをラ
イトする場合には、このマップマスクレジスタのビット
１を”１”にセットすればよい。また、プレーン３にデ
ータをライトする場合には、マップマスクレジスタのビ
ット３を”１”にセットすればよい。
イトする場合には、このマップマスクレジスタのビット
１を”１”にセットすればよい。また、プレーン３にデ
ータをライトする場合には、マップマスクレジスタのビ
ット３を”１”にセットすればよい。
【００５１】また、Ｉ／Ｏアドレスは、グラフィックス
インデックスコントローラレジスタを示す。グラフィッ
クスインデックスコントローラレジスタの機能は以下の
通りである。 リード／ライトポート＝３ＣＥｈ ビット 機能 ７：０ グラフィックインデックスビット ビット７：０はグラフィックコントローラレジスタのイ
ンデックスポイントビットを示す。
インデックスコントローラレジスタを示す。グラフィッ
クスインデックスコントローラレジスタの機能は以下の
通りである。 リード／ライトポート＝３ＣＥｈ ビット 機能 ７：０ グラフィックインデックスビット ビット７：０はグラフィックコントローラレジスタのイ
ンデックスポイントビットを示す。
【００５２】Ｉ／Ｏアドレス３ＣＥで指定されるインデ
ックス値とそれに対応するレジスタとの関係を以下に示
す。 ３ＣＥインデックス レジスタ ００ セット／リセットレジスタ ０１ イネーブルセット／リセット ０２ カラーコンペアレジスタ ０３ データローテートレジスタ ０４ リードマップセレクトレジスタ ０５ グラフィックスモードレジスタ ０６ 雑レジスタ ０７ カラードントケアレジスタ ０８ ビットマスクレジスタ 上記表からわかるように、Ｉ／Ｏアドレス３ＣＥｈでイ
ンデックス０４ｈを指定すると、リードマップセレクト
レジスタに対するリード／ライトが可能となる。リード
マップセレクトレジスタの機能は以下の通りである。 ＧＣＲリードマップセレクトレジスタ リード／ライトポート＝３ＣＦｈ、インデックス＝０４
ｈ ビット 機能 ７：２ 予約 １ マップセレクト１ ０ マップセレクト０ ビット０およびビット１によるマップのリードの選択は
次のように定義される。 上記表からわかるように、これらのビットによりメモリ
リード動作においてアクセスされるべきメモリマップが
選択される。
ックス値とそれに対応するレジスタとの関係を以下に示
す。 ３ＣＥインデックス レジスタ ００ セット／リセットレジスタ ０１ イネーブルセット／リセット ０２ カラーコンペアレジスタ ０３ データローテートレジスタ ０４ リードマップセレクトレジスタ ０５ グラフィックスモードレジスタ ０６ 雑レジスタ ０７ カラードントケアレジスタ ０８ ビットマスクレジスタ 上記表からわかるように、Ｉ／Ｏアドレス３ＣＥｈでイ
ンデックス０４ｈを指定すると、リードマップセレクト
レジスタに対するリード／ライトが可能となる。リード
マップセレクトレジスタの機能は以下の通りである。 ＧＣＲリードマップセレクトレジスタ リード／ライトポート＝３ＣＦｈ、インデックス＝０４
ｈ ビット 機能 ７：２ 予約 １ マップセレクト１ ０ マップセレクト０ ビット０およびビット１によるマップのリードの選択は
次のように定義される。 上記表からわかるように、これらのビットによりメモリ
リード動作においてアクセスされるべきメモリマップが
選択される。
【００５３】従って、例えば、プレーン１からデータを
リードする場合には、リードマップセレクトレジスタの
ビット１、ビット０をそれぞれ”０”、”１”にセット
し、プレーン３からデータをリードする場合には、ビッ
ト１、ビット０をそれぞれ”１”にセットする。
リードする場合には、リードマップセレクトレジスタの
ビット１、ビット０をそれぞれ”０”、”１”にセット
し、プレーン３からデータをリードする場合には、ビッ
ト１、ビット０をそれぞれ”１”にセットする。
【００５４】次に、ＣＰＵ２１は図５のステップＳ１５
において、６４ＫＢのメモリ転送を２回行う。すなわ
ち、図６に示すように、この実施例では、ＶＲＡＭウイ
ンドウは６４ＫＢで構成されており、このＶＲＡＭウイ
ンドウを介してプレーン０及至プレーン３のアクセスが
行われる。この転送には、Ｉ／Ｏコントローラ２２内の
ＤＭＡコントローラを用いて行われる。
において、６４ＫＢのメモリ転送を２回行う。すなわ
ち、図６に示すように、この実施例では、ＶＲＡＭウイ
ンドウは６４ＫＢで構成されており、このＶＲＡＭウイ
ンドウを介してプレーン０及至プレーン３のアクセスが
行われる。この転送には、Ｉ／Ｏコントローラ２２内の
ＤＭＡコントローラを用いて行われる。
【００５５】次に、図４に示したデュアルモード（モノ
クロＬＣＤ）のレジスタの設定、ＣＲＴモードのレジス
タ設定、ＴＦＴカラーＬＣＤモードのレジスタの設定、
およびモノクロＬＣＤのレジスタの設定について説明す
る。 １．雑（ｍｉｓｃｅｌｌａｎｅｏｕｓ）出力レジスタ インターフェース アドレス リード ３ＣＣｈ ライト ３Ｃ２ｈ ビット ３、２ クロックセレクト 表示の基本クロック セレクト ビット３、ビット２ 機能 ０ ０ ２５．１７５ＭＨｚ（水平解像度６４０の基本クロック） ０ １ ２８．３２２ＭＨｚ（水平解像度７２０の基本クロック） １ ０ 予約 １ １ 予約 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード 常に水平解像度６４０の基本クロックが選択される。
クロＬＣＤ）のレジスタの設定、ＣＲＴモードのレジス
タ設定、ＴＦＴカラーＬＣＤモードのレジスタの設定、
およびモノクロＬＣＤのレジスタの設定について説明す
る。 １．雑（ｍｉｓｃｅｌｌａｎｅｏｕｓ）出力レジスタ インターフェース アドレス リード ３ＣＣｈ ライト ３Ｃ２ｈ ビット ３、２ クロックセレクト 表示の基本クロック セレクト ビット３、ビット２ 機能 ０ ０ ２５．１７５ＭＨｚ（水平解像度６４０の基本クロック） ０ １ ２８．３２２ＭＨｚ（水平解像度７２０の基本クロック） １ ０ 予約 １ １ 予約 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード 常に水平解像度６４０の基本クロックが選択される。
【００５６】ＬＣＤモード（モノクロＬＣＤ） ＬＣＤモード（カラーＬＣＤ） 常に水平解像度６４０の基本クロックが選択される。 ２．クロックモードレジスタ インターフェース アドレス リード ３Ｃ５．０１ｈ ライト ３Ｃ５．０１ｈ ビット０ ８／９ドットクロック 表示の基本キャラクタクロック設定 （グラフィックスモードでは、１キャラクタクロック＝
８ドットに設定する必要がある） 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード 常に１キャラクタクロック＝８ドットが選択される。 ３．水平ＰＥＬパニングレジスタ インターフェース アドレス リード ３Ｃ１．１３ｈ ライト ３Ｃ０．１３ｈ ビット３−０ 水平ＰＥＬパニング 水平方向のドット単位のパニング指定 表示を最大１キャラクタ幅で左方向にシフトすることが
できる。
８ドットに設定する必要がある） 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード 常に１キャラクタクロック＝８ドットが選択される。 ３．水平ＰＥＬパニングレジスタ インターフェース アドレス リード ３Ｃ１．１３ｈ ライト ３Ｃ０．１３ｈ ビット３−０ 水平ＰＥＬパニング 水平方向のドット単位のパニング指定 表示を最大１キャラクタ幅で左方向にシフトすることが
できる。
【００５７】 ビット３ー０ シフト幅 その他のモード モード１３ モード０＋、１＋ ２＋、３＋ ７、７＋ ０ １ ０ ０ １ ２ １ − ２ ３ ２ １ ３ ４ ３ − ４ ５ ４ ２ ５ ６ ５ − ６ ７ ６ ３ ７ ８ ７ − ８ ０ − − 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード モード０＋、１＋、２＋、３＋７、７＋でもその他のモ
ードと同じシフト幅となる。ビット３−０が８の場合
は、シフト幅”０”になる。 ４．アトリビュートモードコントロールレジスタ インターフェース アドレス リード ３Ｃ１．１０ｈ ライト ３Ｃ０．１０ｈ ビｔｔ２ イネーブルライングラフィックスキャラクタ
コード テキストモードの内 モード０＋、１＋、２＋、３＋
７、７＋で、グラフィクスキャラクタ（コードＣ０ｈ−
ＤＦｈ）における９ドット目の処理を規定する。 ビット２ 機能 ０ すべてのキャラクタの９ドット目はバックグラウンドとみなされる。
ードと同じシフト幅となる。ビット３−０が８の場合
は、シフト幅”０”になる。 ４．アトリビュートモードコントロールレジスタ インターフェース アドレス リード ３Ｃ１．１０ｈ ライト ３Ｃ０．１０ｈ ビｔｔ２ イネーブルライングラフィックスキャラクタ
コード テキストモードの内 モード０＋、１＋、２＋、３＋
７、７＋で、グラフィクスキャラクタ（コードＣ０ｈ−
ＤＦｈ）における９ドット目の処理を規定する。 ビット２ 機能 ０ すべてのキャラクタの９ドット目はバックグラウンドとみなされる。
【００５８】１ グラフィックスキャラクタ（コー
ド Ｃ０ｈ−ＤＦｈ）における９ドット目は８ドット目
と同じデータが表示される。その他のキャラクタの９ド
ット目はバックグラウンドとみなされる。 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード ９ドット目は表示されないためビット２の機能は無効 ５．ＤＡＣレジスタ インターフェース アドレス ３Ｃ６ｈ−３Ｃ９ｈ ＣＲＴに表示される表示色を規定する。パレットおよび
カラーセレクトレジスタから出力される８ビット（２５
６種類）のビデオデータを、カラーＣＲＴの場合１８ビ
ット（２６２１４４色）、モノクロＣＲＴの場合６ビッ
ト（６４階調）に変換する。 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード 表示色または階調を変換する。ソフトウエアのＤＡＣレ
ジスタアクセスにはＬＣＤ上で階調または色変化の形で
反映される。標準ＶＧＡレジスタとしては、７種類のレ
ジスタ群に分類できる。 ジェネラルレジスタ ミスセラニアス出力レジスタ 入力ステータスレジスタ０ 入力ステータスレジスタ１ フィーチャーコントロールレジスタ アトリビュートレジスタ アトリビュートアドレスレジスタ 他のアトリビュートレジスタ シーケンサレジスタ シーケンサアドレスレジスタ 他のシーケンサレジスタ グラフィックスレジスタ グラフィックスアドレスレジスタ 他のグラフィックスレジスタ ＣＲＴＣレジスタ ＣＲＴＣアドレスレジスタ 他のＣＲＴＣレジスタ ＤＡＣレジスタ ＰＥＬライトアドレスレジスタ ＰＥＬリードアドレスレジスタ ＰＥＬデータレジスタ ＤＡＣステートレジスタ ＰＥＬマスクレジスタ イネーブルレジスタ イネーブルＩ／Ｏ＆メモリレジスタ スリープレジスタ これらのレジスタの詳細については、上述した”ＷＤ９
０Ｃ２６Ａ Ｉｎｔｅｇｒａｔｅｄ Ｌｏｗ Ｐｏｗｅ
ｒ ＶＧＡ ＬＣＤ Ｃｏｎｔｒｏｌｌｅｒｗｉｔｈ
Ｓｉｍｕｌｔａｎｅｏｕｓ Ｄｉｓｐｌａｙ”に記載さ
れている。
ド Ｃ０ｈ−ＤＦｈ）における９ドット目は８ドット目
と同じデータが表示される。その他のキャラクタの９ド
ット目はバックグラウンドとみなされる。 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード ９ドット目は表示されないためビット２の機能は無効 ５．ＤＡＣレジスタ インターフェース アドレス ３Ｃ６ｈ−３Ｃ９ｈ ＣＲＴに表示される表示色を規定する。パレットおよび
カラーセレクトレジスタから出力される８ビット（２５
６種類）のビデオデータを、カラーＣＲＴの場合１８ビ
ット（２６２１４４色）、モノクロＣＲＴの場合６ビッ
ト（６４階調）に変換する。 機能 ＣＲＴモード インターフェースで規定した機能 デュアルディスプレイモード、ＬＣＤモード 表示色または階調を変換する。ソフトウエアのＤＡＣレ
ジスタアクセスにはＬＣＤ上で階調または色変化の形で
反映される。標準ＶＧＡレジスタとしては、７種類のレ
ジスタ群に分類できる。 ジェネラルレジスタ ミスセラニアス出力レジスタ 入力ステータスレジスタ０ 入力ステータスレジスタ１ フィーチャーコントロールレジスタ アトリビュートレジスタ アトリビュートアドレスレジスタ 他のアトリビュートレジスタ シーケンサレジスタ シーケンサアドレスレジスタ 他のシーケンサレジスタ グラフィックスレジスタ グラフィックスアドレスレジスタ 他のグラフィックスレジスタ ＣＲＴＣレジスタ ＣＲＴＣアドレスレジスタ 他のＣＲＴＣレジスタ ＤＡＣレジスタ ＰＥＬライトアドレスレジスタ ＰＥＬリードアドレスレジスタ ＰＥＬデータレジスタ ＤＡＣステートレジスタ ＰＥＬマスクレジスタ イネーブルレジスタ イネーブルＩ／Ｏ＆メモリレジスタ スリープレジスタ これらのレジスタの詳細については、上述した”ＷＤ９
０Ｃ２６Ａ Ｉｎｔｅｇｒａｔｅｄ Ｌｏｗ Ｐｏｗｅ
ｒ ＶＧＡ ＬＣＤ Ｃｏｎｔｒｏｌｌｅｒｗｉｔｈ
Ｓｉｍｕｌｔａｎｅｏｕｓ Ｄｉｓｐｌａｙ”に記載さ
れている。
【００５９】次に、ｓｈａｄｏｗレジスタについて説明
する。 インターフェース アドレス リード 不可 ライト ３Ｘ５．００−１６ この実施例では、ソフトウエアから見えるＣＲＴＣレジ
スタと実際に動作するＣＲＴＣレジスタを分離してい
る。この実際に動作するＣＲＴＣレジスタをｓｈａｄｏ
ｗレジスタと呼び、フラットパネルアンロックレジスタ
を”Ａ６”または”０６”にしないかぎり、ＣＰＵから
ライトできないように構成されている。
する。 インターフェース アドレス リード 不可 ライト ３Ｘ５．００−１６ この実施例では、ソフトウエアから見えるＣＲＴＣレジ
スタと実際に動作するＣＲＴＣレジスタを分離してい
る。この実際に動作するＣＲＴＣレジスタをｓｈａｄｏ
ｗレジスタと呼び、フラットパネルアンロックレジスタ
を”Ａ６”または”０６”にしないかぎり、ＣＰＵから
ライトできないように構成されている。
【００６０】ＬＣＤモード、デュアルディスプレイモー
ドでは、ＩＲＴ時にフラットパネルアンロックレジスタ
を”Ａ６”にして１回、ＬＣＤ用、デュアルディスプレ
イ用のタイミングをｓｈａｄｏｗレジスタにセットした
後、フラットパネルアンロックレジスタを”００”にす
る。ｓｈａｄｏｗレジスタは２度と書き変わらないた
め、どの画面モードでもこのタイミングで動作する。Ｃ
ＲＴＣレジスタはソフトウエアからリードライトでき
る。
ドでは、ＩＲＴ時にフラットパネルアンロックレジスタ
を”Ａ６”にして１回、ＬＣＤ用、デュアルディスプレ
イ用のタイミングをｓｈａｄｏｗレジスタにセットした
後、フラットパネルアンロックレジスタを”００”にす
る。ｓｈａｄｏｗレジスタは２度と書き変わらないた
め、どの画面モードでもこのタイミングで動作する。Ｃ
ＲＴＣレジスタはソフトウエアからリードライトでき
る。
【００６１】ＣＲＴモードでは、フラットパネルアンロ
ックレジスタを”０６”に設定する。ソフトウエアがＣ
ＲＴＣレジスタをライトすると同時にｓｈａｄｏｗレジ
スタが書き変わり、各画面モードとも標準ＶＧＡと同じ
タイミングで動作する。
ックレジスタを”０６”に設定する。ソフトウエアがＣ
ＲＴＣレジスタをライトすると同時にｓｈａｄｏｗレジ
スタが書き変わり、各画面モードとも標準ＶＧＡと同じ
タイミングで動作する。
【００６２】各モードでのｓｈａｄｏｗレジスタの設定
値は、次の通りである。 ＬＣＤモード（ＳＴＮモノクロＬＣＤ）でのｓｈａｄｏ
ｗレジスタの設定値 Ｈｏｒｉｚｏｎｔａｌ Ｔｏｔａｌレジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ レ
ジスタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”Ｆ２” Ｏｖｅｒｆｌｏｗレジスタ （３Ｘ５．０７）＝”００” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”Ｆ０” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”０２” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｆ０” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”Ｆ２” デュアルディスプレイモードでのｓｈａｄｏｗレジスタ
設定値 Ｈｏｒｉｚｏｎｔａｌ Ｔｏｔａｌ レジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝”５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅレジスタ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”０Ｅ” Ｏｖｅｒｆｌｏｗ レジスタ （３Ｘ５．０７）＝”３Ｅ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”Ｅ５” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”２Ｂ” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｅ７” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”０４” ＬＣＤモード（ＴＦＴカラーＬＣＤモード）でのｓｈａ
ｄｏｗレジスタ設定値 Ｈｏｒｉｚｏｎｔａｌ Ｔｏｔａｌ レジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝”５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅレジスタ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”０Ｂ” Ｏｖｅｒｆｌｏｗレジスタ （３Ｘ５．０７）＝”３Ｅ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”ＥＡ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”２Ｃ” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｅ７” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”０４” デュアルディスプレモード（ＴＦＴカラーＬＣＤ）での
ｓｈａｄｏｗレジスタ設定値 Ｈｏｒｚｏｎｔａｌ Ｔｏｔａｌレジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝”５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅレジスタ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”０Ｂ” Ｏｖｅｒｆｌｏｗレジスタ （３Ｘ５．０７）＝”３Ｅ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”ＥＡ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”２Ｃ” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｅ７” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”０４” ｓｈａｄｏｗレジスタのセットは次のように行われる。 １．３Ｘ５．１１をリード ：ＣＲＴＣ ＩＮＤＥＸ１
１をリード ２．ワークバイトにセーブ ３．３Ｘ５．３４に”Ａ６”をセット ：ｓｈａｄｏｗ
レジスタをアンロックする。 ４．３Ｘ５．１１にｓｈａｄｏｗデータをセット ：ｓ
ｈａｄｏｗ ｉｎｄｅｘ１１をセット ５．３Ｘ５．３４に”００”をセット： ｓｈａｄｏｗ
レジスタをロックする。 ６．ワークバイトをロード ７．ビット７をフラッグにセーブ ８．ビット７を０にして３Ｘ５．１１にセット ：ＣＲ
ＴＣ ＩＮＤＥＸ１１をセット ９．３Ｘ５．００をリード ：ＣＲＴＣ ＩＮＤＥＸ０
０をリード １０．ワークバイトにセーブ １１．３Ｘ５．３４に”Ａ６”をセット ：ｓｈａｄｏ
ｗレジスタをアンロックする。 １２．３Ｘ５．００にｓｈａｄｏｗデータをセット ：
ｓｈａｄｏｗ ｉｎｄｅｘ００をセット １３．３Ｘ５．３４に”００”をセット ：ｓｈａｄｏ
ｗレジスタをロックする。 １４．ワークバイトをロード １５．３Ｘ５．００にセット ：ＣＲＴＣ ＩＮＤＥＸ
００をセット １６．９及至１５をＩＮＤＥＸ０２、０３、０４、０
５、０６、０７、１０、１５、１６に変えて繰り返す。 １７．３Ｘ５．１１をリード ：ＣＲＴＣ ＩＮＤＥＸ
１１をリード １８．ビット７をフラッグで切り替えて３Ｘ５．１１に
セット ：ＣＲＴＣ ＩＮＤＥＸ１１をセット 以上のように構成されたこの発明の一実施例の動作につ
いて説明する。
値は、次の通りである。 ＬＣＤモード（ＳＴＮモノクロＬＣＤ）でのｓｈａｄｏ
ｗレジスタの設定値 Ｈｏｒｉｚｏｎｔａｌ Ｔｏｔａｌレジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ レ
ジスタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”Ｆ２” Ｏｖｅｒｆｌｏｗレジスタ （３Ｘ５．０７）＝”００” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”Ｆ０” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”０２” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｆ０” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”Ｆ２” デュアルディスプレイモードでのｓｈａｄｏｗレジスタ
設定値 Ｈｏｒｉｚｏｎｔａｌ Ｔｏｔａｌ レジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝”５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅレジスタ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”０Ｅ” Ｏｖｅｒｆｌｏｗ レジスタ （３Ｘ５．０７）＝”３Ｅ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”Ｅ５” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”２Ｂ” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｅ７” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”０４” ＬＣＤモード（ＴＦＴカラーＬＣＤモード）でのｓｈａ
ｄｏｗレジスタ設定値 Ｈｏｒｉｚｏｎｔａｌ Ｔｏｔａｌ レジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝”５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅレジスタ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”０Ｂ” Ｏｖｅｒｆｌｏｗレジスタ （３Ｘ５．０７）＝”３Ｅ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”ＥＡ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”２Ｃ” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｅ７” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”０４” デュアルディスプレモード（ＴＦＴカラーＬＣＤ）での
ｓｈａｄｏｗレジスタ設定値 Ｈｏｒｚｏｎｔａｌ Ｔｏｔａｌレジスタ （３Ｘ５．００）＝”５Ｆ” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇ
レジスタ （３Ｘ５．０２）＝”５０” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．０３）＝”８２” Ｓｔａｒｔ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅ
Ｐｕｌｓｅレジスタ （３Ｘ５．０４）＝”５４” Ｅｎｄ Ｈｏｒｉｚｏｎｔａｌ Ｒｅｔｒａｃｅレジス
タ （３Ｘ５．０５）＝”８０” Ｖｅｒｔｉｃａｌ Ｔｏｔａｌレジスタ （３Ｘ５．０６）＝”０Ｂ” Ｏｖｅｒｆｌｏｗレジスタ （３Ｘ５．０７）＝”３Ｅ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｓｔａｒｔレジス
タ （３Ｘ５．１０）＝”ＥＡ” Ｖｅｒｔｉｃａｌ Ｒｅｔｒａｃｅ Ｅｎｄレジスタ （３Ｘ５．１１）＝”２Ｃ” Ｓｔａｒｔ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジ
スタ （３Ｘ５．１５）＝”Ｅ７” Ｅｎｄ Ｖｅｒｔｉｃａｌ Ｂｌａｎｋｉｎｇレジスタ （３Ｘ５．１６）＝”０４” ｓｈａｄｏｗレジスタのセットは次のように行われる。 １．３Ｘ５．１１をリード ：ＣＲＴＣ ＩＮＤＥＸ１
１をリード ２．ワークバイトにセーブ ３．３Ｘ５．３４に”Ａ６”をセット ：ｓｈａｄｏｗ
レジスタをアンロックする。 ４．３Ｘ５．１１にｓｈａｄｏｗデータをセット ：ｓ
ｈａｄｏｗ ｉｎｄｅｘ１１をセット ５．３Ｘ５．３４に”００”をセット： ｓｈａｄｏｗ
レジスタをロックする。 ６．ワークバイトをロード ７．ビット７をフラッグにセーブ ８．ビット７を０にして３Ｘ５．１１にセット ：ＣＲ
ＴＣ ＩＮＤＥＸ１１をセット ９．３Ｘ５．００をリード ：ＣＲＴＣ ＩＮＤＥＸ０
０をリード １０．ワークバイトにセーブ １１．３Ｘ５．３４に”Ａ６”をセット ：ｓｈａｄｏ
ｗレジスタをアンロックする。 １２．３Ｘ５．００にｓｈａｄｏｗデータをセット ：
ｓｈａｄｏｗ ｉｎｄｅｘ００をセット １３．３Ｘ５．３４に”００”をセット ：ｓｈａｄｏ
ｗレジスタをロックする。 １４．ワークバイトをロード １５．３Ｘ５．００にセット ：ＣＲＴＣ ＩＮＤＥＸ
００をセット １６．９及至１５をＩＮＤＥＸ０２、０３、０４、０
５、０６、０７、１０、１５、１６に変えて繰り返す。 １７．３Ｘ５．１１をリード ：ＣＲＴＣ ＩＮＤＥＸ
１１をリード １８．ビット７をフラッグで切り替えて３Ｘ５．１１に
セット ：ＣＲＴＣ ＩＮＤＥＸ１１をセット 以上のように構成されたこの発明の一実施例の動作につ
いて説明する。
【００６３】なお、この実施例では、ホットキー（Ｆｎ
＋Ｆ５）によって表示モードがＬＣＤモード→同時表示
モード→ＣＲＴモード→ＬＣＤモード．．．とトグルす
るものとする。
＋Ｆ５）によって表示モードがＬＣＤモード→同時表示
モード→ＣＲＴモード→ＬＣＤモード．．．とトグルす
るものとする。
【００６４】例えば、表示モードが現在ＬＣＤモードで
あって、Ｆｎ＋Ｆ５キー入力によるＣＲＴとの同時表示
モードに切り替える場合について説明する。ユーザがキ
ーボード５１のホットキー（Ｆｎ＋Ｆ５）を押すと、キ
ーボード５１内のキーエンコーダによりエンコードされ
たキーコードがキーボードコントローラ３０に出力され
る。キーボードコントローラ３０は、このキーコードを
デコードして、ホットキー（Ｆｎ＋Ｆ５）の認識を行
い、認識結果をＣＰＵ２１に送る。ＣＰＵ２１は、ＢＩ
ＯＳ ＲＯＭ２５に格納されたＢＩＯＳを実行し、Ｉ／
Ｏコントローラ２２内の割り込みコントローラ（ＰＩ
Ｃ）に対してＮＭＩを発行する。ＣＰＵ２１はこのＮＭ
Ｉに応答して、図５に示すＶＲＡＭ転送処理を行うとと
もに、ＶＧＡコントローラ３２の上述した各種レジスタ
にデュアルモード（モノクロＬＣＤ）の設定値をセット
する。この結果、図３に示すように、バンクＢのプレー
ン１およびプレーン３がバンクＡの１２８ＫＢに転送さ
れる。なお、テキストモードではプレーン３は存在しな
いので、プレーン１（６４ＫＢ）がバンクＢからバンク
Ａに転送される。
あって、Ｆｎ＋Ｆ５キー入力によるＣＲＴとの同時表示
モードに切り替える場合について説明する。ユーザがキ
ーボード５１のホットキー（Ｆｎ＋Ｆ５）を押すと、キ
ーボード５１内のキーエンコーダによりエンコードされ
たキーコードがキーボードコントローラ３０に出力され
る。キーボードコントローラ３０は、このキーコードを
デコードして、ホットキー（Ｆｎ＋Ｆ５）の認識を行
い、認識結果をＣＰＵ２１に送る。ＣＰＵ２１は、ＢＩ
ＯＳ ＲＯＭ２５に格納されたＢＩＯＳを実行し、Ｉ／
Ｏコントローラ２２内の割り込みコントローラ（ＰＩ
Ｃ）に対してＮＭＩを発行する。ＣＰＵ２１はこのＮＭ
Ｉに応答して、図５に示すＶＲＡＭ転送処理を行うとと
もに、ＶＧＡコントローラ３２の上述した各種レジスタ
にデュアルモード（モノクロＬＣＤ）の設定値をセット
する。この結果、図３に示すように、バンクＢのプレー
ン１およびプレーン３がバンクＡの１２８ＫＢに転送さ
れる。なお、テキストモードではプレーン３は存在しな
いので、プレーン１（６４ＫＢ）がバンクＢからバンク
Ａに転送される。
【００６５】さらに、ユーザがホットキーを押すと、表
示モードはデュアルモード（モノクロＬＣＤ）からＣＲ
Ｔモードに切り替わる。上述のようにしてホットキーの
キー認識処理が行われ、ＣＰＵ２１がＮＭＩを受け取る
と、ＣＰＵ２１は、ＶＲＡＭの逆転送処理を行う。すな
わち、ＣＰＵ２１は図３および図２に示すようにバンク
Ａに記憶されたプレーン１およびプレーン３のデータを
バンンクＢの１２８ＫＢに転送する。
示モードはデュアルモード（モノクロＬＣＤ）からＣＲ
Ｔモードに切り替わる。上述のようにしてホットキーの
キー認識処理が行われ、ＣＰＵ２１がＮＭＩを受け取る
と、ＣＰＵ２１は、ＶＲＡＭの逆転送処理を行う。すな
わち、ＣＰＵ２１は図３および図２に示すようにバンク
Ａに記憶されたプレーン１およびプレーン３のデータを
バンンクＢの１２８ＫＢに転送する。
【００６６】次に、この発明の第２実施例について説明
する。図７は、図１のＢＩＯＳ ＲＯＭ２５に含まれ
る、ＳＶＧＡ用高解像度ＢＩＯＳのフローチャートであ
る。図７に示すフローチャートは、標準解像度表示モー
ド、例えばＶＧＡモードでＬＣＤにデータを表示してい
るときに、高解像度表示モード、例えばＳＶＧＡモード
が設定された場合、表示装置をＬＣＤ４９からＣＲＴ５
０に自動的に切り替える制御を示す。
する。図７は、図１のＢＩＯＳ ＲＯＭ２５に含まれ
る、ＳＶＧＡ用高解像度ＢＩＯＳのフローチャートであ
る。図７に示すフローチャートは、標準解像度表示モー
ド、例えばＶＧＡモードでＬＣＤにデータを表示してい
るときに、高解像度表示モード、例えばＳＶＧＡモード
が設定された場合、表示装置をＬＣＤ４９からＣＲＴ５
０に自動的に切り替える制御を示す。
【００６７】ＣＰＵ２１は、図７のステップＢ１におい
て、高解像度表示モードかどうか判断する。高解像度モ
ード（ＳＶＧＡモード）は、アプリケーションプログラ
ムまたはＢＩＯＳによりＩＮＴ１０Ｈのベクトル割り込
み（ディスプレイ入出力）が設定されることにより、設
定される。従って、ＳＶＧＡモードかどうかの判断は、
ＩＮＴ１０Ｈのベクトル割り込みでＡＸまたはＡＬレジ
スタを参照することにより判断する。この実施例では、
ＭＯＤＥ０−ＭＯＤＥ１３までがＶＧＡモードであり、
ＭＯＤＥ１３を越えると、ＳＶＧＡモードである。
て、高解像度表示モードかどうか判断する。高解像度モ
ード（ＳＶＧＡモード）は、アプリケーションプログラ
ムまたはＢＩＯＳによりＩＮＴ１０Ｈのベクトル割り込
み（ディスプレイ入出力）が設定されることにより、設
定される。従って、ＳＶＧＡモードかどうかの判断は、
ＩＮＴ１０Ｈのベクトル割り込みでＡＸまたはＡＬレジ
スタを参照することにより判断する。この実施例では、
ＭＯＤＥ０−ＭＯＤＥ１３までがＶＧＡモードであり、
ＭＯＤＥ１３を越えると、ＳＶＧＡモードである。
【００６８】ステップＢ１において、標準表示モード
（例えばＶＧＡモード）であると判断すると、ＣＰＵ２
１は、上述したごとく、ＶＧＡレジスタに各種値を設定
する。他方、ステップＢ１において、ＳＶＧＡモードで
あると判断すると、ＣＰＵ２１は、ステップＢ３におい
て、ＳＶＧＡモードのレジスタの設定を行う。
（例えばＶＧＡモード）であると判断すると、ＣＰＵ２
１は、上述したごとく、ＶＧＡレジスタに各種値を設定
する。他方、ステップＢ１において、ＳＶＧＡモードで
あると判断すると、ＣＰＵ２１は、ステップＢ３におい
て、ＳＶＧＡモードのレジスタの設定を行う。
【００６９】ＳＶＧＡ用スペシャルレジスタの設定は以
下の通りである。 レジスタ モード５８ モード５Ｃ モード５Ｄ ＶＧＡモード ３ＣＦ．０９ ＰＲ０Ａ ００ ００ ００ ００ ３ＣＦ．０Ａ ＰＲ０Ｂ ００ ００ ００ ００ ３ＣＦ．０Ｂ ＰＲ１ ８５ ８５ ８５ ８５（８１） ３ＣＦ．０Ｃ ＰＲ２ ０２ ０２ ００ ０２ ３ＣＦ．０Ｄ ＰＲ３ ００ ００ ００ ００ ３ＣＦ．０Ｅ ＰＲ４ ００ ０１ ００ ００ ３ＣＦ．１０ ＰＲ５７ ０１ ０１ ０１ ０１ ３ＣＦ．１１ ＰＲ５８ ００ ００ ００ ００ ３ＣＦ．１２ ＰＲ５９ ４５ ４５ ４５ ４５ ３ＣＦ．１５ ＰＲ６２ Ａ０ Ａ０ Ａ０ Ａ０ ３Ｘ５．２Ａ ＰＲ１１ ４０ ４０ ４０ ４０ ３Ｘ５．２Ｂ ＰＲ１２ ００ ００ ００ ００ ３Ｘ５．２Ｃ ＰＲ１３ ００ ００ ３４ ００ ３Ｘ５．２Ｄ ＰＲ１４ ００ ００ ２Ａ ００ ３Ｘ５．２Ｅ ＰＲ１５ ００ ００ ０９ ００ ３Ｘ５．２Ｆ ＰＲ１６ ００ ００ ００ ４２ ３Ｘ５．３０ ＰＲ１７ ００ ００ ００ ００ ３Ｘ５．３１ ＰＲ１８ ００ ００ ００ ００ ３Ｘ５．３２ ＰＲ１９ ２０ ２０ ２０ ２０ ３Ｘ５．３３ ＰＲ１Ａ ０１ ０１ ０１ ０１ ３Ｘ５．３Ｂ ＰＲ３６ ＥＦ ＥＦ ＥＦ Ｅｆ ３Ｘ５．３Ｃ ＰＲ３７ ９Ａ ９Ａ ９Ａ ９Ａ ３Ｘ５．３Ｅ ＰＲ３９ ０４ ０４ ０４ ０４ ３Ｘ５．３７ ＰＲ４１ ００ ００ ００ ００ ３Ｘ５．３Ｆ ＰＲ４４ ００ ００ ００ ００ ３Ｃ５．０７ ＰＲ２１ ００ ００ ００ ００ ３Ｃ５．１０ ＰＲ３０Ａ ２Ｄ ２９ ２Ｄ ２Ｄ ３Ｃ５．１１ ＰＲ３１ ６Ｄ ６Ｄ ６Ｄ ６Ｄ ３Ｃ５．１２ ＰＲ３２ ０８ ０８ ０８ ０８ ３Ｃ５．１４ ＰＲ３４Ａ ００ ００ ００ ００ ３Ｃ５．１６ ＰＲ４５ ００ ００ ００ ００ ３Ｃ５．１７ ＰＲ４５Ａ ００ ００ ００ ００ ３Ｃ５．１８ ＰＲ４５Ｂ ００ ００ ００ ００ ３Ｘ５．３Ａ ＰＲ３５ ８０ ８０ ８０ ８０ 次に、ＣＰＵ２１は、ステップＢ５において、現在の表
示モードがＣＲＴモードか否かをチェックする。ＬＣＤ
モードまたはデュアルモードと判断した場合、ＣＰＵ２
１はステップＢ７において、ＣＲＴモードを設定し、ス
テップＢ９において、ＬＣＤ表示装置への電源電圧の供
給を停止する。
下の通りである。 レジスタ モード５８ モード５Ｃ モード５Ｄ ＶＧＡモード ３ＣＦ．０９ ＰＲ０Ａ ００ ００ ００ ００ ３ＣＦ．０Ａ ＰＲ０Ｂ ００ ００ ００ ００ ３ＣＦ．０Ｂ ＰＲ１ ８５ ８５ ８５ ８５（８１） ３ＣＦ．０Ｃ ＰＲ２ ０２ ０２ ００ ０２ ３ＣＦ．０Ｄ ＰＲ３ ００ ００ ００ ００ ３ＣＦ．０Ｅ ＰＲ４ ００ ０１ ００ ００ ３ＣＦ．１０ ＰＲ５７ ０１ ０１ ０１ ０１ ３ＣＦ．１１ ＰＲ５８ ００ ００ ００ ００ ３ＣＦ．１２ ＰＲ５９ ４５ ４５ ４５ ４５ ３ＣＦ．１５ ＰＲ６２ Ａ０ Ａ０ Ａ０ Ａ０ ３Ｘ５．２Ａ ＰＲ１１ ４０ ４０ ４０ ４０ ３Ｘ５．２Ｂ ＰＲ１２ ００ ００ ００ ００ ３Ｘ５．２Ｃ ＰＲ１３ ００ ００ ３４ ００ ３Ｘ５．２Ｄ ＰＲ１４ ００ ００ ２Ａ ００ ３Ｘ５．２Ｅ ＰＲ１５ ００ ００ ０９ ００ ３Ｘ５．２Ｆ ＰＲ１６ ００ ００ ００ ４２ ３Ｘ５．３０ ＰＲ１７ ００ ００ ００ ００ ３Ｘ５．３１ ＰＲ１８ ００ ００ ００ ００ ３Ｘ５．３２ ＰＲ１９ ２０ ２０ ２０ ２０ ３Ｘ５．３３ ＰＲ１Ａ ０１ ０１ ０１ ０１ ３Ｘ５．３Ｂ ＰＲ３６ ＥＦ ＥＦ ＥＦ Ｅｆ ３Ｘ５．３Ｃ ＰＲ３７ ９Ａ ９Ａ ９Ａ ９Ａ ３Ｘ５．３Ｅ ＰＲ３９ ０４ ０４ ０４ ０４ ３Ｘ５．３７ ＰＲ４１ ００ ００ ００ ００ ３Ｘ５．３Ｆ ＰＲ４４ ００ ００ ００ ００ ３Ｃ５．０７ ＰＲ２１ ００ ００ ００ ００ ３Ｃ５．１０ ＰＲ３０Ａ ２Ｄ ２９ ２Ｄ ２Ｄ ３Ｃ５．１１ ＰＲ３１ ６Ｄ ６Ｄ ６Ｄ ６Ｄ ３Ｃ５．１２ ＰＲ３２ ０８ ０８ ０８ ０８ ３Ｃ５．１４ ＰＲ３４Ａ ００ ００ ００ ００ ３Ｃ５．１６ ＰＲ４５ ００ ００ ００ ００ ３Ｃ５．１７ ＰＲ４５Ａ ００ ００ ００ ００ ３Ｃ５．１８ ＰＲ４５Ｂ ００ ００ ００ ００ ３Ｘ５．３Ａ ＰＲ３５ ８０ ８０ ８０ ８０ 次に、ＣＰＵ２１は、ステップＢ５において、現在の表
示モードがＣＲＴモードか否かをチェックする。ＬＣＤ
モードまたはデュアルモードと判断した場合、ＣＰＵ２
１はステップＢ７において、ＣＲＴモードを設定し、ス
テップＢ９において、ＬＣＤ表示装置への電源電圧の供
給を停止する。
【００７０】
【発明の効果】以上述べたごとく、この発明によれば、
モノクロＬＣＤとＣＲＴとの同時表示を行う場合にフレ
ームメモリ等の付加的なメモリを必要とせず、同時表示
を行うことができる。また、モノクロＬＣＤとの同時表
示以外の場合には、フレームメモリとして使用される領
域をＳＶＧＡ用の領域として使用できる。
モノクロＬＣＤとＣＲＴとの同時表示を行う場合にフレ
ームメモリ等の付加的なメモリを必要とせず、同時表示
を行うことができる。また、モノクロＬＣＤとの同時表
示以外の場合には、フレームメモリとして使用される領
域をＳＶＧＡ用の領域として使用できる。
【図面の簡単な説明】
【図１】この発明の表示モード切り替え機能を有した表
示制御システムが適用されたポータブルコンピュータの
システム構成を示すブロック図。
示制御システムが適用されたポータブルコンピュータの
システム構成を示すブロック図。
【図２】この発明の一実施例において、モノクロＬＣＤ
のＬＣＤモード、カラーＬＣＤのＬＣＤモード、カラー
ＬＣＤのデュアルディスプレイモード、ＣＲＴモードに
おけるＶＲＡＭの使用形態を示す概念図。
のＬＣＤモード、カラーＬＣＤのＬＣＤモード、カラー
ＬＣＤのデュアルディスプレイモード、ＣＲＴモードに
おけるＶＲＡＭの使用形態を示す概念図。
【図３】この発明の一実施例において、モノクロＬＣＤ
のデュアルディスプレイモードにおけるＶＲＡＭの使用
形態を示す概念図。
のデュアルディスプレイモードにおけるＶＲＡＭの使用
形態を示す概念図。
【図４】この発明の一実施例における表示制御を示すフ
ローチャート。
ローチャート。
【図５】図４のフローチャートに示したＶＲＡＭ転送処
理の詳細フローチャート。
理の詳細フローチャート。
【図６】各プレーンのオフセットとＶＲＡＭウインドウ
のアドレスを示す概念図。
のアドレスを示す概念図。
【図７】高解像度表示モードが設定された際に、表示装
置をＬＣＤからＣＲＴに自動的に切り替える際の制御を
示すフローチャート。
置をＬＣＤからＣＲＴに自動的に切り替える際の制御を
示すフローチャート。
【図８】従来技術におけるＶＲＡＭおよびフレームメモ
リのメモリ構成を示す概念図。
リのメモリ構成を示す概念図。
１１…システムバス、１２…周辺インターフェースバ
ス、２１…ＣＰＵ、２５…ＢＩＯＳ ＲＯＭ、２２…Ｉ
／Ｏコントローラ、３２…ＶＧＡコントローラ、３３…
ＶＲＡＭ、３０…キーボードコントローラ、５１…キー
ボード、４９…ＬＣＤ、５０…ＣＲＴ
ス、２１…ＣＰＵ、２５…ＢＩＯＳ ＲＯＭ、２２…Ｉ
／Ｏコントローラ、３２…ＶＧＡコントローラ、３３…
ＶＲＡＭ、３０…キーボードコントローラ、５１…キー
ボード、４９…ＬＣＤ、５０…ＣＲＴ
Claims (9)
- 【請求項１】 フラットパネルディスプレイを標準装備
し、オプションでＣＲＴ表示装置が接続可能な表示制御
システムにおいて、 前記フラットパネルディスプレイおよび／またはＣＲＴ
表示装置を制御する表示制御手段と、 前記フラットパネルディスプレイおよび／またはＣＲＴ
表示装置に表示するデータを格納する表示メモリ手段
と、 前記フラットパネルディスプレイにデータを表示するフ
ラットパネルディスプレイモード、前記ＣＲＴ表示装置
にデータを表示するＣＲＴモード、および前記フラット
パネルディスプレイとＣＲＴ表示装置の両方に同時にデ
ータを表示する同時表示モードのいずれかを選択するた
めの入力手段と、 前記入力手段により前記フラットパネルディスプレイモ
ード、ＣＲＴモード、および同時表示モードのいずれか
が選択されたとき、必要に応じて前記表示メモリ手段に
格納されている表示データの転送を行う手段とを備えた
ことを特徴とする表示制御システム。 - 【請求項２】 前記表示メモリ手段は複数のバンクで構
成され、前記転送手段は、前記複数のバンクの１つのバ
ンクの内容を他のバンクに転送することを特徴とする請
求項１記載の表示制御システム。 - 【請求項３】 前記メモリ手段は、表示データを定義す
る第１プレーン群を格納する第１メモリバンクと、表示
データを定義する第２プレーン群を格納する第２メモリ
バンクとで構成され、前記入力手段から入力される表示
モードが特定の表示モードのとき、前記一方のバンクの
プレーン群を他方のバンクに格納し、それにより、前記
一方のバンクをバッファとして使用することを特徴とす
る請求項１記載の表示制御システム。 - 【請求項４】 前記表示メモリ手段は、テキストモード
のとき、キャラクタデータを規定し、グラフィックスモ
ードのとき第１色データを規定する第１プレーンと、テ
キストモードのときアトリビュートデータを、グラフィ
ックスモードのとき、第２色データを規定する第２プレ
ーンと、テキストモードのときフォントデータを規定
し、グラフィックスモードのとき、第３色データを規定
する第３プレーンと、グラフィックスモードのとき、輝
度データを規定する第４プレーンとにより定義され、前
記第１および第３プレーンを格納する第１メモリと前記
第２および第４プレーンを格納する第２メモリとで構成
され、前記第１および第２メモリは同一アドレスに割り
当てられ、 前記入力手段により入力されたモードは、フラットパネ
ルディスプレイにデータを表示するフラットパネルディ
スプレイモード及びフラットパネルディスプレイとＣＲ
Ｔ表示装置の両方にデータを表示する同時表示モード
と、ＣＲＴディスプレイユニットにデータを表示するＣ
ＲＴモードとで構成され、 前記フラットパネルモードまたはＣＲＴモードが選択さ
れたとき、前記第１メモリに前記第１および第３プレー
ンを格納し、前記第２メモリに前記第２および第４プレ
ーンを格納し、前記同時表示モードが選択されたとき、
前記第１及至第４プレーンを前記第１または第２メモリ
のいずれか一方に格納する手段とを備えたことを特徴と
する請求項１記載の表示制御システム。 - 【請求項５】 前記他方のメモリは、同時表示モードに
おいて、ＣＲＴ用表示タイミングをフラットパネルディ
スプレイ用表示タイミングに変換するためのフレームバ
ッファとして使用されることを特徴とする請求項４記載
の表示制御システム。 - 【請求項６】 前記表示メモリ手段は、 第１および第２プレーンを格納する第１エリアと未使用
の第２エリアとからなる第１メモリバンクと、第２およ
び第３プレーンを格納する第１エリアと未使用の第２エ
リアとからななる第２メモリバンクとで構成され、 前記ブロック転送を行う手段は、現在のモードがフラッ
トパネルモードまたはＣＲＴモードであるときに同時表
示モードが選択されたとき、前記第２および第４プレー
ンを前記第１メモリバンクの第２エリアに転送し、現在
のモードが同時表示モードであるとき、前記フラットパ
ネルモードまたはＣＲＴモードが選択されたとき、前記
第１および第３プレーンを前記第２メモリバンクの第１
エリアに転送することを特徴とする請求項１記載の表示
制御システム。 - 【請求項７】 前記表示制御手段はＶＧＡ（Ｖｉｄｅｏ
ＧｒａｐｈｉｃｓＡｒｒａｙ）コントローラであるこ
とを特徴とする請求項１記載の表示制御システム。 - 【請求項８】 フラットパネルディスプレイを標準装備
し、オプションでＣＲＴ表示装置を接続可能であり、標
準解像度表示モードと、前記フラットパネルディスプレ
イでは表示不可能な高解像度表示モードとを有した表示
制御システムにおいて、 前記フラットパネルディスプレイに対して電力を供給す
る手段と、 前記高解像度表示モードを指定する手段と、 前記高解像度表示モードの指定を判断する手段と、 前記高解像度表示モードが指定されたことを判断したと
き、前記ＣＲＴ表示装置を高解像度表示モードに設定す
る手段と、 前記高解像度表示モードが指定されたことを判断したと
き、前記フラットパネルディスプレイに対する電力供給
を停止する手段、および前記高解像度表示モードでＣＲ
Ｔ表示装置に表示を行う表示制御手段とを備えたことを
特徴とする表示制御システム。 - 【請求項９】 前記高解像度表示モードが指定されたと
き、前記表示制御手段に高解像度表示用のパラメータを
設定する手段をさらに有したことを特徴とする請求項８
記載の表示制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156833A JPH0713531A (ja) | 1993-06-28 | 1993-06-28 | 表示モード切り替え機能を有した表示制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156833A JPH0713531A (ja) | 1993-06-28 | 1993-06-28 | 表示モード切り替え機能を有した表示制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713531A true JPH0713531A (ja) | 1995-01-17 |
Family
ID=15636359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156833A Pending JPH0713531A (ja) | 1993-06-28 | 1993-06-28 | 表示モード切り替え機能を有した表示制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713531A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006258862A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ten Ltd | 表示制御装置および情報処理装置 |
| CN100371890C (zh) * | 2003-06-18 | 2008-02-27 | Lg电子株式会社 | 用于控制便携式计算机中的显示模式的方法 |
| CN100447722C (zh) * | 2005-08-25 | 2008-12-31 | 联想(北京)有限公司 | 一种多显示器系统中光标切换的方法及多显示器系统 |
| US8217395B2 (en) | 2000-11-09 | 2012-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1993
- 1993-06-28 JP JP5156833A patent/JPH0713531A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8217395B2 (en) | 2000-11-09 | 2012-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN100371890C (zh) * | 2003-06-18 | 2008-02-27 | Lg电子株式会社 | 用于控制便携式计算机中的显示模式的方法 |
| USRE42616E1 (en) | 2003-06-18 | 2011-08-16 | Lg Electronics Inc. | Method for controlling display mode in portable computer |
| USRE43810E1 (en) | 2003-06-18 | 2012-11-20 | Lg Electronics Inc. | Method for controlling display mode in portable computer |
| JP2006258862A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ten Ltd | 表示制御装置および情報処理装置 |
| CN100447722C (zh) * | 2005-08-25 | 2008-12-31 | 联想(北京)有限公司 | 一种多显示器系统中光标切换的方法及多显示器系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612715A (en) | System and method for dynamically adjusting display resolution of computer generated displays | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US5659715A (en) | Method and apparatus for allocating display memory and main memory employing access request arbitration and buffer control | |
| US5138305A (en) | Display controller | |
| US5454107A (en) | Cache memory support in an integrated memory system | |
| US6028585A (en) | Screen display control method and a screen display control apparatus | |
| US5845134A (en) | Suspend/resume control method and system | |
| KR980010997A (ko) | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 | |
| GB2215168A (en) | Windows with restricted colour range have priority defined by colour codes | |
| US5640574A (en) | Portable computer apparatus having a display capable of displaying power management information and method of controlling the display | |
| JPH11231850A (ja) | ディスプレイ装置 | |
| JPH08255107A (ja) | ディスプレイコントローラ | |
| US6157359A (en) | Display control apparatus | |
| JPH0713531A (ja) | 表示モード切り替え機能を有した表示制御システム | |
| JPH06186942A (ja) | 表示装置 | |
| JP3544734B2 (ja) | マルチパネルのパラメータ初期化時設定装置および初期化時設定方法 | |
| US5555460A (en) | Method and apparatus for providing a reformatted video image to a display | |
| JP3017882B2 (ja) | 表示制御システム | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH10197850A (ja) | 液晶装置 | |
| JPH07234773A (ja) | 表示制御装置 | |
| JPH0962607A (ja) | コンピュータシステム | |
| EP0340664A2 (en) | Method and system for setting palette data by a display mode | |
| JPH0764954A (ja) | 周辺コントローラおよびその周辺コントローラを使用したコンピュータシステム | |
| JP3229341B2 (ja) | 表示制御装置および表示制御方法 |