KR900001126B1 - 영상표시제어장치 - Google Patents

Abstract

내용 없음.

Description

영상표시제어장치

제1도는 수직상향스크롤시 비트맵메모리의 배치도와 그에 따른 화면의 표시배치도.

제2도는 수직하향스크롤시 비트맵메모리의 배치도와 그에 따른 화면의 표시배치도.

제3도는 본 발명의 전체블록도.

제4도는 1수평주사동안의 타이밍도.

제5도는 제3도에 따른 제어부의 상세블록도.

제6도는 제3도에 따른 데이터통로부의 상세블록도이다.

* 도면의 주요부분에 대한 부호의 설명

21 : 제어부 23, 25 : 비트맵메모리

33, 35 : 데이터통로부 39 : 고주파발진부

41 : 영상출력 쉬프트레지스터 59, 115, 107, 127, 165 : 멀티플랙서

69, 109 : 가감산기 73, 105 : 레지스터

76, 129 : 감산기 88 : 클록발생부

94 : 비교기 95 : 카운터

100, 138 : 논리회로부 82, 87, 90, 93 : 스크롤랫치

131, 135, 137 : 랫치 150 : 램

151 : 비트맵메모리 인터페이스 153 : 입력 FIFO 레지스터

159 : 배럴쉬프터 161, 163 : 출력 FIFO 레지스터

본 발명은 화면에 표시된 문자전체를 이동시키지 않고서도 화면의 위 또는 아래에 일정한 영역을 스크롤시킬 수 있도록 영상표시제어장치에 관한 것이다.

종래에는 스크롤시키는 기술로서, 무작위한 억세스처리를 통해 메모리의 스크롤영역을 다른 영역과 함께 리프레쉬시킴과 더불어 메모리로부터 독출된 정보를 화면상에다 표시해 주도록 되어 있는바, 이러한 종래장치에 있어서는 메모리의 순차어드레싱이 붕괴되어지게 되고, 그러한 순차어드레싱의 붕괴 때문에 표시제어장치가 스크롤시켜주고자 하는 한계를 결정해줌에 있어 융통성이 결핍되고 있었다. 또 어떤 장치로서는 데이터가 직접메모리억세스(DMA)와 같은 장치를 통해 메모리로부터 복사된 다음 메모리로 되돌려지는 것이 있었다. 그런데 상기와 같은 장치에서 문제로 되는 점은 재기록을 위해 예컨대 수직주사시간보다도 긴 비교적 많은 시간을 소비하게 됨에 따라 스크롤처리가 정상적으로 부드럽게 되지 않는 다는데 있다.

본 발명은 고속으로 동작하여 하나의 수직주사기간 내에 비트맵메모리에 재기록동작을 완전히 마치도록 된 기술을 제공하고자 함에 그 목적이 있는 것이다.

본 발명에 따른 장치는 메모리가 다른 패턴으로 재배치되는 동안에 수직주사기간에 1패턴을 표시하도록 동작하고, 메모리는 수직주사기간의 끝에서 다른 패턴과, 일시기억장치가 아닌 메모리 자체에 작성된 다른 패턴을 표시하도록 요구되는 모든 변화를 표시하는 두 번째 주사기간을 순차적으로 주사시키도록 준비된 것이다. 또 1수직주사기간내에 메모리를 재배열시켜 주도록 된 본 발명을 적용하게 되면 메모리를 효과적으로 리프레쉬시킬 수가 있게 된다.

한편 화면리프레쉬를 위해 비트맵메모리에다 순차적으로 어드레스를 지정해주는 장치에 있어서는 비트맵메모리가 레지스터를 통해 한 번에 1행씩 자동적으로 리프레쉬되도록 되어 있으나 이렇게 비트맵메모리를 무순서로 억세스 하는 장치에 있어서는 그 메모리를 리프레쉬하기 위한 또 다른 특별한 장치가 필요로하게 된다. 그에 반하여 본 발명은 계속해서 순차적으로 메모리에 어드레스를 지정할 수 있기 때문에 리프레쉬를 위한 특별한 장치는 필요없게 된다.

본 발명의 회로는 비트맵메모리로부터의 정보신호를 영상화면에 리프레쉬시키도록 전송시켜 주는 제어부를 구비하여 구성됨과 더불어 제어부는 그런 정보신호나 그 위치를 일시기억수단에 공급시킨 다음 그로부터 선택된 어드레스나 새로운 어드레스에 재기록시켜주도록 되어 있다. 또한 제어부는 일시기억수단으로부터 재기록되는 것이 요구되지 않을 때에는 새로운 정보신호를 메모리에 재기록시켜주게 되고, 수직주사가 완료된 후에는 그 메모리가 재기록되어 있기도 하고 새로운 정보로 기록되어 있기도 할 것이다. 여기서 상기 메모리는 재기록된 정보와 새로운 정보가 표시되도록 준비되기 때문이다. 다음 수직주사기간 동안 시스템은 정상적인 형태로, 즉 순차적으로 비트맵메모리에 어드레스를 지정하게 되어 결국 정보신호는 선택된 새로운 어드레스에 재기록되게 되고 그 시스템은 사용자로 하여금 스크롤 영역이 위 또는 아래로 부드럽게 움직이는 것을 볼 수 있도록 화면상에 정보 표시를 한다. 또한 스크롤 영역은 왼쪽이나 오른쪽으로 이동될 수도 있다.

상기와 같은 스크롤을 실현하기 위해 본 발명의 장치에는 하나의 제어부에 의해 동작되는 다수의 데이터통로부가 구비되어 있다. 그 시스템은 각 플레인에 대해 하나의 데이터통로부로 구성되어 있기 때문에 칼라시스템과 같이 여러 플레인이 존재하게 되면 그때 제어부에는 다수의 데이터통로부를 할당하여야 한다.

데이터통로부는 각각 입력 FIFO 레지스터 및 배럴쉬프터(Darrel shifter)와 더불어 2개의 출력레지스터를 구비하여 구성된다. 2개의 출력레지스터 각각은 본 발명의 실시예에 있어서, 비트맵메모리로부터 FIFO 레지스터와 배럴쉬프터를 통해 전송되어 오는 128비트의 버스트를 받아들여 일시적으로 기억하게 된다. 그 버스트는 1개의 수평 주사기간동안 발생되는 다수의 사이클리외의 사이클동안 전송된다. 배럴쉬프터는 두 출력레지스터중 하나에 정보가 로딩되기 전에 그 정보를 쉬프트시켜주게 되므로써 수평스크롤이 이루어지게 되는 것이다. 데이터통로부에 입력되는 정보는 먼저 입력 FIFO 레지스터에 공급된 다음 배럴쉬프터를 통해서 출력 레지스터장치로 전송되게 된다.

본 발명의 시스템에 구성되는 타이밍회로는 각 수평주사기간동안 다수의 사이클을 공급한다. 그 사이클은 그밖의 다른 사이클마다 리프레쉬사이클이 되도록 배열되어 그 시간동안 화면과 메모리가 모두 리프레쉬된다. 이때 중간에 위치하는 사이클은 스크롤사이클이거나 업데이트사이클이다. 스크롤사이클은(리프레쉬사이클동안 독출된) 정보신호가 메모리의 새로운 어드레스에 재기록되는 기간에 해당되고, 업데이트사이클은 정보가 독출되거나 메모리에 새로운 데이터가 기록되는 기간에 해당된다.

본 발명에 의해 제공되는 바와같이 850K화소를 나타내는 비트맵메모리는 매 16.6미리초마다 화면에 리프레쉬된다. 화면을 리프레쉬시킴과 더불어 비트맵메모리를 리프래쉬시키는 본 발명의 시스템에 있어서, 비트맵메모리는 0.5미리초마다 리프레쉬된다. 따라서 1수직주사기간동안 40%의 시간은 화면을 리프레쉬시키는데 사용되고, 40%의 시간은 스크롤이나 업데이트하는데 사용되며, 나머지 20%는 항상 업데이트하도록 남겨진다. 이러한 배열에 따라 화면에 표시되는 비트맵메모리부분은 1수직주사기간동안에 완전히 복사될 수 있으며, 이것이 본 발명의 시스템을 종래시스템보다 효과적이게 하는 것이다. 전술한 바와같이 화면에 표시될 전체 비트맵메모리는 1수직주사기간내에 재기록되어서 시스템은 고속으로 스므스스크롤을 실행하게 되는 것이다. 또한 1수직주사기간동안 메모리자체에서 필요한 모든 변화가 만들어짐에 의해 그 시스템은 효과적인 순차어드레스모우드를 유지할 수 있게 되는 것이다.

이하 첨부된 예시도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

제1도 및 제2도에서 각 정보는 표시패턴에서의 화소를 나타내는 것이고 예를들어 W행과 같은 화소의 1행은 1수평주사기간동안 주사된다.

제1a-f도는 상향스크롤시의 비트맵메모리와 화면표시상태를 나타낸다. 제1b도는 어떤 시간과 장소에서 비트맵메모리내의 화소의 배열을 나타낸다. 비트맵메모리내에는 선(11) (13)으로 정의되는 스크롤영역이 있다. W, X, Y, Z, A, B, C, D, E, G, H, J, K, L과 같은 문자는 비트맵메모리로부터 독출되고 스크롤영역의 외부에 위치하여 화면에 표시되는 정보를 간단히 나타낸다. 스크롤영역내에는 다수의 돗트와 다수의 0이 있다. 0형 형태는 문자 E를 나타내는 반면 돗트수는 문자 E를 나타내기 위한 바탕을 제공하도록 파랑이나 노랑과 같은 색의 배경을 나타낸다. 제1a도와 같이 화면상에 나타난 정보는 제1A도에 도시된 비트맵메모리의 정보와 동일하다. 시스템이 수직상향스크롤모우드라고 가정하면 상향스크롤동작의 첫 번째 수직주사기간동안 정보는 제1b도에 도시된 바와 같이 화면위에 표시되는 반면 같은 수직주사기간동안 정보가 제1도 d에 도시된 바와같이 비트맵메모리에 재기록된다.

상향스크롤모우드에서 본 발명의 시스템은 비트맵메모리에 있는 정보가 화면에 표시되도록 독출됨과 더불어 그 정보는 일시저장수단으로 독출된 다음 지정되는 어드레스와는 다른 어드레스의 비트맵메모리에 재기록된다. 메모리의 다른 어드레스에 재기록하는 것과 같은 그런 데이터처리에 따라 스크롤처리가 시행되는 것이다. 스크롤은 리프레쉬사이클 사이의 사이클동안 발생한다. 제1b도에서 스크롤영역내에 있는 정보신호의 행은 양옆에 AAA가 있는 Y어드레스가 4인 행이다. 제1d도에서 처럼 스크롤사이클 동안 양옆에 AAA가 있가 있는 영역의 정보는 비트맵메모리에 재기록되지 않는다. 즉 스크롤영역의 최상위행은 스크롤사이클 동안 재기록되지 않기 때문에 사라지게 된다. 이러한 상향스크롤모우드에서 스크롤영역의 정보신호중 최상위행의 어드레스는 각 수직주사기간동안 1값 만큼씩 감소된다. 그 어드레스는 스크롤영역의 이동을 빠르게 하기 위해서 어떤 다른 값만큼씩 감소시킬 수도 있다. 제1b도에 도시된 어드레스 5에 있는 문자 E의 상위스트로크와 같은 정보신호는 첫 번째 수직주사기간동안 비트맵메모리의 새로운 어드레스(일예로 제1d도의 어드레스 4)에 재기록된다. 다음 수직주사기간동안 제1d도에 있는 정보가 화면에 표시되게 되는데, 즉 그 시간동안에 화면에는 제1c도에 도시된 바와같이 상향으로 이동된 영역이 표시되게 된다. 제1c도와 같은 화면표시에 있어서, AAA에 대응되는 스크롤영역은 제1a도에서와 같은 돗트행이 나타나지 않고 오히려 문자 E의 상위 스트로크가 양옆의 정보 AAA에 대응되게 표시된다. 따라서 화면에는 문자 E가 상향스크롤된 것처럼 보이게 된다.

또한 스크롤영역내의 어드레스 12에 위치해 있던 행에는 거기에 로드된 채움정보 F가 위치하게 된다. 그 채우정보는 색깔과 같은 배경정보로서 스크롤사이클동안 비트맵메모리로 공급되어 진다. 두 번째 수직주사기간 동안 제1d도의 정보배치는 변경되고, 변경된 정보는 제1f에 도시된 형태로 비트맵메모리에 재기록된다. 이때 AAA에 대응되 있는 정보는 제1b도의 어드레스 6에 있던 정보이다 .스크롤영역내에서 여러 가지 정보의 다른 행이 새로운 어드레스로 된다. JJJ와 KKK에 대응되어 있는 어드레스 11과 12에서 비트맵메모리의 화소는 스크롤사이클동안 그 어드레스에 공급된 채움정보 F로 로드되어 있다.

제1b도에 도시된 형태로부터 제1d도에 도시된 형태로 된 비트맵메모리의 배열변화는 첫 번째 수직주사기간 동안 발생된다. 그 첫 번째 주사기간동안 비트맵메모리가 변화되어질지라도 화면에는 제1a도에 도시된 바와같이 표시된다. 두 번째 주사기간동안 비트맵메모리가 제1f도에 도시된 바와같이 표시되도록 변화일 때 화면에는 제1c도에 도시된 바와같이 표시된다. 세 번째 수직주사기간동안 제1f도에 도시된 비트맵메모리의 형태가 변화되게 되지만 화면표시는 제1e도에 도시된 바와 같이 된다.

제1e도에서 스크롤영역내에의 AAA에 대응되는 정보는 스크롤영역내의 최고상위에 있는 문자 E의 두 번째 0행이 된다. 따라서 문자 E가 스크롤동작에 의해 다음행으로 상향이동되는 것을 볼 수 있다. 스크롤동작은 사용자가 원한다면 이와같은 상태로하여 문자 E가 완전히 사라질때까지 계속될 수도 있다. 이와같이 채움정보는 다른 데이터를 복사하는 것을 요구하는 대신으로 스크롤사이클동안 비트맵메모리에 기록되는 반면 시스템에는 다른 데이터를 복사하지 않도록 한다. 그 시스템이 다음 수지주사에 의해 데이터를 채우지 않으면 채움정보는 메모리가 클리어 된 상태로 밖에 나타내질 수 없다. 그 시스템은 추가이미지와 같은 새로운 데이터로 배경색을 재배치하는 능력을 제공할 수 있게 되는데, 이는 업데이트사이클동안 실행된다.

제2a도-제2f도는 하향스크롤시의 비트맵메모리와 화면표시와 상태를 나타낸다. 본 발명의 시스템에서는 하향스크롤동작시에 비트맵메모리내의 스크롤영역주위에 있는 정보를 상향으로 이동시키고 있다. 다시말해 하향스크롤동작에 있어서, 스크롤영역부에 있는 정보, 즉 정보 AAA(제2b도)는 첫 번째 수직주사기간동안 어드레스 4에서 어드레스 3으로 이동되게 되는데 이러한 동작은 스크롤영역 외부에 있는 매행의 정보를 복사하여 새로운 어드레스에다 재기록시켜 주게 되는 것이다. 이때 치크롤영역내에 있는 정보는 복사되거나 재기록되지 않는다. 한편 외부정보가 메모리에서 위로 이동될때에는 스크롤영역의 최상위 외부정보 세그먼트사이(왼쪽 AAA와 오른쪽 AAA사이)에 있던 화소위치에는 채움정보가 로딩되고, 또 스크롤영역의 아래에 있는 행의 화소가 직접 복사될 때 그들은 스크롤영역내의 최하위에 있는 화소를 재배하게 된다. 따라서 스크롤영역내의 최하위 행은 계속해서 사라지게 되고, 그에 따른 표시처리는 제2a, 2c, 2e도에 도시된 바와 같이 하향이동되는 스크롤영역의 예와 같게 된다.

또 전술한 동작이 더 이상의 고려없이 계속되었다면 많은 양의 여분이나 사용되지 않는 메모리가 상향으로 이동되는 외부정보를 위해 제공되어야 하는데, 이는 값이 비싸지게 되고 낭비를 초래하게 된다. 따라서 본 발명의 시스템은 일예로 소위 랩-어라운드배열과 같이 외부 정보를 위로 이동시키는 다른 수단을 제공하게 되는 것이다.

여기서 랩어라운드배열에 대해 설명하기 전에 Yoffset과 Ylimit에 대해 설명해 보면 스크롤영역을 포함하는 표시영역은 표시영역으로 할당된 한 블록의 메모리내에서 어떤 곳에서든지 표시가 시작될 수 있는데, 1블록의 메모리는 어드레스 0으로부터 제한된 경게 Ylimit까지를 모두 포함한다. 한편 시스템의 제어부에서 화면에다 표시시키고자 할 때는 표시영역이 시작되는 곳의 어드레스로부터 메모리의 어드레스가 시작되는데 그 시작어드레스는 Yoffset 어드레스라 부르며, 이는 표시영역의 0어드레스가 미리 결정된 행수만큼 메모리의 0어드레스로부터 오프셋되기 때문이다. 즉 표시영역이 메모리의 122행에서 시작되었다면 표시영역의 0행(첫번째 행)은 메모리의 122행이 될 것이고, 그 표시영역의 Yoffset 값은 122가 되게 되는 것이다. 여기서 시스템의 제어부는 표시영역에는 있는 행의 수를 알고 있어야 한다.

제2a도 내지 제2f도는 도시된 예에서는 14행(0행-13행)으로 되어 있는 것인데, 감소되거나 증가되는 표시행의 수는 스크롤상수 Ysc로 되고, 최대 스크롤상수(즉 Ysc)가 1이면 즉, 그 시스템이 각 수직주사기간동안 스크롤영역을 표면상 1행만큼 감소시키도록 동작하면 하나의 여분행이 메모리내에 랩어라운드를 하기 위해 요구된다. 또 최대 스크롤상수가 2이면 2개의 여분의 행이 필요하게 된다. 전술한 바에 따라 2a도 내지 제2f도에 도시된 표시영역을 할당해 주도록 15행의 메모리영역9즉 14행과 1여분행)이 요구됨에 따라 싯스템은 16행 이상은 사용하지 않게 되어 Ylimit 어드레스는 15가 된다. 즉 시스템이 메모리로부터 정보를 독출하다가 Yoffset으로부터 14행을 카운트했을 때, 그 수직주사기간동안 메모리로부터는 표시를 위한 아무런 정보도 독출되지 않는다. 제2도에서 메모리어드레스 15(16행)는 Ylimit이다. 여기서 Ylimit와 Yoffset은 랩어라운드처리를 하도록 제공되는 것이다.

비트맵메모리가 제2b도에 도시된 바와 같은 형태로 되어 있고, 시스템이 하향스크롤동작을 하고 있다고 가정한다면, 첫 번째 수직주사기간동안에 화면에는 제2a도에 도시된 바와 같이 표시되고, 비트맵메모리는 스크롤되어 제2d도에 도시된 바와 같은 형태로 재기록된다. 제2d도에서는 W가 제2b도의 여분의 행이었던 어드레스 14에 위치하게 되고, X행은 어드레스 0에 위치하게 된다. 또한 비트맵메모리가 첫 번째 수직주사기간동안 변화될 때 채움정보가 제2d도에 도시된 어드레스 3의 외부정보 AAA 사이에 첨가된다. 또 제2b도의 스크롤영역에 돗트가 존재했었던 어드레스 12에 L이 복사되어 문자 E의 하위 스트로크가 스크롤영역의 최하위 이미지행으로 된다.

L형은 각 수직주사기간동안 스크롤영역의 최하위행 바로 밑에 오게되는 외부정보행이다. 문자 E는 스크롤 영역에서 비트맵메모리의 위치가 변화되지 않지만 비트맵메모리가 Yoffset으로부터 표시됨에 따라 문자 E가 밑으로 이동되는 것과 같은 착각이 일어나게 되는바, 즉 제2b도의 어드레스 11에 있던 문자 E의 하위스트로크는 제2d도에서도 어드레스 11에 있게 되는 것이다.

두 번째 수직주사기간동안 시스템은 Yoffset인 어드레스 14에서부터 표시영역을 독출하기 시작하게 되는데, 이때 Ylimit는 15이기 때문에 시스템은 14행을 독출한 후 다음 어드레스를 어드레스 0으로부터 계속해서 독출하게 된다. 이러한 두 번째 수직주사기간동안 화면에는 제2c도와 같은 비트맵메모리내용을 포기하게 되지만 동시에 비트맵메모리는 제2f도에 도시된 배열로 변화된다. 제2f도에 있어서, W행은 어드레스 13에 있고, X행은 어드레스 14에 있으며, Y행은 어드레스 0에 있고, 12행에 여분의 행이 오게된다. 또한 두 번째 수직주사기간동안 어드레스 13이 Yoffset으로 되고, 채움정보가 어드레스 2에 첨가된다. 결국 문자 E는 아래로 사라지고, 그후 채움정보가 점차로 나타나게 된다.

상향과 하양스크롤을 달성하게 하는 회로가 제3도에 도시되어 있다. 이 회로를 설명하기 전에 수평스크롤시에 발생되는 것을 살펴보면, 수평스크롤시 즉 스크롤이 오른쪽에서 왼쪽으로 되는 동작에 있어서, 정보는 배럴쉬프트에 의해 1이나 2이상의 화소위치만큼 쉬프트되어 두 출력레지스터중 하나에 로딩된다.

데이터통로부는 왼쪽스크롤에서 1단어(전술한 실시예에서는 1단어당 128비트)가 쉬프트될 때 그 단어는 왼쪽 끝에 있던 비트를 잃게 되고, 오른쪽에는 잠시 비어있는 화소위치를 요구하게 되므로 두출력레지스터를 구비한다. 따라서 전에 정보가 존재했었던 메모리에는 그 정보가 화소위치로 재기록되지는 않는다. 한편 두 번째 레지스터는 다음 128비트를 받아들어 그를 쉬프시키기 위해 필요되는데, 첫 번째 단어에서 비어있는 화소위치는 채워지고, 그때 128비트는 첫 번째 단어의 이전위치에 있는 메모리의 위치에 재기록된다. 또 두 번째 단계에서는 물론이고 오른쪽 끝에는 비어있는 화소위치가 되고, 그 위치는 세 번째 단어를 받아들여 쉬프트시킴에 의해 채워지게 된다. 또한 계속되는 각각의 행의 배럴쉬프터로 전송될 때도 같은 방식으로 쉬프트된다. 따라서 제1b도의 화소의 열(19)가 첫 번째 수직주사기간동안 그 영역의 가장왼쪽으로 전송되고, 때문에 열(15)에 있던 돗트는 사라지게 되고 그와 동시에 채움정보는 열(20)에 첨가된다. 이러한 현상은 비트맵메모리자체에서 작성되기 때문에 계속되는 수직주사기간동안(화면이 순차적인 어드레스 동작에 따라 리프레쉬될 때) 문자 E는 왼쪽으로 이동되는 것으로 나타나고, 계속되는 수직주사에 따라 문자 E는 왼쪽으로 이동되어 사라지게 되는바, 결국 배경이나 채움정보가 스크롤영역을 통해 왼쪽으로 완전히 전송되어 배치된다. 왼쪽에서 오른쪽으로 하느 스크롤도 배럴쉬프터에서 정보를 반대방향으로 단지쉬프트시키는 차이이외의 유사한 동작으로 이루어진다는 것은 쉽게 이해할 수 있다.

제3도는 본 발명의 시스템에 대한 전체회로도를 나타내는 것으로, 제어부(21)는 두 부분으로 된 비트맵메모리(23) (25)에 연결되어 있다. 여기서 상기 비트맵메모리(23) (25)는 각부분이 1면의 메모리를 나타내기 때문에 두부분으로 되어 있는 것이다. 한편 시스템이 색깔과 명암을 제공하는 것이라면 그때는 물론 많은 메모리면이 사용되어지게 된다. 전술한 실시예에 있어서, 비트맵메모리는 후지쯔사의 칩번호가 MB 8281-12인 다이내믹 램을 사용하게 되는데, 공지기술에 따라 비트맵메모리는 순차적으로 어드레스되도록 배치되어 있기 때문에 각 비트맵메모리의 행은 적어도 매 2미리초마다 어드레스 지정된다. 제어부(21)는 명령버스(27)를 통해 CPU로부터 명령신호를 수신한다. 이 명령신호는 비트맵메모리에서 실행된다. CPU는 무엇을 표시할 것인지와 그에따라 비트맵어드레스에 선택되는 어드레스가 무엇인지를 결정하도록 프로그램된다.

비트맵메모리(23) (25)로부터의 정보신호는 양방향챈널(29) (31)을 통해 데이터통로부(33) (35)로 전송된다. 전술한 바와 같이 데이터통로부는 각각 2개의 출력레지스터와 하나의 FIFO 레지스터 및 하나의 배럴쉬프터로 구성되고, 그에 따라 정보는 FIFO 레지스터를 통하고, 배럴쉬프터를 통해서 두출력레지스터로 전송된다. 이때 리프레쉬사이클동안 스크롤여부에 관계없이 정보신호는 버스(55)의 실행신호와 선(37)의 명령신호에 어드레스지정되어 비트맵메모리로부터 FIFO와 더불어 비디오 출력 쉬프트레지스터(41)로 전송된다. 또 레지스터(41)에 있는 정보는 그로부터 화면에 표시되도록 쉬프트되는데, 이때 스크롤이 요구되면 그때 다음의 스크롤사이클동안 정보신호가 데이터 통로부로부터 챈널(29) (31)을 통해서 채널(37)로부터 오는 비트맵어드레스신호와 버스(550의 실행신호에 따라 선택된 비트맵메모리의 위치로 전송된다. 리프레쉬와 재기록(스크롤)을 위한 챈널(37)로 전송되는 어드레스신호는 제어부(21)에서 발생된다. 고주파발진부(39)에서는 클록신호가 공급되는데, 이 클록신호는 비디오 쉬프트레지스터(41)의 비디오신호출력을 쉬프트시키는데 사용되고, 데이터통로부(33) (35)를 동작시키는데 사용되며, 제어부(21)에서의 클록신호로 사용되고, 비트맵메모리장치(23) (25)를 제어하는데 사용된다. 이렇게 상기와 같은 클록신호로 클록발진부(39)로부터 제어부(21)와 데이터통신부(33) (35)에 동기신호가 공급되어 지게 되기 때문에 그에 의해 처리되는 데이터신호는 시스템내에 있는 다른회로동작과 동기화되게 된다. 이와같은 클록신호의 발생에 대해서는 잘 알려져 있기 때문에 더 이상의 상세한 설명은 생략한다.

제4도에 도시된 바와같이 클록발진부(39)는 각 수평주사기동안 다수의 신호사이클을 공급한다. 그 사이클내에 시스템은 선택되는 동작에 따라 화면의 리프레쉬와(리프레쉬사이클사이의 사이클동안)업데이트나 스크롤을 수행하게 된다.

제4도에는 1수평주사기간동안의 메모리사이클이 전술한 실시예에 있어서 약 15.4 마이크로초가 된다는 것으로 도시되어 있다. 또한 제4도에는 리프레쉬사이클(약 960나노초)과 그에 뒤따르는 업데이트사이클이 도시되어 있다. 예시도면에 업데이트사이클에는 리프레쉬사이클이 뒤따르고, 그 리플레쉬사이클에는 스크롤 또는 업데이트사이클이 뒤따르게 되어 128비트의 버스트를 독출하여, 128비트의 버스트를 기록해 주게 되므로써 그 시스템은 1수직주사기간동안에 비트맵메모리를 완전히 재기록하게 되는 것이다.

본 발명의 장점은 1수직주사기간동안에 비트맵메모리를 완전히 독출하게 하고, 도 스크롤이나 그같은 것을 완성하는데 필요한 모든 변화를 그 수직주사기간내에 만들어 내도록 하며, 그에 따라 그 시스템에서 표시될 메모리에 순차적으로 어드레스를 공급하여 1수지주사기간부의 다른 수지주사기간까지 같은 표시가 나타나지 않도록 하는데 있다.

또 본 발명의 시스템에는 2개의 다른 변수 Ymin·Ymax가 사용되는데, Ymin은 스크롤영역이 시작되는 곳에서의 Y어드레스이고, Ymax는 스크롤영역이 끝나는 어드레스보다 1높은 어드레스인바, 이들 Ymin 각 Ymax는 제5도에 있는 로직회로에서 사용된다.

제5도의 회로를 설명하기 전에 그 회로가 전술한 과정을 이루도록 하는 어떤 결정들에 대해 생각해 보면, 수직상향스크롤을 할 때 그 시스템은 스크롤영역의 두 번째행에 있는 것을 복사하여 스크롤영역내의 앞행어드레스에다 그것을 재기록하게 된다. 즉, 제1b도에서 문자 E의 맨윗줄은 어드레스 5이고, 그것은 스크롤영역의 두 번째행으로서, 그 윗줄이 복사되어 어드레스 4에 재기록하게 되는데(제1d도), 그 시스템은 또한 두 번째 행 다음의 스크롤영역에 있는 각행을 복사하여 다음의 행을 스크롤영역에 있는 이전 행어드레스에다 각각 재기록하게 된다. 시스템은 X좌표에는 있는 Ymax행부분에 대해서는 복사하지 않고 오히려 스크롤영역의 마지막 행에다 채움정보를 기록한다. 즉, 전술한 예에서 시스템은 L행을 복사하지 않고 1수직주사기간동안 어드레스12에 채움정보를 첨가한다. 따라서 주사가 Ymin+Ysc일 때 시스템은 비트맵메모리의 어드레스 5부터 정보를 취하여 그 정보를 어드레스 4에서부터 차례로 기록한다. 또한 주사가 Ymax일 때 시스템은 L행을 복사하지 않고 채움정보를 그 영역의 어드레스 12에다 공급한다. 마지막으로 주삭가 Ymax+Ysc일 때 시스템은 완전히 기록을 미치게 된다. 제5도에 도시된 회로의 상반은 비임의 위치와 Ymin, YYmax의 값 및 상향 또는 하양스크롤하는 동작에 따라 복사할 것인지와 재기록할 것인지를 결정한다.

제5도는 제어부(21)의 구체적인 회로블록도를 나타낸 것으로, Ymin와 Ymax 및 "1"로 표시되는 신호의 3신호가 선(60) (61) (62)를 각각 통해 멀티클렉서(59)에 입력된다. 신호(Ymin) (Ymax)는 CPU로부터 전송되어오는 것이고, "1"신호는 제어부(21)에 룸으로부터 공급되어 오는 것이다. 전술한 신호들은 선(63) (64) (65)을 통해 공급되는 타이밍신호에 의해 각각 멀티플렉서(59)를 통해 전송되게 된다. 만일 선(63)상에 신호가 인가되면 선(62)를 통해 공급되는 "1"신호가 멀티플렉서(59)를 통해 선(67)상으로 전송된다. 선(64)상에 신호가 존재하면 선(60)상의 Ymin신호가 멀티플렉서(59)를 통해 선(67)상으로 전송된다. 선(63)상의 신호는 또한 가감산신호로써 가감산기(69)에도 공급된다. 본 발명 실시예에 있어서, 가감산기(69)는 텍사스 인스트루먼트사에서 제조된 칩번호 74181과 같은 것이다. 선(71)상에 "1"의 신호가 나타나면 가감산기(69)는 가산동작되고, "0"의 신호가 나타나면 감산동작된다. 레지스터(73)는 선(72)를 통해 전송되는 가감산기(69)의 출력을 수신하게 되는데, 선(71)상의 "1"신호에 의해 인에이블된다. 각 수평주사기간동안에 레지스터(73)가 1만큼씩 증가된다. 그 "1"은 가감산기(69)에서 레지스터(73)의 합과 가산되게 되는데, 레지스터(73)의 합은 화면상에서 수직주사위치를 표시하게 된다.

제5도에 도시된 회로의 상반부 구성목적은 선(89) (91)상에 2개의 신호를 각각 공급하는 것이다. 상향스크롤시 그들 두 신호는 시스템에다 다음과 같은 사항을 알려준다. 즉 메모리로부터의 정보를 연결된 데이터통로부에 있는 출력레지스터에다 복사시키는 것을 시작할 때와 메모리로부터의 정보복사를 멈추고 연결된 데이터통로부의 출력레지스터로 채움데이터 복사를 시작할 때, 연겨된 데이터통로부의 출력레지스터로부터 메모리로 정보기록을 시작할 때 및 메모리에 정보기록을 정지할 때를 알려준다. 이것을 완성시키는 방법으로 주사위치를 계속해서 계산하는 것이다. 주사위치가 스크롤영역에 있을 때 시스템은 그것을 인식하게 된다.

제5도에서 보면 각 수평주사의 시작부분에서 0으로 리셋트되는 카운터(95)가 시스템에 구비되어 있다. 카운터(95)는 클록발생부(88)로부터의 클록신호에 의해 증가되는데, 그 클록발생부(88)는 수평주사기간동안 화소가 나타나게 되는데 속도와 같은 속도로 동작된다. 따라서 카운터(95)값은 주사범위 X위치를 나타낸다. 이 카운터(95)에는 비교기(94)가 연결된다.

스크롤영역의 왼쪽열인 Xmin의 값과 스크롤영역의 오른쪽열보다 하나 더 많은 열인 Xmax의 값은 CPU로부터 전송되어 비교기(94)에 저장된다. 카운터(95)가 Xmin값에 도달될 때 비교기(94)는 플립플롭이나 그밖의 랫치회로를 셋팅시키게 되는데, 그에 따라 비임의 X위치가 스크롤영역내에 있다는 것을 표시하는 신호를 계속해서 공급하게 된다. 또 카운터(5)가 Xmax에 도달하게 되면 플립플롭이 리셋트되어 시스템은 비임의 X위치가 스크롤영역의 밖에 있다는 것을 인식하게 된다. 이때 선(98)상의 신호는 비임의 스크롤영역의 밖에 있는가 안에 있는가를 나타나게 된다.

[표 1]

1…스크롤영역의 X경계내, 0…스크롤영약의 X경계외, DC…관계없음, S…스크롤, E…지움, UP…상향스크롤, DN…하향스크롤, N…음수, P/O…양수 또는 O, F…채움정보, D…데이터, WR…기록함, NWR…기록하지 않음.

표1은 제5도에 도시된 논리회로부(100)의 진리치표이다. 논리회로부(100)은 은 표1에 도시된 조건들을 만족하도록 결합된 다수의 게이트회로로 구성되어 있는데, 이는 데이터처리장치에서 잘 알려져 있는 것처럼 논리회로부(100)의 게이트들은 표1을 만족하는 여러 가지 형태로 결합될 수 있다. 간단히 말해서 표1은 논리회로부(100)의 상세한 출력상태를 나타내는 것이다. CPU는 시스템이 상향스크롤을 하고 있는지 하향스크롤을 하고 있는지, 또는 스크롤영역을 지울 것인지를 알고 있어서 그에 따른 적당한 동작신호를 선(92) (94)을 통해 논리회로부(100)에 전송시킨다. 표1에서는 상향스크롤동작시 스크롤모우드에서의 6가지 조건을 나타내고 있다. 즉 조건 1 내지 5에서는 선(98)상의 신호에 의해 비임의 X위치가 스크롤영역내에 있다는 것을 나타내고 있는데 조건 1에서 논리는 비임의 Y위치가 Ymin에 도달해 있지 않다는 것을 나타내고 있으므로 논리는 스크롤영역으로부터 복사하거나 재기록할 필요가 없다는 것을 나타낸다. 시스템이 상향, 하향 스크롤을 모두 처리하고 있기 때문에 논리가 복사할 필요가 없다는 것을 나타낸다. 또 조건 2에서는 논리회로부(100)를 비임의 Y위치가 0과 같거나 양수인 P보다 크도록 설정된다. 따라서 논리는 핀(89)상에 데이터가 복사된다는 것을 나타내는 신호를 공급한다.

그러나 제1b도와 제1d도를 보면 제1b도에 있는 어드레스 4의 돗트를 제1d도에 도시된 바와 같이 어드레스 3에다 기록시키지않는다는 것을 알 수 있다. 그러므로 표1의 조건 2에서는 복사된 것을 무엇이든 재기록시키지 않는다는 것을 핀(91)을 통해 출력시킨다. 한편 조건3에서는 논리회로부(100)를 비임의 Y위치가 0과 같거나 Ymin+Ysc인 P보다 크도록 설정한다. 이때 핀(89) (91)상의 신호는 각각 데이터를 복사하여 이를 재기록한다는 것을 나타낸다. 제1b도와 제1d도를 보면 문자 E의 윗선이 제1b도의 어드레스 5에 존재하다가 제1d도에서 보면 그선이 메모리의 어드레스 4에 복사되고 재기록 되었다는 것을 알 수 있다. 조건 4와 5에서도 전술한 바와 같이 그 결과 신호가 선(89) (91)상에 나타나게 된다. 조건 6에서 X 위치신호는 비임이 스크롤영역이 X 경계내에 없고 따라서 Ymin과 Ymin+Ysc의 조건에 상관하지 않는다는 것을 나타낸다. 즉 스크롤영역 밖에 있는 데이터는 상향스크롤 동작시 아무런 영향을 받지 않게 된다.

하향스크롤 동작에서도 표1에서는 조건 7 내지 12까지의 6가지 조건이 있다. 하향스크롤시 스크롤영역밖에 있는 데이터가 메모리내에서 이동되어 랩어라운드된다. 조건 12에서 논리는 X 위치신호로부터 비임이 스트롤영역의 X경계내에 있지 않도록 설정한다. 제2도에서 보면 조건 12는 비임이 처음 3열이나 마지막 3열에 있다는 것을 의미한다. 그러므로 표1에 나타낸 바와 같이 핀(89) (91)을 통해 데이터가 복사되고 재기록 된다는 것을 시스템에 알려준다. 조건 7에서는 논리회로부(100)를 랫치회로의 음의 조건과 X위치신호의 입력조건에 의해 비임이 스크롤영역의 X경계내에 있으면서 Ymin에는 도달되어 있지 않도록 설정한다. 즉 조건 7에서 비임은 4열 내지 10열에 있어서 제2b도와 같이 W, X, Y, Z를 주사한다. 그에 따라 시스템은 하향스크롤시 데이터를 복사하고 재기록하려 하는데, 핀(89) (91)을 통해 데이터가 복사되고 재기록 된다는 것을 나타낸 신호를 출력시킨다.

조건 8에서 표1은 비임이 Ymin+Ysc가 아닌 Ymin에 도달했다는 것을 나타내는 것으로 비임은 어드레스 4가 된다. 이때 핀(89) (91)을 통해서는 데이터가 복사되지 않고 전술한 바와 같이 채움정보가 복사되며 그 채움정보가 재기록된다는 것을 나타낸다. 조건 9에서는 논리회로부(100)를 비임이 적어도 스크롤영역의 두 번째 행에 있고, 그러므로 메모리에 있는 데이터가 아무런 영향을 받지 않도록 설정한다. 핀(89)에서 두 번째 행에서 데이터를 복수하지 않고 채움정보만을 복사하는 것을 나타내며, 핀(91)에서는 무엇이 복사되든 재기록하지 않는 것을 나타낸다. 전술한 동작은 조건 10에서 비임이 제2도의 어드레스 12인 Ymax로 될 때까지 각 수평주사기간동안 계속된다. 따라서 핀(89) (91)에서는 시스템에 데이터가 복사되어 재기록 된다는 신호가 출력된다. 즉 L행이 복사되어 어드레스 12에 재기록된다. 조건 11은 조건 10에서 설정된 동작의 계속을 나타낸다.

종종 특별한 표시영역을 지울필요가 있다. 본 발명의 시스템에서 삭제할 영역으로 선정된 비트맵메모리의 화소위치에다 채움정보를 기록하므로써 삭제동작을 실현하게 하였다. 그 채움정보신호는 제6도 도시된 램(150)으로부터 제공된다. 본 발명의 시스템이 선(92) (94)을 통해 CPU로부터 공급되는 신호에 따라 삭제동작을 실행하도록 표1의 조건 2A와 3A를 만족시킨다. 조건 2A와 3A에서 채움정보신호가 항상 복사되도록 핀(89)을 통해 신호를 출력 하므로 시스템이 삭제모우드일 때 채움정보신호가 그 영역의 모든 위치에 기록되게 된다.

스크롤랫치(87) (93)는 각각 제5도에 도시된 바와 같이 Ymin와 Ymax를 나타낸다. Ymin 값이 처음에 선(60)을 통해 CPU로부터 공급된 다음 레지스터(73)에 있는 합으로부터 감산하는 가감산기(69)로 멀티플렉서(59)를 통해 전송된다. 비임의 위치는 0, 1, 2등으로 각각 증가되는 데, 제2도의 예를 보면 Ymin은 4위치에 있고, 그러므로 레지스터(73)의 값이 4일 때 선(72)을 통해 공급보다는 신호인 감산결과는 0이 된다. 0신호는 양의 신호로 인식된다. 따라서 양의 신호가 Ymin 스크롤랫치(87)와 Ymax 스크롤랫치(93)양쪽에 전송하게 된다. 그러나 선(60)상의 Ymin신호는 선(64)상의 클록신호를 따라 멀티플렉서(59)를 통해 전송되며, 같은 클록신호가 선(96)을 통해 Ymin 스크롤랫치(87)만을 수신동작시키도록 공급하게 됨에 따라 양의 값은 가감산기(69)로부터 선(75)을 따라 Ymin 스크롤랫치(87)로 전송되어 거기에 저장되게 된다. 표1에서 알 수 있는 바와 같이 랫치회로(87)에 있는 양의 표시신호는 조건2를 충족시키기 위한 요건중의 하나가 된다. 비임위치가 선(60)상의 Ymin과 같은 값이 되었을 때 0 신호가 가감산기(69)로부터 선(72)으로 출력된다. 그 0신호는 감산기(76)로 전송되어 거기서 Ysc로부터 감산동작을 한다. Ysc는 레지스터로부터 선(78)을 통해 감산기(76)로 전송된다. 전술한 바와같이 제1, 2도에 도시된 예에서는 Ysc=1로 가정하였지만 실제로 Ysc는 다른 값일 수도 있다. 여기서는 계속해서 Ysc=1이라고 가정하여 설명한다.

감산기(76)에서 Ysc는 가감산기(69)의 출력신호와 감산동작된다. 일예로 차이가 -1이면 음의 표시신호가 랫치(82)에 저장된다. 만일 비임이 Ymin+Ysc에 도달되지 않았다면 Ymax에도 도달되지 않은 것이므로 랫치(90) (93)는 둘다 음의 값으로 된다. 표1에서 보면 랫치(87)가 양일 때 다른 랫치들은 부로 된다는 것을 조건 2에서 알수 있다. 여기서 비임위치가 Ymin+1이 될 때에는 그 1이 감산기(76)에 공급되어 그 출력은 0이 되고, 이렇게 Ysc의 감산이 감산기(76)에서 0이나 양의 신호를 제공하면 Ymin+Ysc 랫치(82)에는 양의 신호가 저장된다. 따라서 표1의 조건 3을 구할 수 있게 되는 것이다.

제1b도 및 제1d도를 보면 스크롤영역내의 어드레스 5에 있는 정보가 선(89) (91)상의 신호에 따라 실제로 복사되어 어드레스 4에 재기록된다는 것을 알 수 있는데, 여기서 어드레스 4는 선(37)상의 신호에 의해 공급된다. 시스템은 각 수직주사기간동안 Ymin, Ymax, Ymin+Ysc 및 Ymax+Ysc의 값에 따라 비임의 위치를 설정하게 되는데, 논리회로부(100)에서는 선(89) (91)을 통해 적절한 신호를 공급하고 있다.

또 레지스터(73)에서 나타내는 비임위치가 Ymax 즉 어드레스 13위치에 도달했을 때 선(61)을 통해 공급된 Ymax 값은 감산기(690에 의해 레지스터(73)의 합으로부터 선(85)상에 전송되는 신호에서 감산된다. 그때 선(72)상에는 0이 출력되어 Ymax 스크롤랫치(93)에 전송된다. Ymax 스크롤랫치(93)는 선(84)상의 클록신호에 의해 0값이나 양의 값을 받아들인다. 표 1에서 설정된 바와 같이 Ymax 스크롤랫치(93)에 있는 양의 신호는 조건 4를 만족시킨다. 선(72)상의 0신호는 또한 감산기(76)로 전송되어서 Ymax+Ysc랫치(90)에 신호를 공급하는 선(86)상의 음의 신호를 공급하도록 1에서 감산된다. 랫치(90)에 있는 음의 신호는 표1의 조건 4를 만족시킨다. 따라서 핀(89) (91)의 신호는 시스템에다 채움정보를 복사하여 재기록하도록 알려주게 된다. 제1도에 도시된 바와같이 Ymzx와 X경계내에 있는 L행이 스크롤영역으로 복사되지도 재기록되지도 않는 반면에 채움정보가 제1d도이 어드레스 12에 재기록된다. 전술한 동작은 선(89) (91)상의 신호에 의해 이루어진다. 비임의 위치가 1만큼 Ymax를 초과했을 때 다음 수평주사기간동안 감산기(76)에는 "1"의 값이 입력되고, 그 감산기(76)에서 Ysc가 감산되어 선(86)상에는 "0"이 출력된다. 선(86)상의 "0"신호는 선(84)상의 클록신호에 따라 Ymax+Ysc 랫치(90)에 공급되어 저장된다. 전술한 다른 부호신호와 함께 스크롤랫치(90)에 양의 값을 저장함에 따라 표1의 조건 5를 만족시키게 되고, 이에 따라 기록이나 재기록동작이 정지되었다는 것을 시스템에 알려주게 된다.

이상에서 제5도의 상반부에 있는 회로를 설명했는데, 이는 특히 상향스크롤에 따른 선(89) (91)상의 신호에 대한 적용을 설명한 것이다. 시스템이 제2도에 관련하여 설명한 바와 같이 하향스크롤동작을 할 때, Ymin, Ymax 및 Ysc를 포함한 시험동작은 전술한 바와 같지만 선(89) (91)상의 신호적용은 다르다. 즉 하향스크롤시에는 제2도에 관련하여 설명한 바와 같이 스크롤영역의 외부에 있는 데이터가 상향으로 이동되어 랩어라운드되므로 시스템은 그 외부데이터를 복사하여 재기록한다. 주사가 스크롤영역의 Ymin의 도달될 때 스크롤영역으로부터 데이터복사는 끝내져야 한다. 왜냐하면 메모리의 스크롤영역에 있던 데이터가 제자리에 남도록 제호출되기 때문이다. 그러므로 시스템은 채움정보를 기록하도록 한다.

따라서 표1의 조건 8에서와 같이 논리회로부(100)에서는 시스템에다 복사하지 말고 채움정보를 기록하라는 것을 알려 주게 된다. 제2b도와 제2d도에서 보면 주사가 Ymin나 어드레스 4에 있을 때(표 1의 조건 8)제2d도의 어드레스 4에 있는 돗트는 제2d도의 어드레스 4에 남겨진다.(즉 데이터가 복사되지 않는다) 그러나 외부데이터가 제2b도의 어드레스 4에서 제2d도의 어드레스 3으로 이동될 때 메모리에 있는 양쪽 AAA 사이의 위치에는 채움정보가 채워진다.(즉 채움정보가 복사되지 않고 기록된다) 1수평주사 후(표1의 조건 9) 선(89) (91)상의 신호는 시스템에 재기록동작을 멈추도록 알려준다.(즉 채움정보가 기록되지 않는다)그후 각 수평주사기간동안 주사가 스크롤영역에 있는 한 시스템은 Ymin과 Ymax에 대하여 그 주사를 검사하고, Ymax에 도달되지 않는 한 시스템은 스크롤영역에 재기록하지 않는다. 따라서 다른 데이터가 복사되지 않도록 한다. 한편 주사가 Ymax에 도달했을 때(표1의 조건 10) 핀(89) (91)상의 신호는 시스템에다 데이터를 복사하기 시작하여 재기록 하도록 알려준다. 주사가 메모리의 어드레스 13에 도달했을 때 시스템은 L행 전체를 복사하게 한다. 왜냐하면 표시영역의 X경계 사이에 있는 L행이 제2b도에서 정의된 바와 같이 스크롤영역의 최하위 행을 포함하고 있는 제2d도의 어드레스 12에 재기록되어야 하기 때문이다. 제5도와 하향스크롤에 대하여 좀더 살펴보면, 주사가 1수평주사만큼씩 증가되어 Ymax+Ysc 위치에 도달될 때(표1의 조건 11)요구되는 새로운 동작은 없고, 따라서 하향스크롤시에는 Ymax+Ysc 경계는 사용되지 않는다.

하향스크롤시에는 시스템이 랩어라운드 동작을 하기 때문에 시스템은 비트맵메모리에 있는 형태와는 다른 이미지를 표시장치에다 표시하기 위해서 사용되는 리프레쉬어드레스어와 스크롤어드레스를 결정하도록 Yoffset와 Ylimit에 대한 주사 위치를 계속적으로 검사한다. 제5도에 도시된 회로의 하반부는 그 검사를 수행하여 그 어드레스를 발생시키도록 제어부에 구성된다.

표2는 레지스터(105)의 값이 Ysc와 Ylimit 사이의 관계를 나타내는데, 제5도의 하반부회로는 리프레쉬어드레스 Ar과 스크롤어드레스 As를 공급하도록 작용한다. 리프레쉬어드레스는 데이터가 화면에 리프레스되도록 독출되는 메모리의 어드레스이다. 스크롤어드레스는 데이터나 채움정보가 스크롤기간이나 엎데이트 기간동안 전송되는 메모리의 어드레스이다.

[표 2]

시스템이 주직주사를 시작할 때 Yoffset 값은 CPU로부터 선(101)을 통해 멀티플렉서(107)로 전송되고, 또한 가감산기(109)를 통해 레지스터(105)로 전송된다. 각 수평주사기간동안 '1"값이 CPU로부터 선(113)을 통해 멀티플렉서(115)에 전송되고 이어 가감산기(109)에 전송된다. 어드레스 레지스터(105)의 값 REG는 가감산기(109)에서 "1"값에 가산되므로 레지스터(105)의 값 REG는 각 수평주사와 더불어 계속 증가된다.

제5도의 하반부회로는 리프레스위어드레스 Ar를 설정한다. 이 회로는 2검사시간에 동작하는 데, 이들 2검사는 각 수평주사기간동안 발생된다. 첫 번째 검사기간동안 수직주사가 시작될 때 Yoffset 값이 레지스터(105)에 입력된다. Yoffset 값이 레지스터(105)에 로딩되면 이때 멀티플렉서(127)를 통하여 감산기(129)에 Yoffset 값이 전송된다. 선(132)을 통해 공급되는 Ysc 값은 감산기(129)에서 Yoffset 값으로부터 감산되고, 그 부호신호는 REG-Ysc 랫치(135)로 전송된다. 그 부호신호는 스크롤어드레스 As를 설정하는데 제공된다. 이러한 동작은 첫 번째 검사기간을 형성한다.

첫 번째 수직주사가 시작될 때 전송된 Yoffset은 두 번째 검사동작동안 Ylimit로부터 가감산기(109)에 의해 감산되고, 그 부호값은 가감산기(109)로부터 REG-Ylimit 랫치(131)로 전송된다. 여기서 부호가 음이면 레지스터(105)로부터 선(123)을 통해 전송되는 신호값이 멀티플렉서(121)를 통과하게 되는데, 리프레쉬 어드레스 Ar를 나타내는 이러한 신호들이 선(117)을 통해 출력된다. 또한 두 번째 검사기간에 REG-Ylimit 값은 멀티플렉서(127)를 통해 감산기(129)에 전송된다. 감산기(129)에서 값 Ysc는 값 REG-Ylimit로부터 감산되고, 그 부호신호가 전송되는 REG-(Ylimit=Ysc)랫치(137)에 저장된다.

논리회로부(138)는 랫치(135) (137)에 저장된 부호신호에 따라 선(137) (140)상에 신호를 공급한다. 표2에서 보면 랫치(131)가 음일 때 REG값이 리프레쉬어드레스 Ar로 되고, 랫치(131)가 양(또는 양으로 취급되는 0값)일 때 가감산기(109)로부터의 값이 리프레쉬어드레스 Ar로 된다. 또한 랫치(135)가 양(또는 0)이고 랫치(137)가 음일 때 스크롤어드레스 As는 값 REG-Ysc가 될 것이다.(조건 3) 랫치(135) (137)가 모두 음이면(조건 4), 스크롤어드레스는 REG-Ysc=Ylimit가 되고, 랫치(135) (137)가 모두 양이면(조건 5), 스크롤어드레스 As는 REG-Ysc-Ylimit가 된다.

표3은 랫치(135) (137)에 있는 부호신호에 따라 논리회로(138)에 의해 발생되는 신호를 나타낸다.

[표 3]

가감산기(109)와 감산기(129)는 본 발명의 실시예에 있어서 모두 텍사스 인스트루먼트사에서 제조된 집적회로 번호 74181을 사용한다. 이러한 연산장치는 모두 소개되어 있다. 논리회로부(138)는 표2와 표3을 만족하는 다수의 게이트로 구성되어 있으며, 이는 여러 가지 배열로써 이루어질 수 있다.

이하 제5도의 하반부 회로동작에 의거 제2b도를 설명한다. 제2b도에서 Yoffset은 "0"이다. 수직주사가 시작될 때 "0"의 값이 레지스터(105)에 기록되고, 동시에 감산기(129)에서 Ysc(=1)로부터 감사된다. 따라서 음의 부호신호가 랫치(135)에 전송된다. 두 번째 검사에서 "0"의 값이 레지스터(105)로부터 클록신호에 의해 선(106)상으로 출력되어 멀티플렉서(107)를 통해 가감산기(109)로 전송된다. 그와 동시에 Ylimit값이 가감산기(109)에 공급된다. 제2b도에 있는 Ylimit 값은 15이다. 값 15는 가감산기(109)에서 "0"으로부터 감산되고, 음의 값이 선(111)을 통해 랫치(131)에 공급되어 거기에 저장된다. 다시 표 2에서 보면 랫치(131)에 있는 음의 신호에 의해 멀티플렉서(121)는 레지스터(105)로부터의 신호값을 출력시킨다. 이때 레지스터(105)에 있는 값 REG는 "0'이므로 리프레쉬어드레스 Ar는 "0"으로 된다. 제2b도와 제2a도에서 보면 표시영역의 0위치에 있는 W행이 메모리의 0어드레스로부터 온다는 것을 알 수 있다.

두 번째 검사에서 -15값이 멀티플렉서(127)를 통해 감산기(129)로 전송된다. 감산기(129)에서 Ysc 값 1이 감산되기 때문에 감산기(1290로부터의 -16값은 랫치(137)에 음의 신호를 공급한다. 그러므로 2개의 음의 신호가 논리회로부(138)에 공급된다. 표2에서 보면 2음의 신호는 조건 4를 만족시키고, 그 조건에 따라 가감산기(109)는 가산동작을 하며, 멀티플렉서(127)는 가감산기(109)로부터의 결과치를 출력하게 된다. 따라서 레지스터(105)에 있는 "0"과 같은 REG 값이 15인 Ylimit값에 가산되게 된다.

한편 15값을 나타내는 신호는 멀티플렉서(127)를 통해 감산기(129)로 전송되어서 1값(Ysc)이 15에서 감산된 다음 14와 같은 신호를 선(119)를 통해 출력시킨다. 그러므로 스크롤어드레스 As는 14가 된다. 제2d도에서보면 행이 어드레스 14에 재기록 되어있는 것을 알 수 있다.

메모리가 제2d도와 같이 배열된 상태에서 두 번째 수직주사가 시작되면 처음에 14값(Yoffset)이 전술한 바와 같이 레지스터(105)에 로딩된다. 이와 동시에 값 14가 감산기(129)에 전송되어 1의 값(Ysc)이 감산되므로써 그 차인 값+13이 남게된다. 이 양의 신호가 랫치(135)에 전송되어 거기에 저장된다. 두 번째 검사동안 레지스터(105)로부터의 값 14은 Ylimit 감산되어 그 차신호인 -1의 값이 가감산기(109)로부터 출력된다. 그 음의 신호가 랫치(131)로 전송되는 반면 값 -1은 감산기(129)에 전송된다. 감산기(129)에서 값 1(Ysc)이 -1에서 감산되어 그 결과치가 -2로 되고, 따라서 음의 신호가 랫치(137)에 공급된다. 표2에서 보면 랫치(131)에 있는 부의 값에 의해 레지스터(1050에 있던 값 REG가 선(117)로 출력되는 것을 알 수 있다. 따라서 리프레쉬어드레스 Ar은 14가 된다. 또한 표2로부터 랫치(135)가 양이고, 랫치(137)가 음이면 조건 3을 만족시킨다는 것을 알 수 있다. 표2에서 보면 조건 3에서 가감산기(109)는 감산동작하고, 멀티플렉서(127)은 선(106)상의 신호를 출력시킨다는 것을 알 수 있다. 선(106)상의 신호는 레지스터(105)로부터의 값 REG=14를 나타내고, 그 값 14는 감산기(129)에 전송된다. 감산기(129)에서 Ysc=1이 값 14로부터 감산되어 13으로 남게 된다. 13으로 된 신호는 스크롤어드레스 As로써 선(119)상에 출력된다. 제2f도에서 보면 그것은 두 번째 수직주사기간동안의 메모리 배열을 나타내고 있는데, W행이 어드레스 13에 재기록되어 있는 것을 알 수 있다. 또한 제2C도에서 표시영역의 0위치가 메모리의 어드레스 14로부터 리프레쉬되고 있는 그것은 선(117)상의 신호에 의한 것이다.

지금까지는 표2의 조건 1, 3, 4에 대해서 설명했는데, 조건 2에서와 같이 메모리의 주사가 제2d도의 어드레스 16에 있다고 가정한다면, 이 상태는 2개의; 수평주사가 증가되어 있는 상태이고 그러므로 레지스터(105)에는 16이 저장되어 있는 상태이다. 첫 번째 검사동안 값 16은 멀티플렉서(107)를 통해 가감산기(109)로 전송되고, 그후 멀티플렉서(127)를 통해 가감산기(129)로 전송된다. 감산기(129)에서 16의 값은 1로 되어 랫치(135)에 양의 신호를 공급한다. 두 번째 검사동안 Ylimit가 가감산기(109)에 전송되므로 값 15가 16에서 감산되어 +1을 출력시키게 된다. 그 양의 신호는 랫치(1310에 전송된다. 표2에서 보면 랫치(131)에 있는 양의 신호는 조건 2를 만족시키게 되고, 시스템은 가감산기(109)로부터 REG-Ylimit 값을 출력시킨다. 상기 예에서 출력신호 +1이므로 제2d도에서의 리프레쉬어드레스 Ar는 1이 된다. 어드레스 16에서는 Yoffset으로부터 두 번의 주사가 있었기 때문에 제2c도에 표시된 바와 같이 Yoffset으로부터 두 번째 수평주사에 대한 리프레쉬어드레스를 표시하게 되는 것이다. 그래서 Y행에 표시되는데, 이는 전술한 예에서 선(117)상에 그 리프레쉬어드레스를 출력시키므로써 이루어지게 되는 것이다.

두 번째 검사동안 전술한 가감산기(109)의 출력인 +1은 감산기(129)에 전송된다. Ysc값인 1 11로부터 감산되므로 "0" 값 또는 양의 부호신호가 랫치(137)에 전송된다. 표2에서 보면 랫치(135) (137)에 있는 양의 신호는 조건 5를 만족시켜주게 되고, 그 조건에 가감산기(109)는 감산동작을 하며 멀티플렉서(127)는 가감산기(109)로 부터의 출력신호를 통과시키게 된다. 이러한 조건하에서 Ylimit가 레지스터(105)로부터 감산되면 가감산기(109)로부터는 +1이 출력되게 되는데, 이 +1은 감산기(129)로 전송되고, 이 신호에서 Ysc의 값 1이 감산되어 선(119)상에 "0"값을 출력시킨다.

제2f도에서 보면 그것은 두 번째 수직주사동안 메모리의 배열상태를 나타내는 것인데, 외부로부터 선(119)상의 "0"스크롤어드레스에 따라 메모리의 0어드레스에 Y행이 재기록 된다는 것을 알 수 있다.

제6도는 데이터통로부의 회로를 도시한 것으로서, 데이터통로부는 리프레쉬사이클 동안 메모리로부터의 신호를 표시화면에다 공급하고, 선택적으로 메모리에서 메모리로 다시 돌려보낸다. 신호는 비트맵메모리 인터페이스(151)로부터 입력 FIFO(153)로 출력되어 쉬르트레지스터(41)에 공급되는데 이 신호는 쉬프트레지스터(41)에서 쉬프트되어 표시장치(155)에 표시되도록 출력된다. 여기서 표시장치(155)는 데이터통로부에 설치되는 것이 아니라 설명을 하기 위해서 제6도에다 도시해 놓은 것이다. 메모리로부터의 신호가 레지스터(41)에 전송될 때 그 신호는 또한 선(157)을 통하여 배럴쉬프터(159)에 전송된다. 만일 시스템이 수평스크롤모우드가 아니면 신호는 배럴쉬프터(159)에 의해 쉬프트도지 않고 통과한다. 또 배럴쉬프터(159)에 있는 신호는 2개의 출력 FIFO(161) (163)으로 전송된다. 전송된 신호는 타이밍신호 t₁과 t₂에 따라 FIFO(161) (163)로 번갈아 수신된다. 이렇게 출력 FIFO(161) (163)으로부터 출력된 신호는 멀티플렉서(165)로 전송된다. 멀티플렉서(165)의 세 번째 입력은 램(150)으로부터 공급되는데, 여기서 램(150)은 채움정보가 요구될 때 채움정보신호를 공급하게 되며, 이 채움정보신호는 명령실행버스(55)로부터 오는 선(152)상의 제어신호에 따라 공급된다. 또 멀티플렉서(165)는 선(166)상의 제어신호에 의해 제어되는데, 이 제어신호는 명령실행버스(55)로부터 공급되며, 각 시간에 신호는 메모리로부터 독출되어 출력FIFO(161) (163)에 로딩된다. 그러나 시스템이 메모리의 새로운 어드레스에 신호를 재기록할 때 신호가 단지 그 출력FOFO(161) (163)로부터 독출된다.

한편 새로운 정보가 업데이터 기간동안 첨가될 것이라면 새로운 정보는 선(154)을 통해 램(150)에 전송된다. 따라서 데이터통로부는 메모리로 향하는 데이터의 흐름을 제어하는 반면, 제어부는 어드레스정보와 메모리에 정보신호를 재기록하는 것과 관련된 명령실행정보를 공급하게 된다.

상기한 바와 같이 본 발명의 시스템은 스크롤과 랩어라운드, 지움 등을 위한 독특한 기술과 상기한 바를 실현 하는 독특한 하드웨어 장치를 제공하게 된다.

Claims (14)

1. 제1셋트의 화소정보를 저장하기 위해 n행과 m행으로 배열된 제1군의 기억요소와 제2셋트의 화소정보를 저장하기 위해 상기 제1군의 기억요소에 포함되지 않는 다수의 기억요소에 행, 열로 배열된 제2군의 기억요소를 포함하여 적어도 N행과 M행으로 배열된 다수의 화소정보 기억요소를 갖는 비트맵메모리로 구성되어서 중앙처리장치로부터의 제어신호와 어드레스신호에 따라 영상표시장치의 스크롤영역에 있는 제1셋트의 화소정보와 상기 영상표시장치의 스크롤영역밖에 인접되어 있는 제2셋트의 화소정보를 표시하는 영상표시장치에 있어서, 중앙처리장치와 비트맵메모리(23) (25) 사이에 연결되는 제어부(21)와, 상기 비트맵메모리(23) (25)와 제어부(21)에 연결된 데이터통로부(33) (35) 및 상기 데이터통로부(33) (35)와 영상표시장치에 연결된 쉬프트레지스터(41)로 구성되고, 상기 제어부(21)는 화소정보를 영상표시장치에 출력시키는 비트맵메모리(23) (25)의 행어드레스에 따라서, 또한 동작모우드와 스크롤방향을 각각 나타내는 중앙처리장치로부터 수신된 제1, 제2제어신호에 따라서 상기 데이터통로부(33) (35)가 상기 비트맵메모리(23) (25)로부터 출력되는 화소정보를 복사할 것인지 채움정보를 복사할 것인지를 제어하는 제1제어신호와 데이터통로부(33) (35)가 복사된 정보를 비트맵메모리(23) (25)에 기록할 것인지의 여부를 제어하는 제2제어신호를 출력시키도록 된 것을 특징으로 하는 영상 표시제어장치.
2. 제1항에 있어서, 제어부(21)는 상향스크롤을 나타내는 중앙처리장치로부터의 제1제어신호에 따라서 영상표시장치로 출력됨과 더불어 제1군의 기억요소중 예정된 행으로부터 데이터통로부(33) (35)에 의해 복사되는 화소정보가 제1군의 기억요소중 다음 상위행에 재기되도록 비트맵메모리(23) (25)에 어드레스신호를 출력하는 것을 특징으로 하는 영상표시 제어장치.
3. 제1항에 있어서, 제어부(21)는 하향스크롤을 나타내는 중앙처리장치로부터의 제1제어신호에 따라서 영상표시장치로 출력됨과 더불어 제2군의 기억요소중 예정된 행으로부터 데이터통로부(33) (35)에 의해 복사되는 화소정보가 제2군의 기억요소중 다음 상위행에 재기록되도록 비트맵메모리(23) (25)에 어드레스신호를 출력하는 것을 특징으로 하는 영상표시 제어장치.
4. 제1항에 있어서, 제어부(21)는 상향스크롤을 나타내는 중앙처리장치로부터의 제1제어신호에 따라서 데이터통로부(33) (35)에 의해 발생되어 비트맵메모리(23) (25)에 기록되는 채움정보가 제1군의 기억요소중 최하위행에 기록되도록 비트맵메모리에 어드레스신호를 출력하는 것을 특징으로 하는 영상표시 제어장치.
5. 제1항에 있어서, 제어부(21)는 하향스크롤을 나타내는 중앙처리장치로부터의 제1제어신호에 따라서 데이터통로부(33) (35)에 의해 발생되어 비트맵메모리(23) (25)에 기록되는 채움정보가 제1군의 기억요소중 최상위행에 인접되어 있는 제2군의 기억요소에 기록되도록 비트맵메모리(23) (25)에 어드레스신호를 출력하는 것을 특징으로 하는 영상표시 제어장치.
6. 제1항에 있어서, 비트맵메모리(23) (25)는 그에 연결된 인터페이스(151)를 구비하고 있고, 데이터통로부(33) (35)는 비트맵메모리 인터페이스(151)로부터 출력되는 화소정보신호를 수신하도록 연결됨과 더불어 화소정보신호를 쉬프트레지스터(41)로 출력시키도록 연결된 입력 FIFO레지스터(153)와, 상기 입력FIFO레지스터(153)로부터 출력되는 화소정보신호를 수신하도록 연결된 배럴쉬프터(159), 상기 배럴쉬프터(159)에 의해 쉬프트된 화소정보를 번갈아 수신하도록 연결된 제1, 제2출력레지스터(161) (163), 제어부(21)에 의한 제1제어신호에 따라 채움정보를 출력시키는 램(150) 및 제1, 제2출력레지스터(161) (163)로부터 출력되는 화소정보 신호와 램(150)으로부터 출력되는 채움정보신호를 수신하도록 연결됨과 더불어 비트맵메모리 인터페이스(151)에 신호를 출력시키도록 연결되어 제어부(21)에 의한 제2제어신호에 따라 화소정보신호나 채움정보신호를 비트맵메모리 인터페이스(151)에 출력하는 멀티플렉서(165)로 구성된 것을 특징으로 하는 영상표시 제어장치.
7. 제1항에 있어서, 제어부(21)가 리프레쉬사이클동안 비트맵메모리(23) (25)에 리프레쉬어드레스신호를 출력함에 따라 비트맵메모리(23) (25)가 저장된 화소정보를 나타내는 신호를 영상표시장치(155)에 출력하도록 된 것을 특징으로 하는 영상표시 제어장치.
8. 제1항에 있어서, 영상표시장치(155)는 수평주사기간동안 화소행을 따라 움직이되 1수직주사기간동안 각 화소행을 따라 움직이는 전자비임을 만들어내고, 제어부(21)는 다수의 기억요소가 1수직주사기간동안 재기록되도록 데이터통로부(33) (35)를 제어하는 것을 특징으로 하는 영상표시 제어장치.
9. 제1항에 있어서, 고주파발진부(39)가 제어부(210와 데이터통로부(33) (35), 비트맵메모리(23) (25) 및 쉬프트레지스터(41)에 연결된 것을 특징으로 하는 영상표시 제어장치.
10. 제1항에 있어서, 영상표시장치(155)는 수평주사기간동안 화소행을 따라 움직이는 전자비임을 만들어 내고, 고주파발진부(39)는 리프레쉬와 스크롤사이클에 번갈아 대응하는 기간으로 각 수평주사기간을 나누는 클록신호를 출력시키며, 제어부(21)는 비트맵메모리(23) (25)가 각 리프레쉬사이클동안 저장된 정보를 나타내는 신호를 출력하고 데이터통로부(33) (35)가 각 스크롤사이클동안 기록되는 정보를 나타내는 신호를 입력시키도록 제어신호를 출력하는 것을 특징으로 하는 영상표시 제어장치.
11. 제1항에 있어서, 비트맵메모리(23) (25)는 화소정보를 저장하기 위한 N행의 기억요소에 더하여 제2군의 기억요소중 적어도 1행만큼 제1군의 기억요소에서 분리된 아무런 화소정보도 저장되지 않은 여분의 기억요소행을 가지고 있는 것을 특징으로 하는 영상표시 제어장치.
12. 제1항에 있어서, 제어부(21)는, 하향스크롤을 나타내는 중앙처리장치로부터의 제1제어신호에 따라서 비트맵메모리(23) (25)는 최상위행으로부터 영상표시장치(155)로 출력되고 데이터통로부(33) (35)에 의해 복사되는 화소정보가 상기 화소정보가 존재하는 다른 모든 행 밑의 비트맵메모리(23) (25)의 행에 재기록되도록 비트맵메모리(23) (25)에 어드레스신호를 출력하는 것을 특징으로하는 영상표시 제어장치.
13. 제1항에 있어서, 제어부(21)는 비트맵메모리(23) (25) 내에서 제1군의 기억요소중 제1행의 어드레스(Ymin)와 제1군의 기억요소중 마지막행 다음의 어드레스(Ymax) 및 단위값 "1"이 3개의 타이밍신호에 따라 각각 입력되는 멀티플렉서(59)와, 입력일단이 상기 멀티플렉서(59)에 연결된 가감산기(69), 상기 가감산기(69)의 출력신호를 영상표시장치(155)의 화면상에 주사되는 전자비임의 수직위치를 나타내는 신호로써 수신하여 상기 가감산기(69)의 다른 입력단에 출력하도록 연결된 레지스터(73), 영상표시장치(155)의 전자비임에 의해 화소가 수평적으로 주사되는 비율로 카운트되어 전자비임의 수평위치를 나타내는 카운터(95), 상기 카운터(95)의 출력으로부터 제1군 기억요소의 최초와 마지막열(Xmin) (Xmax)을 비교하여 전자비임이 상기 제1군 기억요소내에 존재하는 것을 나타내는 신호를 출력하는 비교기(94), 중앙처리장치로부터 출력되는 제1, 제2제어신호와 독출되는 비트맵메모리(23) (25)의 행열에 의해 표시되는 전자비임 위치에 따라 제1, 제2제어신호를 출력하는 논리회로부(100) 및 스크롤표시에 대응되는 행의 수를 나타내는 신호(Ysc)와 상기 가감산기(69)의 출력으로부터 스크롤 증가값을 감산하는 감산기(36)로 구성된 것을 특징으로 하는 영상표시 제어장치.
14. 제13항에 있어서, 제어부(21)는 화소정보를 리프레쉬신호의 형태로 영상표시장치(155)에 출력하도록 비트맵메모리(23) (25)의 주사위치를 나타내는 리프레쉬어드레스를 저장하는 레지스터(105)와 정보가 기록될 비트맵메모리(23) (25)의 위치를 나타내는 스크롤어드레스를 출력하는 가산기(29)를 구비하여 구성된 것을 특징으로 하는 영상표시 제어장치.

Images