JP2954980B2 - 情報表示装置 - Google Patents
情報表示装置Info
- Publication number
- JP2954980B2 JP2954980B2 JP2135083A JP13508390A JP2954980B2 JP 2954980 B2 JP2954980 B2 JP 2954980B2 JP 2135083 A JP2135083 A JP 2135083A JP 13508390 A JP13508390 A JP 13508390A JP 2954980 B2 JP2954980 B2 JP 2954980B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- reveal
- data
- information
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字多重放送や文字図形情報ネットワーク
に用いられ、文字や図形情報を表示する情報表示装置に
関するものである。
に用いられ、文字や図形情報を表示する情報表示装置に
関するものである。
従来の文字多重放送等の文字や図形情報を表示する情
報表示装置には、元々表示される部分を隠すコンシール
機能を有するものがある。コンシール機能とは、ドット
パターン情報が保持されたビデオメモリの中に、コンシ
ール条件が設定された表示区域を設定しておき、コンシ
ール解除（以下リビールという）要求が行なわれるま
で、コンシール条件設定領域内のドットパターン情報を
表示しないように制御する機能をいう。例えば、クイズ
番組等であらかじめ答えの部分をコンシール処理してお
き、その後利用者がリビールキーを操作することでリビ
ール処理を行い、答えを見るという利用方法である。
報表示装置には、元々表示される部分を隠すコンシール
機能を有するものがある。コンシール機能とは、ドット
パターン情報が保持されたビデオメモリの中に、コンシ
ール条件が設定された表示区域を設定しておき、コンシ
ール解除（以下リビールという）要求が行なわれるま
で、コンシール条件設定領域内のドットパターン情報を
表示しないように制御する機能をいう。例えば、クイズ
番組等であらかじめ答えの部分をコンシール処理してお
き、その後利用者がリビールキーを操作することでリビ
ール処理を行い、答えを見るという利用方法である。
第２図はこのような表示装置の一例を示すブロック図
である。表示装置は、図示のようにマイクロコンピュー
タから成る制御部１を有しており、制御部１のバスライ
ンには、制御部１を動作させるプログラムが保持された
ROM2,文字フォントを有するキュラクタジェネレータ3,
ワーク用のRAM4及びインターフェース（I/F）５が接続
されている。又表示装置には、インターフェイス５を介
して供給された表示データが書込まれるビデオRAM（VRA
M）６と、表示制御を行う表示制御部７、VRAM6から読出
されたデータを表示用映像信号として合成する表示合成
部８が設けられている。表示合成部８は表示制御部７か
らの制御信号によりVRAM6から読出されたデータを表示
用映像信号として合成し、その映像信号をディスプレイ
９に出力している。ここでコンシール情報はRAM4に保持
され、VRAM6からのデータ読出し時に同時にコンシール
情報が表示合成部８に読出される。
である。表示装置は、図示のようにマイクロコンピュー
タから成る制御部１を有しており、制御部１のバスライ
ンには、制御部１を動作させるプログラムが保持された
ROM2,文字フォントを有するキュラクタジェネレータ3,
ワーク用のRAM4及びインターフェース（I/F）５が接続
されている。又表示装置には、インターフェイス５を介
して供給された表示データが書込まれるビデオRAM（VRA
M）６と、表示制御を行う表示制御部７、VRAM6から読出
されたデータを表示用映像信号として合成する表示合成
部８が設けられている。表示合成部８は表示制御部７か
らの制御信号によりVRAM6から読出されたデータを表示
用映像信号として合成し、その映像信号をディスプレイ
９に出力している。ここでコンシール情報はRAM4に保持
され、VRAM6からのデータ読出し時に同時にコンシール
情報が表示合成部８に読出される。
第３図は表示合成部８の詳細なブロック図を示すもの
である。本図において、データラッチ部10はVRAM6から
読出された画像データYDとコンシールデータCONを順次
取込んで保持するものである。パラレルシリアル（P/
S）変換部11はデータラッチ部10かの８ビットのドット
パターンデータYDをドットクロック信号DCL1のタイミン
グによって並直変換し、シリアル信号として出力してい
る。又P/S変換部12はデータラッチ部10からのコンシー
ルデータCONをドットクロック信号DCL1を1/4に分周した
クロックDCL2のタイミングによって並直変換するもので
ある。インバータ13はP/S変換部12の出力を反転するこ
とにより、コンシール時には“0"、リビール時には“1"
の論理信号をアンド回路14に出力する。アンド回路14は
この信号とP/S変換部11のシリアル出力の論理積信号を
表示用の映像信号としてディスプレイ９に出力する。こ
うすればコンシールデータに基づいて画面の任意の領域
をコンシールすることができる。通常、画面のコンシー
ルは第４図（ａ）に示すように縦12,横８のドット構成
で構成された文字について４×４ドット数に対して１領
域の割合で設定され、第４図（ｂ）に示すように文字単
位で画面をコンシールするようにしている。
である。本図において、データラッチ部10はVRAM6から
読出された画像データYDとコンシールデータCONを順次
取込んで保持するものである。パラレルシリアル（P/
S）変換部11はデータラッチ部10かの８ビットのドット
パターンデータYDをドットクロック信号DCL1のタイミン
グによって並直変換し、シリアル信号として出力してい
る。又P/S変換部12はデータラッチ部10からのコンシー
ルデータCONをドットクロック信号DCL1を1/4に分周した
クロックDCL2のタイミングによって並直変換するもので
ある。インバータ13はP/S変換部12の出力を反転するこ
とにより、コンシール時には“0"、リビール時には“1"
の論理信号をアンド回路14に出力する。アンド回路14は
この信号とP/S変換部11のシリアル出力の論理積信号を
表示用の映像信号としてディスプレイ９に出力する。こ
うすればコンシールデータに基づいて画面の任意の領域
をコンシールすることができる。通常、画面のコンシー
ルは第４図（ａ）に示すように縦12,横８のドット構成
で構成された文字について４×４ドット数に対して１領
域の割合で設定され、第４図（ｂ）に示すように文字単
位で画面をコンシールするようにしている。
しかるにこのような従来の表示装置では、第５図に示
すように、１つの表示画面上の複数の画面を表示する場
合には、ヘッダ部及びテキスト部を夫々４分割して使用
している。そして画面I,IIをコンシールしておき、画面
Ｉのみをリビールしたい場合には、VRAM6のアドレスを
管理して画面Ｉに該当する部分のコンシール領域のデー
タを変更する必要がある。そのためソフトウェアの処理
に負担がかかり処理時間が長くなるという欠点があっ
た。
すように、１つの表示画面上の複数の画面を表示する場
合には、ヘッダ部及びテキスト部を夫々４分割して使用
している。そして画面I,IIをコンシールしておき、画面
Ｉのみをリビールしたい場合には、VRAM6のアドレスを
管理して画面Ｉに該当する部分のコンシール領域のデー
タを変更する必要がある。そのためソフトウェアの処理
に負担がかかり処理時間が長くなるという欠点があっ
た。
又リビールした後、キー操作によって再び画面Ｉのみ
をコンシールしようとすれば、VRAM以外のメモリに４画
面の夫々のコンシール情報を記憶しておく必要がある。
従ってメモリの使用量が多くなるため、このような処理
を行えないという欠点があった。
をコンシールしようとすれば、VRAM以外のメモリに４画
面の夫々のコンシール情報を記憶しておく必要がある。
従ってメモリの使用量が多くなるため、このような処理
を行えないという欠点があった。
本発明はこのような従来の表示装置の問題点に鑑みて
なされたものであって、コンシール処理を分割した画面
単位で制御できるようにして文字多重放送をはじめとし
た文字図形情報装置のソフトウェアの負担を少なくでき
る情報表示装置を提供することを目的とする。
なされたものであって、コンシール処理を分割した画面
単位で制御できるようにして文字多重放送をはじめとし
た文字図形情報装置のソフトウェアの負担を少なくでき
る情報表示装置を提供することを目的とする。
本発明は表示データを保持するビデオメモリと、ビデ
オメモリから表示データを順次読出す表示制御部と、文
字単位で表示を禁止するコンシール情報を保持するメモ
リと、与えられた表示データを表示する表示部と、ビデ
オメモリから読出された表示データ及びコンシール情報
をシリアル信号に変換し、コンシール情報に基づいて表
示データを断続しつつ出力する表示合成部とは具備する
情報表示装置であって、表示合成部は、表示画面を複数
の領域に分割し該分割された各画面のリビール情報を保
持するリビールレジスタを含み、読出されたビデオメモ
リの画像に同期して該リビールレジスタの対応する画面
に基づいたリビール信号を出力するリビール信号出力部
を有するものであり、リビール信号の出力時に表示デー
タをそのまま出力するようにしたことを特徴とするもの
である。
オメモリから表示データを順次読出す表示制御部と、文
字単位で表示を禁止するコンシール情報を保持するメモ
リと、与えられた表示データを表示する表示部と、ビデ
オメモリから読出された表示データ及びコンシール情報
をシリアル信号に変換し、コンシール情報に基づいて表
示データを断続しつつ出力する表示合成部とは具備する
情報表示装置であって、表示合成部は、表示画面を複数
の領域に分割し該分割された各画面のリビール情報を保
持するリビールレジスタを含み、読出されたビデオメモ
リの画像に同期して該リビールレジスタの対応する画面
に基づいたリビール信号を出力するリビール信号出力部
を有するものであり、リビール信号の出力時に表示デー
タをそのまま出力するようにしたことを特徴とするもの
である。
このような特徴を有する本発明によれば、リビールレ
ジスタに分割された画面の任意のリビール情報を書込ん
でおくことにより、その画面の表示データが読出された
ときにはコンシールの有無にかかわらず表示合成部を介
してビデオメモリから読出された信号がそのまま表示部
によって表示される。そしてリビールレジスタのデータ
を変化させることによりコンシールを解除し又再びコン
シール状態とすることができる。
ジスタに分割された画面の任意のリビール情報を書込ん
でおくことにより、その画面の表示データが読出された
ときにはコンシールの有無にかかわらず表示合成部を介
してビデオメモリから読出された信号がそのまま表示部
によって表示される。そしてリビールレジスタのデータ
を変化させることによりコンシールを解除し又再びコン
シール状態とすることができる。
本発明の表示装置の一実施例について第１図及び第２
図を参照しつつ説明する。本実施例においては第２図を
用いて説明した従来の表示装置と基本的な構成は同一で
あり、制御部１にROM2,キャラクタジェネレータ3,RAM4,
インターフェース５が接続される。又バスラインには表
示制御部７と前述した表示合成部８と異なる表示構成部
21が接続される。表示合成部21はVRAM6から読出された
データを表示用映像信号として合成し、映像信号をディ
スプレイ９に与えることは前述した従来例と同様であ
る。
図を参照しつつ説明する。本実施例においては第２図を
用いて説明した従来の表示装置と基本的な構成は同一で
あり、制御部１にROM2,キャラクタジェネレータ3,RAM4,
インターフェース５が接続される。又バスラインには表
示制御部７と前述した表示合成部８と異なる表示構成部
21が接続される。表示合成部21はVRAM6から読出された
データを表示用映像信号として合成し、映像信号をディ
スプレイ９に与えることは前述した従来例と同様であ
る。
表示合成部21は第１図に示すように、VRAM6からのデ
ータを保持するデータラッチ部10及びその出力のうちド
ットデータYD及びコンシールデータCONを夫々シリアル
信号に変換するP/S変換部11,12を有している。P/S変換
部11は、読出されたVRAM6のドットパターンデータをシ
リアル信号としてアンド回路14を介してディスプレイ９
に与えることは前述した従来例と同様である。又P/S変
換部12はDCL1の1/4の周波数で読出されたドットデータY
Dに対応するコンシールデータCONをシリアル信号に変換
し、インバータ13に与えることも前述した従来例と同様
である。
ータを保持するデータラッチ部10及びその出力のうちド
ットデータYD及びコンシールデータCONを夫々シリアル
信号に変換するP/S変換部11,12を有している。P/S変換
部11は、読出されたVRAM6のドットパターンデータをシ
リアル信号としてアンド回路14を介してディスプレイ９
に与えることは前述した従来例と同様である。又P/S変
換部12はDCL1の1/4の周波数で読出されたドットデータY
Dに対応するコンシールデータCONをシリアル信号に変換
し、インバータ13に与えることも前述した従来例と同様
である。
さて本実施例では、画面を分割した分割単位のリビー
ル情報を保持するリビールレジスタ22が設けられる。リ
ビールレジスタ22は分割された１画面について１ビット
の情報を有するものであり、コンシール設定された画面
単位に強制的にリビールを設定したり、又はコンシール
を再設定するためのデータを保持するものである。又表
示制御部７より水平及び垂直の同期信号が象限指定信号
発生部23に与えられる。象限指定信号発生部23は画面の
どの位置がVRAM6のメモリ領域の読出されている部分か
を指定するものであり、その信号はセレクタ24に出力さ
れる。セレクタ24はリビールレジスタ22と象限指定信号
発生部23の各出力により分割された画面に対応してリビ
ール又はコンシールの信号をオア回路25に出力する。オ
ア回路25はインバータ13の出力及びセレクタ24の出力の
論理和によってコンシール信号をアンド回路14に出力す
る。ここでリビールレジスタ22,象限指定信号発生部23
及びセレクタ24は、ビデオメモリより読出される表示デ
ータに同期してリビールレジスタの対応する画面のリビ
ール信号を出力するリビール信号出力部26を構成してい
る。
ル情報を保持するリビールレジスタ22が設けられる。リ
ビールレジスタ22は分割された１画面について１ビット
の情報を有するものであり、コンシール設定された画面
単位に強制的にリビールを設定したり、又はコンシール
を再設定するためのデータを保持するものである。又表
示制御部７より水平及び垂直の同期信号が象限指定信号
発生部23に与えられる。象限指定信号発生部23は画面の
どの位置がVRAM6のメモリ領域の読出されている部分か
を指定するものであり、その信号はセレクタ24に出力さ
れる。セレクタ24はリビールレジスタ22と象限指定信号
発生部23の各出力により分割された画面に対応してリビ
ール又はコンシールの信号をオア回路25に出力する。オ
ア回路25はインバータ13の出力及びセレクタ24の出力の
論理和によってコンシール信号をアンド回路14に出力す
る。ここでリビールレジスタ22,象限指定信号発生部23
及びセレクタ24は、ビデオメモリより読出される表示デ
ータに同期してリビールレジスタの対応する画面のリビ
ール信号を出力するリビール信号出力部26を構成してい
る。
次に本実施例による情報表示装置の動作について説明
する。データの表示時にVRAM6より読出されたデータは
データラッチ部10に一旦保持され、P/S変換部11によっ
てパラレル信号がシリアル信号に変換されると共に、そ
のときのコンシール情報CONがP/S変換部12によって同時
に変換され、インバータ13,オア回路25を介してアンド
回路14に加わる。従って前述した従来例と同様に所定の
単位、例えば４×４ドットの単位で文字を任意にコンシ
ールすることができる。さて第６図に示すように画面を
あらかじめＩ〜IVに４分割しておき、そのうちの任意の
画面、例えば画面Ｉをリビール設定する場合には、制御
部１よりリビールレジスタ22に画面Ｉのリビール情報を
書込んでおく。そうすれば表示制御部７の同期信号に基
づいて画面ＩのVRAMデータが読出され画面Ｉが表示され
ているときに象限指定信号発生部23よりＨレベルが出力
され、セレクタ24によってリビールレジスタ22のリビー
ルを示すＨの信号が出力される。この信号は画面Ｉ内の
領域がコンシールされているか否かにかかわらずオア回
路25を介してアンド回路14に出力され、ドットパターン
データがアンド回路14を介してディスプレイ９に供給さ
れ表示される。このようにリビールレジスタ22に分割さ
れた画面毎にリビール情報を書込み、画面単位で設定す
ることによって画面単位でリビールを行うことができ
る。又リビールを解除し元のコンシール状態とする場合
にも、リビールレジスタ22の設定を書換えるだけで分割
された画面単位で再びコンシール状態とすることができ
る。
する。データの表示時にVRAM6より読出されたデータは
データラッチ部10に一旦保持され、P/S変換部11によっ
てパラレル信号がシリアル信号に変換されると共に、そ
のときのコンシール情報CONがP/S変換部12によって同時
に変換され、インバータ13,オア回路25を介してアンド
回路14に加わる。従って前述した従来例と同様に所定の
単位、例えば４×４ドットの単位で文字を任意にコンシ
ールすることができる。さて第６図に示すように画面を
あらかじめＩ〜IVに４分割しておき、そのうちの任意の
画面、例えば画面Ｉをリビール設定する場合には、制御
部１よりリビールレジスタ22に画面Ｉのリビール情報を
書込んでおく。そうすれば表示制御部７の同期信号に基
づいて画面ＩのVRAMデータが読出され画面Ｉが表示され
ているときに象限指定信号発生部23よりＨレベルが出力
され、セレクタ24によってリビールレジスタ22のリビー
ルを示すＨの信号が出力される。この信号は画面Ｉ内の
領域がコンシールされているか否かにかかわらずオア回
路25を介してアンド回路14に出力され、ドットパターン
データがアンド回路14を介してディスプレイ９に供給さ
れ表示される。このようにリビールレジスタ22に分割さ
れた画面毎にリビール情報を書込み、画面単位で設定す
ることによって画面単位でリビールを行うことができ
る。又リビールを解除し元のコンシール状態とする場合
にも、リビールレジスタ22の設定を書換えるだけで分割
された画面単位で再びコンシール状態とすることができ
る。
本発明によれば、分割された各画面単位毎にコンシー
ルを解除し、又はコンシールの再設定を行うことができ
る。従ってビデオメモリの夫々のコンシール領域にコン
シール又はリビールを設定する必要がなく、ソフトウェ
アの処理を大幅に軽減することができるという効果が得
られる。
ルを解除し、又はコンシールの再設定を行うことができ
る。従ってビデオメモリの夫々のコンシール領域にコン
シール又はリビールを設定する必要がなく、ソフトウェ
アの処理を大幅に軽減することができるという効果が得
られる。
第１図は本発明の一実施例における情報表示装置の表示
合成部を示すブロック図、第２図は情報表示装置の概略
を示すブロック図、第３図は従来の表示合成部を示すブ
ロック図、第４図は文字単位にコンシールする場合の表
示例を示す表示図、第５図は表示装置の多画面表示の一
例を示す表示図である。 10……データラッチ部、11,12……P/S変換部、13……イ
ンバータ、14……アンド回路、21……表示合成部、22…
…リビールレジスタ、23……象限指定信号発生部、24…
…セレクタ、25……オア回路、26……リビール信号出力
部。
合成部を示すブロック図、第２図は情報表示装置の概略
を示すブロック図、第３図は従来の表示合成部を示すブ
ロック図、第４図は文字単位にコンシールする場合の表
示例を示す表示図、第５図は表示装置の多画面表示の一
例を示す表示図である。 10……データラッチ部、11,12……P/S変換部、13……イ
ンバータ、14……アンド回路、21……表示合成部、22…
…リビールレジスタ、23……象限指定信号発生部、24…
…セレクタ、25……オア回路、26……リビール信号出力
部。
Claims (1)
- 【請求項１】表示データを保持するビデオメモリと、 前記ビデオメモリから表示データを順次読出す表示制御
部と、 文字単位で表示を禁止するコンシール情報を保持するメ
モリと、 与えられた表示データを表示する表示部と、 前記ビデオメモリから読出された表示データ及びコンシ
ール情報をシリアル信号に変換し、コンシール情報に基
づいて表示データを断続しつつ出力する表示合成部とを
具備する情報表示装置において、 前記表示合成部は、表示画面を複数の領域に分割し該分
割された各画面のリビール情報を保持するリビールレジ
スタを含み、読出された前記ビデオメモリの画像に同期
して該リビールレジスタの対応する画面に基づいたリビ
ール信号を出力するリビール信号出力部を有するもので
あり、リビール信号の出力時に表示データをそのまま出
力するようにしたことを特徴とする情報表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135083A JP2954980B2 (ja) | 1990-05-23 | 1990-05-23 | 情報表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2135083A JP2954980B2 (ja) | 1990-05-23 | 1990-05-23 | 情報表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0427996A JPH0427996A (ja) | 1992-01-30 |
| JP2954980B2 true JP2954980B2 (ja) | 1999-09-27 |
Family
ID=15143439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2135083A Expired - Fee Related JP2954980B2 (ja) | 1990-05-23 | 1990-05-23 | 情報表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2954980B2 (ja) |
-
1990
- 1990-05-23 JP JP2135083A patent/JP2954980B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0427996A (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62127888A (ja) | ビデオ表示制御回路 | |
| JPS638488B2 (ja) | ||
| JP2954980B2 (ja) | 情報表示装置 | |
| JPH03225393A (ja) | テキスト表示装置 | |
| JP2624234B2 (ja) | 表示装置 | |
| JP2757641B2 (ja) | カラー画像処理装置 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JP2591064B2 (ja) | 文字多重放送受信装置 | |
| Matherat | A chip for low-cost raster-scan graphic display | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JP2668464B2 (ja) | 画像合成装置におけるカーソル表示制御方式 | |
| JP2995902B2 (ja) | 映像表示制御回路 | |
| JPS62192794A (ja) | 画像合成表示装置 | |
| JPS60229094A (ja) | 表示装置 | |
| JPH0695274B2 (ja) | カ−ソル制御装置 | |
| JPS60189785A (ja) | 数値制御装置 | |
| JPH0764538A (ja) | 表示装置 | |
| JPH05323280A (ja) | 表示制御方式 | |
| JPS58123582A (ja) | カ−ソル発生装置 | |
| JPH0654428B2 (ja) | ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式 | |
| JPS61179489A (ja) | デイスプレイ装置 | |
| JPS6383792A (ja) | カ−ソル表示制御装置 | |
| JPH04109778A (ja) | テレテキストシステムのメモリ制御装置 | |
| JPS6365153B2 (ja) | ||
| JPS645310B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |