JPS59845B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明は表示装置に係り、特に、仮想大画面を１台のＣ
ＲＴ上で移動させながら表示するに好適な表示装置に関
する。

近年、電力系統のスケルトン表示の例に見られるように
１台の表示装置の表示容量をはるかに越える大画面表示
の要求が高まつている。

このような大画面の要求に対して従来は表示装置を増す
ことによつてこれを解決していた。つまり大画面の表示
に必要な数だけ表示装置を備え、この複数個の表示装置
で実質的な大画面を構成し、種々の表示を行なつていた
のである。しかしこの種の大画面表示装置では、大画面
表示に表示装置が多数必要でありそれから生ずる欠点が
数多く存在する。

例えば単体自体高価な表示装置を多数備えた従来装置に
おいてはその全体装置は非常に高価、大形となり実用的
な面から大きくはずれている。また多数の表示装置相互
間の操作は非常に複雑になりオペレータの負担は増すば
かりである。本発明の目的は上記従来技術の欠点をなく
し、大画面表示を簡単、安価に実現する表示装置を提供
するにある。

本発明は要するに表示したい大画面を仮想大画面として
記憶し、オペレータの指示により１台の表示画面上に上
記仮想大画面を移動表示させるものである。

つまり本発明では表示装置１画面分以上の画面データを
記憶する仮想大画面メモリを計算機の外部に設け、まず
上記仮想大画面メモリのうち表示すべき１画面分の表示
データの切出点（スタートアドレス）を指定し、このス
タートアドレスを基準として１画面分の表示に必要なア
ドレスを順次数え、これらのアドレスにより必要なデー
タを前記仮想大画面メモリの中から選び出し１行毎に順
次画面に表示するものである。また前記切出点の指定は
外部（オペレータ）からの制御信号によつて変えられ、
この制御信号を変化させることにより前記仮想大画面の
移動表示を行なうものである。上記のように本発明は仮
想大画面メモリを計算機の外部に設けたものであるが、
他方計算機の内部に仮想大画面メモリを設け本発明と同
様に仮想画面の移動表示を行なうことが考えられる。

すなわぢ計算機側に仮想大画面を記憶するフアイルメモ
リを備え、仮想大画面の移動を指示する移動量と移動方
向を周期的に読取り、それに応じた新しい表示データを
フアイルメモリから読出して表示装置のリフレツシユメ
モリに書込むことにより仮想大画面の移動表示を行なう
ものである。しかし上記のようにすると計算機のサポー
トなしでは移動表示ができないため、計算機自体にかか
る負担が激増すること、また仮想大画面データは画面移
動毎に上記フアイルメモリから読み出すため応答が遅く
なりスムーズな移動が行なえないこと、さらに計算機と
上記フアイルメモリの負荷状態によつて応答が変動する
ため、高負荷時には移動命令信号に画面移動が追随でき
なくなること等の問題が生ずる。本発明ではこのような
問題も十分考慮してあることを付言しておく。以下、図
面に従つて本発明の実施例を説明する。

第３図の実施例では第２図に示すようなＣＲＴ４画面分
の仮想大画面について説明する。第３図において仮想大
画面メモリ１０は第２図の仮想大画面の各プロツクＭ。
−Ｍ３に対応して４つのメモリプロツク１０−０〜１０
−３で構成されている。メモリデータレジスタ１５は仮
想大画面メモリ１０がアクセスされたとき読出しデータ
がセツトされる。２０および２５はそれぞれ、偶数行、
奇数行データの表示を交互に実行するための行バツフア
メモリである。

この行バツフアメモリ２０，２５はリサーキユレイト可
能なシフトレジスタでＬＤ入カカげＬ″レベルの時８リ
サーキユレイビモードになり、ＬＤ入カカげＨ゛レベル
のとき“ロード１モードになつて動作する。いま信号線
１７５が゛Ｈ゛レベルで信号線１７６が”ｏ゛レベルト
すると、偶数行バツフアメモリ２０は８リサーキユレイ
トモード゛であり、内部に記憶されている１行分の表示
データがＣＲＴのラスタ走査に従つて１文字毎に順次シ
フトアウトされ、データセレクタ３０を経て文字発生器
３５をアクセスして文字パターンを読出し、シリアルな
ビデオ信号に変換してＣＲＴ４Ｏ上に順次表示される。
バツフアメモリ２０，２５は表示モードのとき１本のラ
スタ上でデータが一巡するようにシフトパルスＳＰ２が
与えられ、ラスタ毎の文字パターンが読み出されてＣＲ
Ｔ４Ｏに完全な文字の表示が行われる。一方、このとき
シフトレジスタ２５は６ロード”モードになつていて、
転送制御回路１７０の働きにより、次の行の奇数行表示
データ１行分が仮想大画面メモリ１０から読出されて記
憶される。そして、１行分の表示が終了するとタイミン
グ制御回路１６０からの信号１６４によりデータセレク
タ３０が切換えられ、バツフアメモリ２５の内容の表示
に移り、バツフアメモリ２０には次の行の偶数行のデー
タが読み出されて記憶される。以上の動作を交互にくり
返す事によつて１画面の完全な表示が行われる。７０，
７５は第２図に示すように仮想大画面１０からＣＲＴｌ
画面分のデータを切り出して表示するための画面切出し
用Ｘスタートアドレスカウンタ（ＳＸ）、Ｙスタートア
ドレスカウンタ（ＳＹ）で、それぞれ、仮想大画面のＸ
アドレス、Ｙアドレスを示している。

いま、ＣＲＴの表示容量をｍ列、ｔ行とするとき、ＳＸ
，ＳＹを基準としてｔ行、ｍ列の表示データが仮想大画
面メモリ１０から読出されて表示される。ＳＸ，ＳＹは
トラツクボール１５０を動かすことによりその内容が変
化する。すなわち、トラツクボール１５０を手のひらで
動かすとＸ，Ｙ方向の移動量に比例した電圧Ｖｘ，Ｖｙ
が出力され、制御回路１５５によつてトラツクボールの
動き（移動量と移動方向）がＸ方向のカウントパルス１
５６、Ｙ方向のカウントパルス１５７に変換されて、そ
れぞれＳＸ，ＳＹに供給され、カウンタＳＸ，ＳＹの内
容を変化させる。なお、ＳＸ，ＳＹはフレームの途中で
変化すると正常な画面切出しができなくなるため、トラ
ツクボール制御回路１５５は垂直帰線時間に出力を出す
ように垂直周期信号（ＶＳ）１６２によつて制御される
。９０はＳＸ７Ｏを基準として１列分ｍ個のデータを読
出すためのＸアドレスカウンタＲＸｌ９５はＳＹ７５を
基準としてｔ行分のデータを読出すためのＹアドレスカ
ウンタＲＹである。

ＲＸには各行の先頭で行開始信号１６３によつてＳＸの
内容がセツトされ、１文字読出す毎にクロツク信号１７
１によつてカウントアツプされ、ｍ個のデータを読出す
とカウンタＲＹをカウントアツプする。カウンタＲＹに
はＶＳ信号１６２により、垂直帰線時間内にカウンタＳ
Ｙの内容がセツトされる。１０５，１１０はデータセレ
クタであり、セレクト端子ＳｂピＨ″レベルのときはＢ
入力が、１゛レベルの時はＡ入力のデータが出力される
。

Ｓ入力には信号線１７５，１７６のオア信号が接続され
ており、行バツフアメモリ２０，２５が６ロード゛モー
ドのときのみカウンタ９０，９５の出力がセレクトされ
て出力される。Ｘ，Ｙプロツク検出器１２０，１３０の
働きはカウンタＲＸ，ＲＹの出力で示される仮想大画面
アドレスから、仮想大画面メモリ１０のメモリプロツク
の検出を行うものであり、アドレス変換回路１４０は仮
想大画面アドレスをメモリプロツクの物理的アドレスに
変換するものである。

すなわちデータセレクタ１０５，１１０の出力である仮
想大画面のＸ，ＹアドレスをそれぞれＸＡ，ＹＡとする
と次式が成立する。ＸＡ／ｍ＝Ｂｘ＋Ａｘ ＹＡ／ｔ＝Ｂｙ＋Ａｙ ここで、Ｂｘはメモリプロツクｘアドレス（０，１，２
，・・・・・・）、Ｂｙはメモリプロツクｙアドレス（
０，１，２，・・・・・・）、Ａｘはプロツク内ｘアド
レス（０，１，２，・・・・・・，ｍ−１）、Ａｙはプ
ロツク内ｙアドレス（０，１，２，・・・・・・，ｔ−
１）であり、この関係でメモリプロツクが決定され、Ｂ
ｘ，Ｂｙがデコーダ１４５でデコードされてＥ。

〜Ｅ３のメモリイネーブル信号として１０−０〜１０−
３のメモリプロツクに接続される。またプロツク内の物
理的メモリアドレスはＡＤＤＲ＝ｍ−Ａｙ＋Ａｘ の関係を満たすように決定され、各メモリプロツクに共
通に供給される。

１７０は仮想大画面メモリ１０から表示用行バツフアメ
モリにデータを読出すための転送制御回路で、タイミン
グ制御回路１６０からタイミング信号を貫つて行単位の
表示データの読出しを制御する。

第４図は表示動作のタイムチヤートである。

第４図において偶数行バツフアメモリ２０は転送制御回
路１７０からの信号線１７６によつて６ロード”状態に
入ると共に、上記転送制御回路１７０は仮想大画面メモ
リ１０にメモリアタセス信号１７２をｍ回出力し、かつ
信号線１７１によつて１回毎にアドレスカウンタ９０，
９５の読み出しアドレスを更新する。また同時に上記転
送制御回路１７０は信号線１７３（シフトパルスＳＰｌ
）を出力し、メモリデータレジスタ１５に読出されたデ
ータを行バツフアメモリに順次取り込む。この取り込み
が終ると上記転送制御回路１７０は信号線１７４（シフ
トパルスＳＰ２）を出力し、偶数行データの表示を行な
うのである。また奇数行バツフアメモリ２５は偶数行デ
ータが表示されている間、前記偶数行バツフアメモリ２
０と同様にしてデータを蓄える。この寄数行データの表
示は上記偶数行データの表示が終つた後に画面上に表示
されるわけであるが、逆に寄数行データが表示されてい
る間は偶数行バツフアメモリ２０は前記と同様データ取
り込み動作に入る。以下各行毎にデータの読出しとデー
タの表示を交互にくり返して１画面の表示が行なわれる
。次に、表示中の画面に対して計算機からＲＥＡＤ又は
ＷＲＩＴＥを行う場合、計算機から入出力制御回路１８
０を経てカーソルカウンタ５０，５５に、Ｘ，Ｙ方向の
アドレスが書込まれる。

カーソルカウンタ５０，５５はそれぞれ、ｍ列、ｔ行ま
でカウントできる大きさであり、この出力は加算器８０
，８５によつて、それぞれスタートアドレスカウンタＳ
Ｘ，ＳＹと加算され、仮想画面アドレスに変換されデー
タセレクタ１０５，１１０、プロツク検出器１２０，１
３０アドレス変換回路を通つて仮想大画面メモリ１０に
与えられ、所望のアドレスに対するＲＥＡＤ／ＷＲＩＴ
Ｅが実行される。スタートアドレスカウンタ７０，７５
はデータ線１８５を通して計算機からも書き換えられる
ようになつており、仮想大画面のすべての部分を計算機
で書換え可能である。第５図は本発明の他の実施例を示
している。

第３図の実施例では画面切出し用のＸ，Ｙスタートアド
レスカウンタ７０，７５によつて、仮想大画面を切出し
て計算機からのＲＥＡＤ肩１ＴＥを行うものであつたが
、第５図の実施例では仮想画面の切出しと計算機からの
ＲＥＡＤ／ＷＲＩＴＥを独立に行えるようにするため、
新たに計算機の命令によつてのみ書き換可能なＸ，Ｙス
タートアドレスレジスタ６０，６５を設ける。そして、
力ゾルカウンタ５０とスタートアドレスカウンタ６０の
出力を加算器８０で加算して仮想大画面のＸアドレスと
し、カーソルカウンタ５５とスタートアドレスカウンタ
６５の出力を加算器８５で加算して仮想大画面のＹアド
レスとして、計算機から仮想大画面のＲＥＡＤ／ＷＲＩ
ＴＥを行うものである。この結果、仮想大画面のある部
分をＣＲＴに移動表示しながら、他の部分を表示と全く
無関係に計算機からＲＥＡＤ／ＷＲＩＴＥすることがで
きる。以上のように本発明によれば、表示装置１台で大
画面の移動表示を実現することができると共に、簡単、
安価に大画面を監視できる。

【図面の簡単な説明】

第１図は仮想大画面の概念を示す図、第２図は本発明の
実施例による仮想大画面を示す図、第３は本発明の実施
例を示す構成図、第４図は表示動作説明のタイムチヤー
ト、第５図は本発明実施例の１つの変形例を示す図であ
る。 符号の説明、１０・・・・・・仮想大画面メモリ、７０
．．．．．．Ｘスタートアドレスカウンタ、７５・・・
・・・Ｙスタートアドレスカウンタ、９０・・・・・・
Ｘアドレスカウンタ、９５・・・・・・Ｙアドレスカウ
ンタ、１０５，１１０．．．．．．データセレクタ、１
２０・・・・・・Ｘプロツク検出器、１３０・・・・・
・Ｙプロ゛Ｋク検出器、１４０・・・・・・アドレス変
換回路。

Claims (1)

1. 【特許請求の範囲】 １ 表示タイミングを与えるタイミング制御回路と、表
   示装置１画面分以上の画面データを記憶する仮想大画面
   メモリと、該仮想大画面メモリのうち、上記表示装置１
   画面分の表示データ切出点を指定するＸ、Ｙスタートア
   ドレスカウンタと、該Ｘ、Ｙスタートアドレスカウンタ
   のスタートアドレスを基準として上記タイミング制御回
   路からのクロック信号によりカウントアップされるＸ、
   Ｙアドレンカウンタとを有し、該Ｘ、Ｙアドレスカウン
   タの出力をＸ、Ｙブロック検出器及びアドレス変換回路
   を介して仮想大画面メモリに与えて、該仮想大画面メモ
   リの内容を読出し、その読出し出力を表示装置に与える
   ことにより仮想大画面メモリの内容を表示画面に表示す
   ることを特徴とする表示装置。 ２ 前記Ｘ、Ｙスタートアドレスを連続的に変えること
   により仮想大画面の移動表示を行なうことを特徴とする
   特許請求の範囲第１項記載の表示装置。