JPS6073573A - 表示装置の制御方式 - Google Patents
表示装置の制御方式Info
- Publication number
- JPS6073573A JPS6073573A JP58181072A JP18107283A JPS6073573A JP S6073573 A JPS6073573 A JP S6073573A JP 58181072 A JP58181072 A JP 58181072A JP 18107283 A JP18107283 A JP 18107283A JP S6073573 A JPS6073573 A JP S6073573A
- Authority
- JP
- Japan
- Prior art keywords
- address data
- line
- data encoder
- screen
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
〔従来技術〕
従来−の種表示装置の制御方式として第１図に示すもの
があった。第１図は従来の表示装置の制御方式を示すブ
ロック線図で２図において、（１）はマイクロプロセッ
サ、（２）は所定の画面が、各画像位置のアドレスに画
像データを記録する形で記録されている画面メモ１几（
３）はこの画面メモリ（２）の縦方向のアドレスデータ
、即ちラインアドレスデータを画面メモリ（２）に対し
順次出力するラインアドレスデータエンコーダ、（４）
は最初にラインアドレスデータエンコーダ（３）から出
力されるラインアドレスデータを保持するスタートライ
ンレジスタ。
があった。第１図は従来の表示装置の制御方式を示すブ
ロック線図で２図において、（１）はマイクロプロセッ
サ、（２）は所定の画面が、各画像位置のアドレスに画
像データを記録する形で記録されている画面メモ１几（
３）はこの画面メモリ（２）の縦方向のアドレスデータ
、即ちラインアドレスデータを画面メモリ（２）に対し
順次出力するラインアドレスデータエンコーダ、（４）
は最初にラインアドレスデータエンコーダ（３）から出
力されるラインアドレスデータを保持するスタートライ
ンレジスタ。
（５）は画面メモリ（２）の横方向のアドレスデータ、
即ちカラムアドレスデータを画面メモリ（２）に対し順
次出力するカラムアドレスデータエンコーダ、（６）は
ラインアドレスデータエンコーダ（３）、カラムアドレ
スデータエンコーダ（５）からの読出し表示時アクセス
用のアドレスデータと、マイクロプロセッサ（１）から
の書込み時アクセス用のアドレスデータとを切換え選択
するセレクタ、（７）はラインアドレスデータエンコー
ダ（３）、カラム、アドレスデータエンコーダ（５）か
らのアドレスデータによシ順次アクセスサれる画面メモ
１月２）のアドレスから順次画像データを読出す画像デ
ータ読出し装置、（８）は画像データ読出し装置からの
出力によシ画面を表示するＣＲＴなどの表示器である。
即ちカラムアドレスデータを画面メモリ（２）に対し順
次出力するカラムアドレスデータエンコーダ、（６）は
ラインアドレスデータエンコーダ（３）、カラムアドレ
スデータエンコーダ（５）からの読出し表示時アクセス
用のアドレスデータと、マイクロプロセッサ（１）から
の書込み時アクセス用のアドレスデータとを切換え選択
するセレクタ、（７）はラインアドレスデータエンコー
ダ（３）、カラム、アドレスデータエンコーダ（５）か
らのアドレスデータによシ順次アクセスサれる画面メモ
１月２）のアドレスから順次画像データを読出す画像デ
ータ読出し装置、（８）は画像データ読出し装置からの
出力によシ画面を表示するＣＲＴなどの表示器である。
次にその動作を第２図、第３図によって説明する。今２
画面メモリ（２）に記録されて画面は、説明を簡単にす
るため、６ラインで８カラムの第２図（イ）に示すよう
な画面であると仮定する。そこで。
画面メモリ（２）に記録されて画面は、説明を簡単にす
るため、６ラインで８カラムの第２図（イ）に示すよう
な画面であると仮定する。そこで。
第２図（イ）と同じ配列の画面を表示器（８）に表示さ
せるには、マイクロプロセッサ（１）によジスタートラ
インレジスタ（４）に２表示の時先頭になる（最上）ラ
インのアドレスデータＯが記録される。これによってラ
インアドレスデータエンコーダ（３）は、セレクタ（６
）を経て画面メモリ（２）へラインアドレスデータをα
からスタートし１．２．３．４．５の順序で出力する。
せるには、マイクロプロセッサ（１）によジスタートラ
インレジスタ（４）に２表示の時先頭になる（最上）ラ
インのアドレスデータＯが記録される。これによってラ
インアドレスデータエンコーダ（３）は、セレクタ（６
）を経て画面メモリ（２）へラインアドレスデータをα
からスタートし１．２．３．４．５の順序で出力する。
一方力ラムアドレスデータエンコーダ（５）は、各ライ
ン毎に、０から７迄のカラムアドレスデータを、セレク
タ（６）を経て画面メモリ（２）に出力する。このよう
にして画面メモリ（２）のライン。
ン毎に、０から７迄のカラムアドレスデータを、セレク
タ（６）を経て画面メモリ（２）に出力する。このよう
にして画面メモリ（２）のライン。
カラムの表示アドレスが順次アクセスされると。
その順次アクセスされるアドレスの画像データが読出し
装置（７）によシ読出され処理されて２表示器（８）に
順次表示される。
装置（７）によシ読出され処理されて２表示器（８）に
順次表示される。
表示装置においては９画面表示をライン単位で移動する
。いわゆるスクロール機能が必須である。
。いわゆるスクロール機能が必須である。
この機能を実現するのがスタートラインレジスタ（４）
である。例えば、第２図（ロ）で示すように全体を１行
スクロールアップするには、スタートラインレジスタ（
４）の内容をマイクロプロセッサ（１）からの指令で０
から１に書き換える。このようにすれば。
である。例えば、第２図（ロ）で示すように全体を１行
スクロールアップするには、スタートラインレジスタ（
４）の内容をマイクロプロセッサ（１）からの指令で０
から１に書き換える。このようにすれば。
１画面の表示動作が終わると２次の画面の先頭にライン
アドレスデータエンコーダ（３）から出力されるライン
アドレスデータは１となシ、以下２，３゜４、５． Ｏ
の順で出力される。従って２画面メモリ（２）は２行目
のラインアドレスからアクセスされ。
アドレスデータエンコーダ（３）から出力されるライン
アドレスデータは１となシ、以下２，３゜４、５． Ｏ
の順で出力される。従って２画面メモリ（２）は２行目
のラインアドレスからアクセスされ。
画像データ読出し装置（７）にて読出され表示器（８）
に表示される画面は、第２図仲）のように１行スクロー
ルアップされた画面が得られる。このようにして、スタ
ートラインレジスタ（４）に書き込まれるラインアドレ
スデータをマイクロプロセッサ（１）によって書き換え
ることによシ、所望のスクロール動作を行なわせること
ができる。しかし、この場合画面に表示されるラインの
順番２例えば０→１→的なスクロールさせること２例え
ば第２図（／うで示すように第１行目０．第２行目１は
そのま＼で。
に表示される画面は、第２図仲）のように１行スクロー
ルアップされた画面が得られる。このようにして、スタ
ートラインレジスタ（４）に書き込まれるラインアドレ
スデータをマイクロプロセッサ（１）によって書き換え
ることによシ、所望のスクロール動作を行なわせること
ができる。しかし、この場合画面に表示されるラインの
順番２例えば０→１→的なスクロールさせること２例え
ば第２図（／うで示すように第１行目０．第２行目１は
そのま＼で。
第３行目以下を１桁スクロールアップさせるようなこと
は不可能であった。これを強いて行なうには２画面メモ
１月２）の各画像のアドレスを、マイクロプロセッサ（
１）によシ移動させるようにしていた。
は不可能であった。これを強いて行なうには２画面メモ
１月２）の各画像のアドレスを、マイクロプロセッサ（
１）によシ移動させるようにしていた。
この方法は処理時間が長くなる欠点を有していた。
この発明は以上のような従来のものの欠点を除去するた
めになされたもので、従来のスタートラインレジスタの
代わシにラインアドレスデータエンコーダの出力順序を
任意に設定し記憶するレジスタを設けることによシ、自
由な順番付けの可能な、速度の速いスクロール処理がで
きる表示装置の制御方式を提供することを目的としてい
る。
めになされたもので、従来のスタートラインレジスタの
代わシにラインアドレスデータエンコーダの出力順序を
任意に設定し記憶するレジスタを設けることによシ、自
由な順番付けの可能な、速度の速いスクロール処理がで
きる表示装置の制御方式を提供することを目的としてい
る。
以下、この発明の一実施例を図面について説明する。第
３図はこの発明の一実施例を示すプロンおいて、（９）
は第１図のスタートラインレジスタ（４）の代わシに設
けられたラインアドレスデータレジスタで、マイクロプ
ロセッサ（１）により、ラインアドレスデータエンコー
ダ（３）からの出力順序を任意に設定し記録させるもの
である。
３図はこの発明の一実施例を示すプロンおいて、（９）
は第１図のスタートラインレジスタ（４）の代わシに設
けられたラインアドレスデータレジスタで、マイクロプ
ロセッサ（１）により、ラインアドレスデータエンコー
ダ（３）からの出力順序を任意に設定し記録させるもの
である。
いま、第２図（ハ）に示すように３行目以降を１行スク
ロールアップする場合を例にとり、その動作を説明する
。この場合、３行目のデータを６行目に、４行目のデー
タを３行目に、５行目のデータを４行目に、６行目のデ
ータを亀行目にそれぞｈ移動させればよい。従って、マ
イクロプロセッサ（１）からラインアドレスデータレジ
スタ（９）に対してら ０、 １．３．４．２と書き込むことにょシ、ライン＾ アドレスデータエンコーダ（３）は、このデータを基お に０．１．３．４．２とアドレスデータを出力すれ１Δ ば２表示器（８）に第２図（／→に示す画面を描かせる
ことができる。
ロールアップする場合を例にとり、その動作を説明する
。この場合、３行目のデータを６行目に、４行目のデー
タを３行目に、５行目のデータを４行目に、６行目のデ
ータを亀行目にそれぞｈ移動させればよい。従って、マ
イクロプロセッサ（１）からラインアドレスデータレジ
スタ（９）に対してら ０、 １．３．４．２と書き込むことにょシ、ライン＾ アドレスデータエンコーダ（３）は、このデータを基お に０．１．３．４．２とアドレスデータを出力すれ１Δ ば２表示器（８）に第２図（／→に示す画面を描かせる
ことができる。
以上のように、マイクロプロセッサ（１）がらの指令で
表示ラインの順番を変えるだけで２画面メモリ（２）の
内容を何ら変えることなくどんな複雑なスクロール機能
をも実現することができる。
表示ラインの順番を変えるだけで２画面メモリ（２）の
内容を何ら変えることなくどんな複雑なスクロール機能
をも実現することができる。
なお、上記実施例ではラインアドレスデータエンコーダ
（３）に出力順番を記憶するラインアドレスデータレジ
スタ（９）を設けて画面上下のスクロールを行なうよう
にしたが、カラムアドレスデータエンコーダ（５）にカ
ラムアドレスデータレジスタを設けて左右方向に任意の
スクロールを実現することもできる。
（３）に出力順番を記憶するラインアドレスデータレジ
スタ（９）を設けて画面上下のスクロールを行なうよう
にしたが、カラムアドレスデータエンコーダ（５）にカ
ラムアドレスデータレジスタを設けて左右方向に任意の
スクロールを実現することもできる。
以上のように、この発明によればラインアドレスデータ
或はカラムアドレスデータの順番を自由に変えられるよ
うに構成したので２部分スクロールを画面のどの範囲で
も行なうことができ、しかも、短時間で処理できるとい
う効果を有している。
或はカラムアドレスデータの順番を自由に変えられるよ
うに構成したので２部分スクロールを画面のどの範囲で
も行なうことができ、しかも、短時間で処理できるとい
う効果を有している。
即ち２画面メモリ書き換えによる従来の方式では数十ｍ
Ｂｅｃ要していたのが、この発明の方式では数ｍ ｓ
ｅｃで行なうことが可能となったっ
Ｂｅｃ要していたのが、この発明の方式では数ｍ ｓ
ｅｃで行なうことが可能となったっ
第１図は従来の表示装置の制御方式を示すブロック線図
、第２図はその動作説明図、第３図はこの発明の一実施
例を示すブロック線図である。 図において、（１）はマイクロプロセッサ、（２）は画
面メモリ、（３）はラインアドレスデータエンコーダ。 （４）はスタートラインレジスタ、（５）はカラムアド
レスデータエンコーダ、（６）はセレクタ、（７）は画
像データ読出し装置、（８）は表示器、（９）はライン
アドレスデータレジスタである。 なお２図中同一符号は同−或は相当部分を示す。 代理人 大 岩 増 雄（ほか２名） 第１図 第２図 第３図
、第２図はその動作説明図、第３図はこの発明の一実施
例を示すブロック線図である。 図において、（１）はマイクロプロセッサ、（２）は画
面メモリ、（３）はラインアドレスデータエンコーダ。 （４）はスタートラインレジスタ、（５）はカラムアド
レスデータエンコーダ、（６）はセレクタ、（７）は画
像データ読出し装置、（８）は表示器、（９）はライン
アドレスデータレジスタである。 なお２図中同一符号は同−或は相当部分を示す。 代理人 大 岩 増 雄（ほか２名） 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 所定の画面が記録されている画面メモリ、この画面メモ
リに対し２画面の縦方向のアドレスデータを順次出力す
るラインアドレスデータエンコーダ、上記画面メモリに
対し横方向のアドレスデータを順次出力するカラムアド
レスデータエンコーダ、およびこれらラインアドレスデ
ータエンコーダとカラムアドレスデータエンコーダから
の入力によシ順次アクセスされる上記画面メモリのアド
レスから画像データを順次読出し２表示器を表示させる
画像データ読出し装置を備えた表示装置の制御方式にお
いて、上記ラインアドレスデータエンコーダ或はカラム
アドレスデータエンコーダの出力順序を任意に設定し記
憶するレジスタを設け。 このレジスタに記憶された出力順序に従って、上記ライ
ンアドレスデータエンコーダ或はカラムアドレスデータ
エンコーダを出力させるようにしたことを特徴とする表
示装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181072A JPS6073573A (ja) | 1983-09-29 | 1983-09-29 | 表示装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181072A JPS6073573A (ja) | 1983-09-29 | 1983-09-29 | 表示装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073573A true JPS6073573A (ja) | 1985-04-25 |
Family
ID=16094307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181072A Pending JPS6073573A (ja) | 1983-09-29 | 1983-09-29 | 表示装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000002189A1 (fr) * | 1998-07-03 | 2000-01-13 | Seiko Epson Corporation | Dispositif semi-conducteur, systeme d'affichage d'images et systeme electronique |
-
1983
- 1983-09-29 JP JP58181072A patent/JPS6073573A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000002189A1 (fr) * | 1998-07-03 | 2000-01-13 | Seiko Epson Corporation | Dispositif semi-conducteur, systeme d'affichage d'images et systeme electronique |
| US6486865B1 (en) | 1998-07-03 | 2002-11-26 | Seiko Epson Corporation | Semiconductor device, image display system and electronic system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0411464A2 (en) | Flat panel display controller using dual-port memory | |
| KR960011828A (ko) | 디스플레이 제어장치 | |
| JPS6073573A (ja) | 表示装置の制御方式 | |
| JPS592079A (ja) | 画像記憶装置 | |
| JPS60225891A (ja) | 情報機器 | |
| JPH04232993A (ja) | 画像デ−タ記録、表示回路 | |
| JPS6017485A (ja) | 画面分割制御装置 | |
| JPS607476A (ja) | 画面スクロ−ル方式 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| KR960004654B1 (ko) | 모니터 전용 파이포 회로의 어드레스 제어 회로 | |
| JPH0347516B2 (ja) | ||
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH0338722A (ja) | 表示装置 | |
| JPS6258297A (ja) | 表示装置のフレ−ムメモリ制御回路 | |
| JPS59152487A (ja) | デイスプレイ装置 | |
| JPS59180584A (ja) | 画面表示制御装置 | |
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS61188587A (ja) | マルチウインド制御方式 | |
| JPH0429193A (ja) | 液晶表示装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPS61170783A (ja) | 表示制御装置 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPS61188584A (ja) | 画像表示装置 |