KR960004654B1

KR960004654B1 - 모니터 전용 파이포 회로의 어드레스 제어 회로

Info

Publication number: KR960004654B1
Application number: KR1019930011997A
Authority: KR
Inventors: 신원균; 장철호; 김대현
Original assignee: 현대전자산업주식회사; 김주용
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1996-04-11
Also published as: KR950001497A

Abstract

내용없음．

Description

모니터 전용 파이포 회로의 어드레스 제어 회로

제1도는 본 발명에 따른 모니터 리프레쉬를 위한 모니터 전용 파이포 회로의 구성도.

제2도는 본 발명 모니터 전용 파이포 회로의 어드레스 제어 회로 구성도.

제3도는 제2도에 대한 일실시 예시도.

제4도는 제3도에 대한 동작 타이밍도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 어드레스 제어회로 2 : 파이포 제어회로

3 : 파이포 10 : 디스플레이 영역 카운터부

20 : 일반 영역 카운터부 30 : 제어 회로부

40 : 앤드 연산부 11-13, 21-23 : 동기 카운터

31, 41 : 앤드 게이트 32 : 멀티 플렉서

33, 34 : 디 플립플롭 42 : 인버터

본 발명은 디스플레이와 관련된 모든 시스템에 있어서, 60Hz 이상의 속도로 메모리 데이타를 모니터에 리프레쉬하는 회로에 관한 것으로, 특히 모니터상에 전용 파이포 제어회로를 통해 데이타를 리프레쉬할 경우 디스플레이 타이밍 및 파이포로부터 일정한 속도의 출력 신호를 생성하는 모니터 전용 파이포 회로의 어드레스 제어 회로에 관한 것이다.

종래에는 파이포 회로 구성시 듀얼-포트 에스 램(SRAM)을 사용하거나 또는 파이포 구성 시그널(Signal) 가운데 파이포의 상태를 나타내는 플래그(Flag) 신호가 고정되어 있으므로 파이포의 상태는 전(Full) 상태, 반(Half) 상태, 빈(Empty) 상태인 경우로 있어, 여러가지 가능한 상태를 따르는 대처가 용이하지 않은 문제점이 있었다.

본 발명은 이와 같은 종래의 문제점을 감안하여, 모니터 리프레쉬를 위해 메모리로부터 읽어내어 파이포에 일시적으로 저장된 데이타를 화면의 디스플레이 시점부터 일정한 속도로 읽어내도록 제어함을 특징으로 한다.

즉, 음극선관 제어회로로부터 디스플레이 영역이 액티브(Active) 되었을때 모니타 리프레쉬를 위해 파이포를 액세스(Access) 하는 신호 생성과 매번 모니터 스캔 라인(Scan Line)의 같은 시점으로부터 어드레스 신호가 발생되도록 한 것이다.

이하 도면을 참조하여 상세히 설명하면 다음과 같다.

일반적으로 모니터 리프레쉬를 위한 전용 파이포 회로는 제1도에 도시한 바와 같이, 음극선관 제어회로로부터 생성되는 화면 제어 신호중 수평 및 수직 디스플레이 신호를 입력받아 어드레스 값을 생성하는 어드레스 제어회로(1)와; 이 어드레스 제어회로(1)에서 생성된 어드레스 값에 의해 로우 액티브의 라이트 인에이블 신호를 생성하는 파이포 제어회로(2)와; 이 파이포 제어회로(2)의 제어를 받아 메모리로부터 읽어낸 데이타를 일시적으로 저장하는 파이포(3)로 구성한다.

상기 구성의 모니터 리프레쉬를 위한 전용 파이포 회로는, 모니터 리프레쉬를 위해서 메모리로부터 읽어낸 데이타를 파이포에 일시적으로 저장하는 선행 과정 후, 이 저장된 데이타를 화면의 디스플레이 시점부터 일정한 속도로 파이포로부터 읽어내도록 하는 신호를 생성해야 한다.

따라서, 이에 필요한 파이포 액세스용 어드레스 값을 생성하는 본 발명 모니터전용 파이포 회로의 어드레스 제어회로(1)는 제2도에 도시한 바와 같이, 수평 및 수직 디스플레이 신호의 제어에 의해 일정한 영역에서만 어드레스를 생성하는 디스플레이 영역 카운터부(10)와; 모니터의 블랭크 영역에서도 데이타를 저장할 수 있도록 어드레스를 생성하는 일반 영역 카운터부(20)와, 상기 디스플레이 영역 카운터부(10) 또는 일반 영역 카운터부(20)에서 생성된 어드레스를 선택하여 출력하는 제어 회로부(30)와; 수평 및 수직 디스플레이 신호를 논리곱 연신하여 제어 신호를 출력하는 앤드 연산부(40)로 구성한다.

제3도는 본 발명 모니터전용 파이포 회로의 어드레스 제어 회로(1)에 대한 일실시 예시도로서 이에 도시한 바와 같이, 디스플레이 영역 카운터부(10)는 클럭 인가시 전원(Vcc)을 입력으로 카운터 동작하는 동기 카운터(11)와; 이 동기 카운터(11)의 출력을 입력으로 인가된 클럭에 동기되어 카운터 동작하는 동기 카운터(12)와; 이 동기 카운터(12)의 출력을 입력받아 클럭인가시 카운터동작하는 동기 카운터(13)로 구성하고, 일반 영역 카운터부(20)는 상기 디스플레이 영역 카운터부(10)와 같은 구조의 동기 카운터(21-23)로 구성한다.

또한, 제어 회로부(30)는 상기 디스플레이 영역 카운터부(10)의 동기 카운터(11-13)의 출력을 논리곱 연산하는 앤드 게이트(31)와; 상기 디스플레이 영역 카운터부(10)의 출력 또는 일반 영역 카운터부(20)의 출력을 선택하여 출력하는 멀티플랙서(32)와; 상기 앤드 게이트(31)의 출력을 래치하여 출력 인에이블 신호(OE)를 출력하는 디 플립플롭(33)과; 상기 멀티플랙서(32)의 출력을 래치하여 어드레스(Add)를 출력하는 디 플립플롭(34)으로 구성한다.

앤드 연산부(40)는 수평 디스플레이 신호(H-DISP) 및 수직 디스플레이 신호(V-DISP)를 논리곱 연산하는 앤드 게이트(41)와; 인가된 클럭(CLK)을 반전시켜 출력하는 인버터(42)로 구성한다.

이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.

어드레스 제어회로(1)로부터 생성되는 화면 제어 신호중에서 수평 디스플레이 신호(H-DISP) 및 수직 디스플레이 신호(V-DISP)를 입력받아 파이포(3)의 액세스를 위한 어드레스 값(Add)을 생성한다.

이때 생성되는 어드레스는 상기 어드레스 제어회로(1)의 내부에서 제어되며, 출력 인에이블 신호(Output Enable 이하 OE라 칭함)를 일정한 타이밍마다 화면 디스플레이 영역에서 액티브 시켜, 파이포(3)로부터 저장된 데이타를 순서대로 읽어 내도록 한다.

또한, 상기 어드레스 제어회로(1)에서 생성된 어드레스(Add)는 파이포 제어회로(2)에 입력되어 내부 제어를 통해 로우 액티브의 라이트 인에이블 신호(Write Enable Low Active 이하라 칭함)를 생성한다.

파이포(3)는 1-포트 에스램(SRAM)을 사용하기 때문에 칩의 크기를 줄이는 데 큰 역할을 하나, 동시에 입/출력 기능을 수행할 수 없으므로 외부 제어에 의해 동시에 입/출력 신호 즉, 출력 인에이블 신호(OE)와 로우 액티브의 라이트 인에이블 신호()가 동시에 액티브 되는 것을 막도록 제어되어야 한다.

따라서, 상기 파이포 제어회로(2)는 어드레스 제어회로(1)에서 생성되는 출력 인에이블 신호(OE)의 액티브 구간을 피해서 로우 액티브의 라이트 인에이블 신호()가 생성되도록 하여야 한다.

파이포(3)의 에스램(SRAM)은 16칼라를 화면에 주사하기 위해서는 N*16크기(N : 파이포의 저장 크기)를 사용할 수 있으며, 256칼라를 위해서는 N*32크기의 에스램(SRAM)을 사용하면 된다.

이와같이 하여 모니터 리프레쉬를 위한 전용 파이포 회로를 구성하면, 상기 파이포(3)의 입/출력 비율은 2 : 1이 되며, 항상 여유있게 파이포(3)에 디스플레이 데이타가 저장되게 된다.

여기서, 본 발명 모니터용 파이포 회로의 어드레스 제어 회로의 동작을 상세히 설명하면 다음과 같다.

상기 어드레스 제어회로(1)의 디스플레이 영역 카운터부(10)는 수평 디스플레이 신호(H-DISP)와 수직 디스플레이 신호(V-DISP)의 제어에 의해 일정한 영역에서만 어드레스를 생성하고, 일반 영역 카운터부(20)는 모니터의 블랭크(Blank) 영역에서도 파이포 제어회로(2)가 로우 액티브의 라이트 인에이블 신호()를 발생시켜 파이포(3)에 데이타를 저장할 수 있도록 어드레스를 생성한다.

이와같이, 각 영역별로 나누어 카운터부를 쓰는 이유는 모니터에 리프레쉬하기 위한 영역의 시작점이 항상 일정해야 하기 때문이며, 이로 인해 제어 회로부(30)는 디스플레이 구간에서는 상기 디스플레이 영역 카운터부(10)에서 생성된 어드레스를 선택하고, 그 이외의 블랭크 영역에서는 상기 일반 영역 카운터부(20)에서 생성된 어드레스를 선택한다.

또한, 제어 회로부(30)의 출력 인에이블 신호(OE)는 파이포(3)로부터 데이타를 디스플레이 영역 구간에서 일정하게 읽어내어 모니터로 출력하게 되며, 이러한 방법으로 초당 60프레임(Frame) 이상의 모니터 리프레쉬를 수행하게 된다.

상기 동작을 제3도에 도시한 실시예를 참조하여 상세히 설명하면 다음과 같다.

디스플레이 영역 카운터부(10)의 동기 카운터(11-13)는 수평 디스플레이 신호(H-DISP) 및 수직 디스플레이 신호(V-DISP)에 의해 제어되어 디스플레이 영역에서만 카운터가 동작하도록 되어 있으므로, 모니터의 해상도에 관계없이 항상 일정한 시점에서 제어 회로부(30)의 디 플립플롭(33)에 의해 출력 인에이블 신호(OE)가 생성된다.

이와 같은 방법으로 액티브된 상기 동기 카운터(11-13)의 카운터 값은 멀티플렉서(32)에 의해 선택되어 파이포 제어회로(2)로 입력되며, 화면의 1 스캔라인의 데이타를 주사할때까지 동작하게 된다.

1 스캔 라인의 데이타가 모두 모니터상에 주사되면 수평 디스플레이 신호(H-DISP)에 의해 상기 동기 카운터(11-13)는 클리어되고, 다시 수평 디스플레이 신호(H-DISP)가 액티브되어 다음 스캔 라인의 데이타를 주사하기 까지 대기하게 된다.

또한, 수평 디스플레이 신호(H-DISP)가 동작시에는 출력 인에이블 신호(OE)는 생성이 안되며, 멀티플렉서(32)에 의해 일반 영역 카운터부(20)의 동기 카운터(21-23)가 선택되어 파이포 제어회로(2)에 해당 어드레스를 입력한다.

따라서 상기 동기 카운터(21-23)는 모니터의 블랭크의 영역 동안에 동작하여, 파이포(3)에 미리 메모리 데이터의 일정량을 프리 팻치(pre-fetch)하여 놓도록 하는 동작을 수행한다.

제4도는 파이포(3)이 입/출력을 위한 타이밍도로써 이에 도시한 바와 같이, 파이포(3)에서 동시에 입/출력이 생성되지 않도록 제어되고 있으며, 1-포토 에스램(SRAM)을 N*16, N*32까지 사용할 수 있다.

이에 따라 최대 256칼라까지 디스플레이가 가능하다.

또한, 제4e도와 같이 1번 출력 인에이블 신호(OE) 발생에 로우액티브의 라이트 인에이블 신호()는 제4f도와 같이 3번(W0-W2)의 파이포(3)에 라이트(Write) 가능한 시점을 가질 수 있다.

그러나, 실지로는 2번에 걸쳐 16비트 또는 32비트 데이타를 파이포(3)에 쓸 수 있도록 파이포 제어회로(2)는 제어하고 있다.

왜냐하면, 파이포(3)에 데이타를 쓰는 것은 랜덤(Random)하기 때문에 출력 인에이블 신호(OE)와 겹쳐지지 않는 부분에서 2번에 걸쳐 메모리로부터 읽은 데이타를 쓰게 되는 것이다.

따라서, 파이포(3)의 입/출력 비는 2 : 1이 된다.

즉, 데이타의 파이포(3) 입력 비율이 16.32로 16비트 단위이므로 16칼라의 디스플레이를 위해서는 메모리의 4플랜(Plane)으로부터 각각 1바이트씩 총 4바이트(32비트)를 읽어내기 때문이며, 256칼라의 경우는 8플랜으로부터 64비트를 읽기 때문에 각각 2번에 걸쳐 16비트, 32비트씩 파이포(3)에 쓰게 된다.

이상에서 상세히 설명한 바와 같이 본 발명은, 모니터의 해상도에 관계없이 16칼라에서 256칼라까지의 파이포 데이타를 디스플레이 영역의 일정한 시점부터 모니터에 60Hz 이상의 속도로 일정하게 주사할 수 있으며, 1-포트 에스램을 사용하여 파이포 회로를 구성함으로써 게이트 수 및 기판 크기를 축소시켜, 주문형 반도체 칩으로 파이포 회로로 구현시 생산원가를 절감시킬 수 있는 효과가 있다.

Claims

수평 및 수직 디스플레이 신호의 제어에 의해 일정한 영역에서만 어드레스를 생성하는 디스플레이 영역 카운터부(10)와; 모니터의 블랭크 영역에서도 데이타를 저장할 수 있도록 어드레스를 생성하는 일반 영역 카운터부(20)와; 상기 디스플레이 영역 카운터부(10) 또는 일반 영역 카운터부(20)에서 생성된 어드레스를 선택하여 출력하는 제어 회로부(30)와; 수평 및 수직 디스플레이 신호를 논리곱 연산하여 제어신호를 출력하는 앤드 연산부(40)를 포함하여 구성함을 특징으로 하는 모니터 전용 파이포 회로의 어드레스 제어회로.
제1항에 있어서, 상기 디스플레이 영역 카운터부(10)는 클럭 인가시 전원(Vcc)을 입력으로 카운터 동작하는 동기 카운터(11)와; 이 동기 카운터(11)의 출력을 입력으로 인가된 클럭에 동기되어 카운터 동작하는 동기 카운터(12)와 이 동기 카운터(12)의 출력을 입력받아 클럭 인가시 카운터 동작하는 동기 카운터(13)를 포함하여 구성함을 특징으로 하는 모니터 전용 파이포 회로의 어드레스 제어 회로.
제1항에 있어서, 상기 일반 영역 카운터부(20)는 상기 디스플레이 영역 카운터부(10)와 같은 구조의 동기 카운터(21-23)로 구성함을 특징으로 하는 모니터 전용 파이포 회로의 어드레스 제어 회로.
제1항에 있어서, 상기 제어 회로부(30)는 상기 디스플레이 영역 카운터부(10)의 동기 카운터(11-13)의 출력을 논리곱 연산하는 앤드 게이트(31)와; 상기 디스플레이 영역 카운터부(10)의 출력 또는 일반 영역 카운터부(20)의 출력을 선택하여 출력하는 멀티플렉서(32)와; 상기 앤드 게이트(31)의 출력을 래치하여 출력 인에이블 신호(OE)를 출력하는 디 플립플롭(33)과; 상기 멀티플랙서(32)의 출력을 래치하여 어드레스(Add)를 출력하는 디 플립플롭(34)을 포함하여 구성함을 특징으로 하는 모니터 전용 파이포 회로의 어드레스 제어 회로.
제1항에 있어서, 상기 앤드 연산부(40)는 수평 디스플레이 신호(H-DISP) 및 수직 디스플레이 신호(V-DISP)를 논리곱 연산하는 앤드 게이트(41)와; 인가된 클럭(CLK)을 반전시켜 출력하는 인버터(42)를 포함하여 구성함을 특징으로 하는 모니터 전용 파이포 회로의 어드레스 제어 회로.