KR960004653B1 - 모니터 리프레쉬용 어드레스 생성 회로 - Google Patents

모니터 리프레쉬용 어드레스 생성 회로 Download PDF

Info

Publication number
KR960004653B1
KR960004653B1 KR1019930011996A KR930011996A KR960004653B1 KR 960004653 B1 KR960004653 B1 KR 960004653B1 KR 1019930011996 A KR1019930011996 A KR 1019930011996A KR 930011996 A KR930011996 A KR 930011996A KR 960004653 B1 KR960004653 B1 KR 960004653B1
Authority
KR
South Korea
Prior art keywords
horizontal
signal
address
counter
flop
Prior art date
Application number
KR1019930011996A
Other languages
English (en)
Other versions
KR950001496A (ko
Inventor
신원균
장철호
김대현
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930011996A priority Critical patent/KR960004653B1/ko
Publication of KR950001496A publication Critical patent/KR950001496A/ko
Application granted granted Critical
Publication of KR960004653B1 publication Critical patent/KR960004653B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용없음．

Description

모니터 리프레쉬용 어드레스 생성 회로
제1도는 본 발명에 따른 모니터 디스플레이를 위한 시스템 구성도.
제2도는 본 발명 모니터 리프레쉬용 어드레스 생성 회로의 구성도.
제3a도 내지 e도는 제2도에 대한 입/출력 신호 타이밍도.
제4도는 제2도의 수평 카운터 제어부에 대한 일실시 예시도.
제5도는 제2도의 조합 회로부에 대한 일실시 예시도.
제6도는 제5도에 대한 4바이트 데이타의 조합 예시도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 음극선관 제어회로 2 : 메모리 제어회로
3 : 어드레스 생성회로 4 : 메모리 블럭
5 : 파이포 회로 6 : 모니터
10 : 수평 카운터 제어부 20 : 수평 카운터부
30 : 수직 카운터부 40 : 비교 회로부
50 : 조합 회로부 11-13, 52 : 디 플립플롭
14 : 인버터 15, 51 : 앤드 게이트
본 발명은 디스플레이와 관련된 모든 시스템에 있어서, 60Hz 이상의 속도로 메모리 데이타를 모니터상에 리프레쉬하는데 필요한 어드레스를 생성하는 회로에 관한 것으로, 특히 모니터에 라스터 스캔 방식으로의 리프레쉬를 위한 메모리 어드레스를 생성하는 모니터 리프레쉬용 어드레스 생성 회로에 관한 것이다.
종래에는 메모리, 레지스터, 타이머, 버스 콘트롤러 등의 칩을 이용하거나 결합된 주문형 반도체(ASIC)칩을 사용하여 어드레스를 생성하였으므로, 필요한 만큼의 크기 보다도 불필요한 게이트의 첨가로 인해 상대적으로 칩의 크기가 커지게 되며, 그에 따른 생산 비용도 증가하게 되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여, 음극선관 제어회로에서 생성되는 디스플레이 신호를 제어 신호로 하여 모니터에 리프레쉬 하는데 필요한 어드레스를 생성함을 특징으로 한다.
즉, 음극선관 제어회로로부터 디스플레이 제어신호를 입력받아 어드레스 생성구간을 결정하고, 메모리 제어회로의 카운트 인에이블 신호에 의해 어드레스 카운트를 시작하여 리프레쉬용 메모리 어드레스를 생성토록 한 것이다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
일반적으로 모니터상에 데이타를 디스플레이 시키기 위한 시스템 구성도는 제1도에 도시한 바와 같이, 모니터상에서 디스플레이 영역을 제어하기 위한 신호를 생성하는 음극선관 제어회로(1)와; 메모리 및 모니터의 리프레쉬를 위해 페이지 모드의 데이타 액세스를 위한 페이지 히트 신호를 인가받아 우선 순위에 따른 제어를 행하도록 카운트 인에이블 신호를 출력하는 메모리 제어회로(2)와; 상기 음극선관 제어회로(1)로부터 디스플레이 제어신호를 입력받아 안정된 화면상태를 얻기 위해 데이타를 모니터에 주사시 필요한 리프레쉬용 메모리 어드레스를 행성하는 어드레스 생성회로(3)와; 모니터상에 디스플레이 할 데이타가 저장되어 있는 메모리 블럭(4)과; 상기 어드레스 생성회로(3)의 제어신호 인가시 메모리 제어회로(2)의 제어를 받아 상기 메모리 블럭(4)으로부터 전송된 일정량의 데이타를 저장하는 파이포(FIFO) 회로(5)와; 이 파이포 회로(5)로부터 주사된 데이타를 디스플레이 하는 모니터(6)로 구성한다.
상기 구성의 모니터 디스플레이를 위한 시스템은, 사람이 느끼지 못할 정도로 안정된 화면 상태를 얻기 위해서는 비비월주사(Non-interlaced scanning)의 경우 초당 60 화면(frame) 이상의 데이타를 모니터에 주사하여야 한다.
따라서, 이에 필요한 리프레쉬용 메모리 어드레스를 생성하는 본 발명 모니터 리프레쉬용 어드레스 생성회로(3)는 제2도에 도시한 바와 같이, 수평 및 수직 디스플레이 신호를 입력받아 수평 어드레스 및 카운트 인에이블 신호를 생성하도록 제어하는 수평 카운터 제어부(10)와; 이 수평 카운터 제어부(10)의 제어를 받아 수평 어드레스를 생성하는 수평 카운터부(20)와; 상기 수평 카운터 제어부(10)의 제어를 받아 수직 어드레스를 생성하는 수직 카운터부(30)와; 상기 수평 카운터부(20)에서 생성된 수평 어드레스 및 입력된 수평 디스플레이 영역 신호를 비교하여 상기 수평 카운터 제어부(10)를 클리어 시키는 비교 회로부(40)와; 상기 수평 카운터부(20)에서 생성된 수평 어드레스의 하위 비트를 조합하여 페이지 앤드 신호를 출력하는 조합 회로부(50)로 구성한다.
상기 수평 카운터 제어부(10)의 일실시 예시도는 제4도와 같이 도시할 수 있는바, 이퀄 신호 발생시 카운트 인에이블 신호에 의해 하이 신호를 출력하는 디 플립플롭(11)과, 이 디 플립플롭(11)의 출력을 클럭으로 페이지 히트 신호를 클리어 시키는 디플립플롭(12)과, 1스캔라인의 데이타 리프레쉬가 끝난 경우 상기 디 플립플롭(12)을 리세트 시키는 디 플립플롭(13)과; 인버터(14)를 통한 수평 디스플레이 신호 및 수직 디스플레이 신호를 논리곱 연산하여 상기 디 플립플롭(13)의 클럭으로 인가하는 앤드 게이트(15)로 구성할 수 있다.
상기 조합 회로부(50)의 일실시 예시도는 제5도와 같이 도시할 수 있는 바, 수평 어드레스의 하위 2비트　 논리곱 연산하는 앤드 게이트(51)와; 이 앤드 게이트(51)의 출력을 입력받아 카운터 인에이블 신호를 클럭으로 페이지 앤드 신호를 출력하는 디 플립플롭(52)으로 구성할 수 있다.
이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
어드레스 생성회로(3)는 음극선관 제어회로(1)로부터 수평 및 수직 디스플레이 제어신호(H-DISP,V-DISP)를 입력받아 어드레스 생성 구간을 결정하게 되며, 메모리 제어회로(2)의 카운터 인에이블 신호(Cen)에 의해 어드레스 카운터를 시작하게 된다.
이때, 생성된 어드레스(Add)에 따라 해당번지의 메모리 데이타가 메모리 제어회로(2)의 메모리 제어신호(M-CNT)에 의해 메모리 블럭(4)에 저장 되어있는 메모리 데이타를 읽어 파이포 회로(5)로 전송된다.
한편, 일정량의 데이타를 저장할 수 있는 파이프 회로(5)는 페이지 앤드신호(PEND)의 제어에 의해 상기 메모리 블럭(4)에서 로드(load)된 데이타를 저장하게 된다.
왜냐하면, 상기 페이지 앤드 신호(Pend)는 메모리 액세스를 페이지 모드 방식에 의해 수행하기 때문이다.
즉, 16칼라를 나타내기 위해서는 메모리 블럭(4)으로부터 4바이트(byte)의 데이타를 읽어야지만 16칼라를 나타낼 수 있는 1바이트 데이타로 구성되기 때문이다.
이러한 방법으로 1스캔 라인(scan line)의 데이타를 모두 파이포 회로(5)에 로드시키게 되면, 어드레스 생성회로(3)의 페이지 히트 신호(Phit)가 액티브되어 메모리 제어회로(3)에서는 더이상 카운트 인에이블 신호(Cen)를 발생시키지 않으면, 다음 라인을 읽기 시작할 때까지 대기하게 된다.
상기 동작을 제3도를 참조하여 상세히 설명하면 다음과 같다.
모니터 리프레쉬용 어드레스 생성회로(3)의 수평 카운터 제어부(10)는 제3a도와 같은 수직 디스플레이 신호(V-DISP)와 제3b도와 같은 수평 디스플레이 신호(H-DISP)를 통해 제3d도와 같은 페이지 히트 신호(Phit)를 생성하여 수평 카운터부(20)에 입력하면, 이 페이지 히트 신호(Phit)의 액티브(active)시 수평 어드레스(H-Add)를 생성하게 된다.
또한, 상기 페이지 히트 신호(Phit)는 메모리 제어회로(2)에 입력되어 카운트 인에이블 신호(Cen)를 생성할 수 있도록 하여주며, 생성된 카운터 인에이블 신호(Cen)는 비동기 클럭으로 동작하게 된다.
어드레스 생성회로(3)의 수직 카운터부(30)는, 상기 수평 카운터 제어부(10)에서 생성된 클럭 신호(CLK)에 의해 제3a도와 같은 수직 디스플레이 신호(V-DISP)의 영역이 액티브시, 수직 어드레스(V-Add)를 생성하게 된다.
이와 같이 생성된 수평 및 수직 어드레스(H-Add, V-Add)는 메모리 제어회로(2)에서 생성된 메모리 제어 신호(M-CNT)에 의해 선택되어, 메모리 블럭(4)을 액세스하게 된다.
한편, 어드레스 생성회로(3)의 비교 회로부(40)는 세팅된 수평 디스플레이 영역 신호(H-영역) 값과 수평 어드레스(H-Add) 값의 비교를 통하여, 이 수평 어드레스(H-Add)가 수평 디스플레이 영역 신호(H-영역)와 같은 값을 같게 될 때 이퀄 신호(EQ)를 액티브시키게 되며, 이 이퀄 신호(EQ)는 상기 수평 카운터 제어부(10)에 입력되어 페이지 히트 신호(Phit)를 클리어 시킴으로써, 더이상 카운터 인에이블 신호(Cen)를 발생시키지 않도록 한다.
즉, 1스캔 라인 만큼의 해당 어드레스를 발생시켰으므로, 다음 라인에 해당하는 어드레스를 발생시킬때까지 대기하게 된다.
여기서 제3d도와 같은 페이지 히트 신호(Phit)는, 제3a도와 같은 수직 디스플레이 신호(V-DISP)와 제3도 (b)와 같은 수평 디스플레이 신호(H-DISP)의 제어에 의해 생성되며, 그과정은 다음과 같다.
먼저, 제3a도와 같은 수직 디스플레이 신호(V-DISP)의 액티브 구간에서 제3b도와 같은 수평 디스플레이 신호(H-DISP)의 하강 에지(Falling Edge)를 클럭으로 하여, 제3d도와 같은 페이지 히트 신호(Phit)는 액티브 되며, 제3c도와 같은 이퀄 신호(EQ) 발생시 클리어되는 과정이 매번 스캔 라인마다 반복하게 된다.
이때, 상기 페이지 히트 신호(Phit)는 수평 디스플레이 신호(H-DISP)의 액티브 전부터 ＂하이＂로 동작하게 된다.
왜냐하면, 상기 수평 디스플레이 신호(H-DISP)의 액티브부터는 모니터(6)로 데이타를 리프레쉬해야 하므로, 사전에 일정량의 데이타를 파이포 회로(5)에 저장시켜 놓아야 하기 때문이다.
이와 같이 초당 60프레임의 속도로 계속해서 반복하게 되면 깨끗한 화면을 얻을수가 있다.
한편, 상기 수평 카운터 제어부(10)의 세부 동작을 살펴보면 다음과 같다.
제3d도와 같이 이퀄 신호(EQ)가 발생하면, 카운터 인에이블 신호(Cen)에 의해 수평 카운터 제어부(10)의 디 클립플롭(11)은 ＂하이＂신호를 발생시키며, 이 ＂하이＂신호는 디 플립플롭(12)의 클럭(CLK)으로 작용하여 페이지 히트 신호(Phit)를 클리어 시키게 된다.
이후, 1 스캔 라인의 데이타 리프레쉬가 끝나게 되면 수평 디스플레이 신호(H-DISP)가 ＂로우＂로 되는데, 이 ＂로우＂로 될때의 하강 에지에서 디 플립플롭(13)의 출력이 디 플립플롭(12)의 리세트시켜, 상기 디 플립플롭(12)에서 출력되는 페이지 히트 신호(Phit)를 다시 ＂하이＂상태로 액티브 시키게 되는 과정을 반복하게 된다.
상기 디 플립플롭(13)은 수평 디스플레이 신호(H-DISP)가 ＂로우＂ 상태일때 발생하는 제3도 (e)와 같은 로우 수평 동기 신호()에 의해 리세트되어, 디 플립플롭(12)의 리세트 상태를 해제시켜 줌으로써, 디 플립플롭(11)의 다음 출력값을 받아들일 준비를 하게된다.
한편, 상기 조합 회로부(50)의 세부 동작을 살펴보면 다음과 같다.
조합 회로부(50)의 앤드 게이트(51)는, 상기 수평 카운터부(20)에서 생성된 수평 어드레스(H-Add) 가운데 하위 2비트(bit)의 어드레스(Rit[1:0])를 조합하여 그 값이 ＂b11＂일 경우, 즉 앤드 게이트(51)의 출력이 ＂하이＂일 경우 이 ＂하이＂출력은 디 플립플롭(52)에 입력되어, 디 플립플롭(52)은 페이지 앤드 신호(Pend)를 액티브 시키게 된다.
페이지 모드 방식으로 동작시 16칼라를 나타내기 위해서는 제6도에 도시한 바와 같이 0,1,2,3의 4개의 어드레스에 해당하는 데이타를 메모리 블럭(4)으로부터 액세스 하여야 되므로, 상기와 같이 하위 2비트를 조합하게 되는 것이다.
즉, 액세스된 4바이트(=32bits) 데이타 16칼라를 나타낼 수 있는 1바이트 데이타로 변환하는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은, 음극선관 제어회로에서 생성되는 디스플레이 신호를 제어 신호로 하여 모니터에 리프레쉬 하는데 필요한 어드레스를 생성하는 것으로, 용융성이 높아 디스플레이와 관련된 모든 시스템에 폭넓게 적용할 수 있으며, 주문형 반도체 회로의 설계시 경제성 및 실용성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 수평 및 수직 디스플레이 신호를 입력받아 수평 어드레스 및 카운터 인에이블 신호를 생성하도록 제어하는 수평 카운터 제어부(10)와; 이 수평 카운터 제어부(10)의 제어를 받아 수평 어드레스를 생성하는 수평 카운터부(20)와; 상기 수평 카운터 제어부(10)의 제어를 받아 수직 어드레스를 생성하는 수직 카운터부(30)와; 상기 수평 카운터부(20)에서 생성된 수평 어드레스 및 입력된 수평 디스플레이 영역 신호를 비교하여 상기 수평 카운터 제어부(10)를 클리어 시키는 비교 회로부(40)와; 상기 수평 카운터부(20)에서 생성된 수평 어드레스의 하위 비트를 조합하여 페이지 앤드 신호를 출력하는 조합 회로부(50)를 포함하여 구성함을 특징으로 하는 모니터 리프레쉬용 어드레스 생성 회로.
  2. 제1항에 있어서, 상기 수평 카운터 제어부(10)는 이퀄 신호 발생시 카운터 인에이블 신호에 의해 하이 신호를 출력하는 디 플립플롭(11)과; 이; 디 플립플롭(11)의 출력을 클럭으로 페이지 히트 신호를 클리어 시키는 디 플립플롭(12)과; 1스캔라인의 데이타 리프레쉬가 끝난 경우 상기 디 플립플롭(12)를 리세트 시키는 디 플립플롭(13)과; 인버터(14)를 통한 수평 디스플레이 신호 및 수직 디스플레이 신호를 논리곱 연산하여 상기 디 플립플롭(13)과 클럭으로 인가하는 앤드 게이트(15)를 포함하여 구성함을 특징으로 하는 모니터 리프레쉬용 어드레스 생성 회로.
  3. 제1항에 있어서, 상기 조합 회로부(50)는 수평 어드레스의 하위 2비트를 논리곱 연산하는 앤드 게이트(51)와; 이 앤드 게이트(51)의 출력을 입력받아 카운트 인에이블 신호를 클럭으로 페이지 앤드 신호를 출력하는 디 플립플롭(52)을 포함하여 구성함을 특징으로 하는 모니터 리프레쉬용 어드레스 생성 회로.
KR1019930011996A 1993-06-30 1993-06-30 모니터 리프레쉬용 어드레스 생성 회로 KR960004653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930011996A KR960004653B1 (ko) 1993-06-30 1993-06-30 모니터 리프레쉬용 어드레스 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930011996A KR960004653B1 (ko) 1993-06-30 1993-06-30 모니터 리프레쉬용 어드레스 생성 회로

Publications (2)

Publication Number Publication Date
KR950001496A KR950001496A (ko) 1995-01-03
KR960004653B1 true KR960004653B1 (ko) 1996-04-11

Family

ID=19358246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011996A KR960004653B1 (ko) 1993-06-30 1993-06-30 모니터 리프레쉬용 어드레스 생성 회로

Country Status (1)

Country Link
KR (1) KR960004653B1 (ko)

Also Published As

Publication number Publication date
KR950001496A (ko) 1995-01-03

Similar Documents

Publication Publication Date Title
US5537128A (en) Shared memory for split-panel LCD display systems
US5610622A (en) Display control device
EP0237706B1 (en) Electrical display system
US4356482A (en) Image pattern control system
US4748504A (en) Video memory control apparatus
KR860001450B1 (ko) 그래픽 디스플레이 시스템
US4556879A (en) Video display apparatus
JPH06214549A (ja) 二重緩衝方式出力表示システムにおける表示装置及び表示方法
JPS61295723A (ja) 波形デ−タ圧縮回路
KR960004653B1 (ko) 모니터 리프레쉬용 어드레스 생성 회로
JPS60140294A (ja) ビツトマツピング型ビデオ表示装置
JPH08248925A (ja) 電子機器
US5742247A (en) One bit type control waveform generation circuit
JPS6236312B2 (ko)
KR960004654B1 (ko) 모니터 전용 파이포 회로의 어드레스 제어 회로
KR940004733B1 (ko) 화면의 수직분할 제어 및 그 어드레스 선택회로
JPS58182193A (ja) リフレツシユ制御装置
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
KR950001597B1 (ko) 모니터 리프레쉬(Refresh)를 위한 전용 피포(FIFO)회로
KR890006505Y1 (ko) 그래픽에 있어서 모니터 모드 변환회로
JPS5995589A (ja) Ｃｒｔ表示装置
GB2169176A (en) Image display control device
KR900004666B1 (ko) Pip 메모리의 라이트 어드레스 발생회로
JPS6322594B2 (ko)
JPH0673069B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee