SU936030A1 - Динамическое запоминающее устройство и формирователь синхросигналов дл него - Google Patents

Description

(54) ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО И ФОРМИРОВАТЕЛЬ СИНХРОСИГНАЛОВ ДЛЯ НЕГО

1

Изобретение относитс  к запоминающим устройствам и может быть использовано дл  построени  запоминающих устройств на полупроводниковых интегральных запоминающих микросхемах динамического типа (ЗМД).5

Известно запоминающее устройство, содержащее накопитель, группу элементов управл ющей и дополнительной логики, адаптер и датчики синхросигналов 1.

Недостатками этого устройства  вл ютс  ю низкие быстродействие и надежность.

Наиболее близким по техническому рещению к изобретению  вл етс  динамическое запоминающее устройство, содержащее накопитель, блрк местного управлени , включающий в себ  датчик синхросигналов, блок 15 управлени  регенерацией и адаптер, выходы которого соединены с входами накопител  дл  обеспечени  последнего управлением, синхронизацией и вводом-выводом соответствующей информации 2.20

Недостатками этого устройства  вл ютс  увеличение периода регенерации при больщой длительности или высокой частоте запросов , а также прерывание цикла регенерации при поступлении запроса на обращение . Кроме того, примен емый в устройстве датчи синхросигналов не используетс  дл  управлени  каналами регенерации, что снижает быстродействие, надежность и уровень унификации устройства.

Известен также формирователь синхросигналов , содержащий генераторы, элементы задержки и делители частоты 3.

Недостатками этого формировател   вл ютс  низкие быстродействие и надежность, а также ограниченность области его применени , обусловленные отсутствием мультиплексного канала по входу, что не позвол ет применить его в качестве общего блока дл  каналов записи/считывани  и регенерации.

Цель изобретени  - повыщение быстродействи  и надежности устройства и .формировател  синхросигналов.

Поставленна  цель достигаетс  тем. что в динамическое запоминающее устройство, содержащее накопитель, мультивибратор, счетчик, блок местного управлени , формирователь синхросигналов, блок управлени  регенерацией, входы которого  вл ютс  входами обращени  устройства, и блок согласовани , одни из входов и выходов которого  вл ютс  адресными входами, информационными входами и выходами устройства , а другие входы и выходы подключены соответственно к выходам блока местного управлени , к одним из выходов счетчика , к информационным выходам, входам синхронизации, адресным и информационным входам накопител , причем первый и второй управл емые входы блока местного управлени  соединены соответственно с первым и вторым выходами блока управлени  регенерацией, одни из выходов формировател  синхросигналов подключены соответственно к информационным входам блока местного управлени  и к счетному входу счетчика, введены формирователь строб-сигналов, формирователь длительности циклов, первый триггер, дифференцирующий элемент и первый элемент И-НЕ, причем первый и второй входы формировател  длительности , циклов соединены соответственно с третьим выходом блока управлени  регенерацией и с первым выходом формировател  строб-сигналов, а третий и четвертый входы - с другими выходами формировател  синхросигналов, первый вход которого подключен к третьему управл ющему входу блока местного управлени  и первому выходу формировател  длительности циклов, второй вход которого соединен с четвертым управл емым входом блока местного управлени , вторым входом формировател  синххросигналов и управл емым входом счетчика, другой выход которого подключен к первому входу формировател  строб-сигналов, второй , третий и четвертый входы которого соединены соответственно с выходом первого элемента И-НЕ, с выходом мультивибратора, с выходом дифференцирующего элемента и первым входом первого триггера, второй вход которого подключен к второму выходу формировател  строб-сигналов, а инверсный выход - к пр мому входу первого элемента И-НЕ, первый и второй инверсные входы которого соединены соответственно с четвертым входом формировател  длительности циклов и с входом мультивибратора, входы дифференцирующего элемента и мультивибратора и третьи выходы формировател  строб-сигналов и формировател  длительности циклов  вл ютс  соответственно входами запуска и управл ющими выходами устройства. Формирователь строб-сигналовсодержит второй и третий триггеры, первый элемент И и первый элемент задержки, вход которого подключен к пр мому выходу второго триггера, а. выход - установочному входу третьего триггера, инверсный выход которого соединен с первым входом первого элемента И, выход которого подключен к первому установочному входу второго триггера , пр мой выход которого, выход первого элемента И и инверсный выход второго триггера  вл ютс  соответственно первым, вторым и третьим выходами формировател , входами с первого по четвертый которого

 вл ютс  соответственно счетный вход третьего триггера, второй вход первого элемента И, второй установочный и счетный входы второго триггера.

Формирователь длительности циклов содержит четвертый и п тый триггеры, второй элемент И, элемент ИЛИ и второй элемент И-НЕ, первый вход которого, входы элемента ИЛИ и второй вход второго элемента И-НЕ  вл ютс  соответственно входами с первого по четвертый формировател , выходами которого  вл ютс  пр мой выход четвертого триггера, выход второго элемента И, и инверсный выход п того триггера, причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым входами второго элемента И, третий вход которого подключен к инверсному выходу четвертого триггера, пр мой выход и установочный вход которого соединен соответственно с счетным входом и инверсным выходом п того триггера, установочный вход которого подключен к первому входу второго элемента И-НЕ, третий вход которого соединен с выходом элемента ИЛИ, а выход - со счетным входом четвертого триггера.

Поставленна  цель достигаетс  также тем, что в формирователь синхросигналов, содержащий делители частоты, второй элемент задержки и генератор сигналов, пр мой и инверсный выходы которого подключены соответственно к счетнЫм входам первого и второго делителей частоты, введен мультиплексор , первый и второй входы которого  вл ютс  соответственно первым и вторым входами формировател , выход мультиплексора соединен с входом генератора сигналов, а управл емый вход - с установочными входами делителей частоты и выходом второго элемента задержки, вход которого подключен к одному из инверсных выходов второго делител  частоты, причем счетные входы третьего и четвертого делителей частбты соединены соответственно с одними из пр мых выходов первого и второго делителей частоты, другие пр мые и инверсные выходы которых, выходы третьего и четвертого делителей частоты и выход второго элемента задержки  вл ютс  выходами формировател .

На фиг. 1 представлена функциональна  схема предложенного устройства; на фиг. 2 и 3 - функциональна  схема формировател  строб-сигналов; на фиг. 3 - функциональна  схема формировател  длительности циклов; на фиг. 4 - функциональна  схема предложенного формировател  синхросигналов; на фиг. 5 - функциональные схемы блока местного управлени  и блока.согласовани ; на фиг. 6 - диаграммы, по сн ющие работу предложенного устройства.

Динамическое запоминающее устройство содержит формирователь 1 синхросигналов, блок 2 местного управлени , блок 3 согласовани , накопитель 4, дифференцирующий

элемент 5, мультивибратор б, первый триггер 7, счетчик 8 со счетным 9 и управл ющим 10 входами, предназначенный дл  счета приращений адреса регенерации, формирователь 11 строб-сигналов, формирователь 12 длительности циклов, первый элемент И-НЕ 13, блок 14 управлени  регенерацией со входами 15, первым 16, вторым 17 и третьим 18 выходами. На фиг. 1 обозначены входы 19 и 20 запуска, адресные 21 и информационные 22 входы устройства, первый 23, второй 24 и третий 25 выходы формировател  11 строб-сигналов, выход 26 мультивибратора, выход 27 счетчика, первый 28, второй 29 и третий 30 выходы, третий 31 и четвертый 32 входы формировател  длительности циклов, входы синхронизации 33, адресные 34 и информационные 35 входы накопител .

Формирователь 11 строб-сигналов содержит второй 36 и третий 37 триггеры, первый элемент И 38 и первый элемент задержки 39. На фиг. 2 обозначены второй вход 40 первого элемента И и второй установочный вход 41 второго триггера.

Формирователь 12 длительности циклов содержит четвертый 42 и п тый 43 триггеры, второй элемент И 44, элемент ИЛИ 45 и второй элемент И-НЕ 46.

Формирователь 1 синхросигналов содержит мультиплексор 47, генератор 48 сигналов ждущего типа, второй элемент задержки 49, первый 50 и второй 51 делители частоты, предназначенные дл  делени  частоты на п ть, третий 52 и четвертый 53 делители частоты, предназначенные дл  делени  частоты на два. На фиг. 4 обозначены входы 54 формировател .

Блок 2 местного управлени  содержит формирователь 55 сигналов вь1бора микросхем с выходом 56, формирователь 57 сигналов синхронизации, формирователь 58 сигналов записи/считывани , формирователь 59 сигналов «Прием данных, формирователь 60 сигналов «Прием адреса регенерации, формирователь 61 сигнала «Прием адреса записи/считывани , формирователь 62 сигнала «Прием данных из накопител  и формирователь 63 сигнала «Считывание данных на выход устройства. На фиг. 5 обозначены входы 64 синхронизации и входы 65 управлени  блока 3 согласовани .

Блок 3 согласовани  содержит усилители 66, 67 и 68, первый 69 и второй 70 адресные коммутаторы, первый 71 и второй 72 информационные регистры. На фиг. 5 обозначены также информационные .выходы 73 накопител , информационные выходы 74 устройства и выходы 75 счетчика.

На фиг. 6 обозначены строб-сигналы (фиг. 6, а) на выходе триггера 36, сигналы обращени  в режиме записи и считывани  (фиг. 6, б) на входах 1, сигналы (фиг. 6, в) на пр мом выходе триггера 42, сигналы (фиг. 6, г) на четвертом входе 32 блока 12,

сигналы (фиг. 6, д) на выходе 31 блока 1, строб-сигналы регенерации (фиг. 6, е) на выходе 29 блока 12 и сигналы (фиг. 6, ж) на третьем -выходе 30 блока 12.

Динамическое запоминающее устройство работает следующим образом.

Динамическое запоминающее устройство (ЗУ) оперирует в работе следующими входными сигналами: а) при обращении к ЗУ по входам 15 поступают запросы на запись или считывание; б) при внешнем управлении

° регенерацией информации по первому управл ющему входу 19 подаетс  отрицательный потенциальный сигнал «Внешний запуск регенерации, а по второму управл ющему входу 20 - отрицательный потенциальный

5 сигнал «Управление регенерацией.

Устройство может работать в трех режимах: синхронном (запросы на обращение при записи или считывании не совпадают во времени с циклами регенерации); асинхронном (запросы на обращение совпадают

° во времени с циклами регенерации); в режиме прерывани  регенерации при совпадении во времени запросов на обращение с процессом регенерации последний прерываетс  сигналом низкого логического уровн  «Уп5 равление регенерацией на врем , необходимое дл  записи или считывани  некоторого массива информации.

В зависимости от режима работы устройство вырабатывает сигнал «Готовность на выходе 30 дл  синхронизации с внешним

0 устройством и сигнал «Зан то на выходе 25. Перед началом работы динамического ЗУ внешним сигналом начальной установки «Сброс все позиционные элементы (триггеры , счетчики) устройства устанавливаютс  в исходное положение.

5 Затем по входу 15 поступают запросы н запись или считывание информации, а также (в случае модульного варианта выполнени  ЗУ) код адреса данного модул . Код адреса в блоке 14 индентифицируетQ с  с установленным здесь контрольным кодом . При совпадении этих кодов вырабатываетс  разрешение, при котором формируютс  следующие выходные сигналы блока 14: при запросах на запись на выходе 16 вырабатываетс  сигнал «Запись и поступает на первый управл емый вход блока 2; при запросах на считывание на выходе 17 вырабатываетс  сигнал «Считывание, поступающий на второй управл емый вход блока 2; дл  каждого из указанных выще

Q запросов на выходе 18 вырабатываетс  сигнал «Обращение, который поступает на первый вход элемента И-НЕ 46. ,

Передним фронтом этого сигнала определ етс  начало работы устройства в синхронном режиме.

5 В этом случае с пр мого выхода триггера 36 передаетс  состо ние «О (см. фиг. 6, а) на первый вход элемента ИЛИ 45, инвертируетс  на его выходе й в качестве

разрешающего потенциала поступает на третий вход элемента И-НЕ 46. Второй вход элемента И-НЕ 46 в этот момент также находитс  в состо нии «1 (фиг. 6, г). Поэтому непосредственно по фронту сигнала «Обращение срабатывает элемент И-НЕ 46, опрокидываетс  триггер 42, что соответствует началу t, цикла записи или считывани  (см. фиг. 6, в).

По фронту сигнала с выхода триггера 42 формирователь 1 начинает формировать серию синхросигналов на выходах 54 до момента образовани  короткого сигнала на его выходе 31. Предществующий этому сигнал (см. фиг. 6, г) на выходе 32 поступает через элемент И-НЕ 46 на счетный вход триггера 42 и, воздейству  задним фронтом, устанавливает этот триггер в- исходное состо ние .

Этим моментом времени iz (см. фиг. 6, в) определ етс  конец цикла записи или считывани .

Аналогичным образом работает устройство при втором запросе на обращение (моменты времени tj и t4, см. фиг. 6, в). При этом длительность 1ц цикла записи или считывани  остаетс  посто нной при стабильной работе, формировател  1 (см. фиг. 1 и фиг. 4) и не зависит от длительности сигнала «Обращение, т. е.

, t4-t3

По окончании цикла записи или считывани  срабатывает триггер 43, определ   начало (моменты t, tj, см. фиг. 6, ж) сигнала «Готовность, поступающего на управл ющий выход 30 устройства, а также на установочный вход триггера 42. Этим сигналом сообщаетс  внещнему устройству разрещение на сн тие запроса на обращение на входе 15, при этом на установочный вход триггера 43 с выхода 18 блока 14 передаетс  состо ние «О, при котором возвращаетс  триггер 43 в исходное состо ние (моменты t,, t, фиг. 6, ж). Кроме того, св зь инверсного выхода триггера 43 с установочным входом триггера 42 обеспечивает устойчивость последнему при асинхронном режиме работы.

Следующий момент работы св зан с осуществлением регенерации всех строк ЗМД накопител  4 на интервале строб-сигнала регенерации (см. фиг. 6, а), который с необходимым периодом следовани  Те вырабатываетс  триггером 36 формировател  11, причем с инверсного выхода триггера 36 сигнал уровн  «О поступает на выход 25 устройства в качестве сигнала «Зан то, а с пр мого, выхода 23 сигнал с уровнем «1 - на первый вход элемента ИЛИ 45 и первый вход элем.ента И 44 дл  управлени  работой блока 12.

Срабатывание триггера 36 осуществл етс  либо по фронту сигнала «Внещний запуск на входе 19, либо по фронту сигнала с выхода мультивибратора 6.

Сигналом с выхода дифференцирующего элемента 5 опрокидываетс  триггер 7, при этом состо ние его инверсного выхода устанавливаетс  в «О и блокирует элемент ИНЕ 13.

При этом сигналы с выхода 31 формировател  1 за врем  строб-сигнала регенерации не проход т через элемент И-НЕ 13 на вход элемента И 38. Таким образом, устран етс  преждевременный сброс формировател  И. Мультивибратор 6 блокирован по входу 20 состо нием «О.

Во втором случае, когда период регенерации задаетс  мультивибратором 6, состо ние «1 установлено на входах J9 и 20.

Начало процесса регенерации наступает в момент отрицательного перепада сигнала на выходе мультивибратора 6, которым опрокидываетс  триггер 36, причем элемент ИНЕ 13 блокирован.

В обоих рассмотренных случа х конец строб-сигнала регенерации определ етс  в момент отрицательного перепада напр жени , возникающего на выходе счетчика 8 после регенерации всех строк ЗМД накопител  4.

При этом функционирование формировател  11 происходит в следующей последовательности .

Вначале срабатывает триггер 37, затем устанавливаетс  триггер 36 в исходное состо ние в результате воздействи  на его вход через элемент И 38 состо ни  «О с инверсного выхода триггера 37. С помощью обратной св зи триггера 36 через элемент задержки 39 с установочным входом триггера 37 он также возвращаетс  в исходное состо ние. На этом процесс формировани  строб-сигнала регенерации заканчиваетс . Циклы регенерации во врем  действи  стробсигнала регенерации (см. фиг. 6, е) вырабатываютс  с помощью элемента И 44, при этом первый цикл регенерации дл  указанного случа  определ етс  положительным перепадом строб-сигнала регенерации.

Выходной сигнал элемента И 44 по выходу 29 поступает на четвертый управл ющий вход блока 2, включа  его в работу В режиме регенерации.

При этом сигнал, определ ющий конец цикла (см. фиг. 6, а), с первого управл ющего выхода 31 формировател  1 поступает на вход элемента И 44 дл  блокировки.

Длительность этого сигнала определ ет интервал следовани  циклов регенерации.

На выходах 75 счетчика 8 образуетс  код адреса, обеспечивающий последовательный выбор всех строк ЗМД накопител  4 дл  осуществлени  в них регенерации информации .

В следующем режиме работы запросы на обращение (см. фиг. 6,6) совпадают с процессом регенерации (строб-сигнал регенерации , фиг. 6, а) в момент времени (см. фиг. 6,в).

Первый запрос (сигнал «Обращение, фиг. 6, б) опережает начало формировани  строб-сигнала регенерации (см. фиг. 6, а) и блок 12 (аналогично описанному выше) формирует цикл (см. фиг. 6, в).

По вление строб-сигнала регенерации при этом не приводит к срабатыванию элемента И 44, так как он заблокирован состо нием «О инверсного выхода триггера 42, т. е. в этом случае формирование цикла регенерации задерживаетс . Блокирован и элемент И-НЕ 46. И только в момент отрицательного сигнала, поступающего в конце цикла с выхода 31 формировател  1, выход элемента ИЛИ 45 возвращаетс  в состо ние «1, что вызывает срабатывание элемента И-НЕ 46, вслед за чем следует опрокидывание триггера 42 и сн тие блокировки элемента И 44. По окончании сигнала на выходе 31 блока 1 на выходе элемента И 44 формируетс  начало цикла регенерации (момент tq фиг. 6, е) конец которого, как и в предыдущем случае, устанавливаетс  по началу нового сигнала на выходе 31 (момент tio , фиг. 6, е).

В св зи с тем, что блокировка элемента И 44 осуществл етс  сигналом, посто нной длительности, задержка в формировании циклов регенерации не превышает это значение независимо от длительности сигнала «Обращение. При максимальной частоте запросов на обращение длительность стробсигнала регенерации удваиваетс  по отношению к рассмотренному случаю, когда процесс регенерации не совпадает во времени с запросами на обращение.

Сигнал «Готовность вырабатываетс  по окончании цикла записи или считывани  с максимальной в этом случае задержкой, равной нормализованному значению длительности цикла, что удовлетвор ет условию «прозрачности циклов регенерации со стороны внешнего устройства, взаимодействующего с описываемым устройством.

Прерывание регенерации осуществл етс  по внешнему управл юдцему сигналу «Управление регенерацией на входе 20. При этом на интервале данный сигнал низкого логического уровн  блокирует мультивибратор 6, одновременно измен   состо ние его выхода в «Ь.

В то же врем  этим сигналом на входе 20 снимаетс  блокировка элемента И-НЕ 13, причем начало прерывани  осуществл етс  в момент сигнала, поступающего по выходу 32 через элемент И-НЕ 13 на вход элемента И 38.

Таким образом, исключаетс  прерывание цикла регенерации до его полного завершени .

Формир9ватель 1 синхросигналов работает следующим образом.

По переднему фронту входного сигнала мультиплексор 47 формирует разрешение на включение генератора 48, работающего

в ждущем режиме, который вырабатывает на пр мом и инверсном выходах серию стандартных сигналов, сдвинутых по фазе на значение «П относительно друг друга.

Сигналы с пр мого выхода генератора 48 поступают на счетный вход делител  50 частоты на п ть. По отрицательному фронту этих сигналов делитель 50 последовательно переключаетс , образу  на своих выходах первую последовательность синхросигналов. Сигналы с первого пр мого выхода делител  50 поступают на счетный вход делител  52 частоты на два, который срабатывает по отрицательному фронту этих сигналов . Делитель 51 срабатывает от сигналов, поступающих с инверсного выхода генератора 48. Делители 51 и 53 вырабатывают вторую последовательность сигналов, сдвинутую по фазе на значение «П относительно первой последовательности сигналов.

Сигнал с выхода 32 после задержки на элементе 49 сбрасывает все делители 50- 53 в исходное состо ние.

Последовательности сигналов на выходах делителей 50-53 позвол ют сформировать все необходимые временные диаграммы сигналов дл  управлени  существующими интегральными запоминающими микросхемами (статическими и динамическими).

Количество входов мультиплексора 47 может быть увеличено, например, при наращивании количества интегральных запоминающих  чеек в составе накопител  4.

Оптимальное согласование с быстродействием запоминающих интегральных микросхем может быть достигнуть путем регулировки ждущего генератора 48.

Технико-экономические преимущества предложенного динамического ЗУ и формировател  синхросигналов заключаютс  в их более высоких быстродействии и надежности по сравнению с прототипом.

40

Claims (2)

1. Динамическое запоминающее устройство , содержащее накопитель, мультивибратор , счетчик, блок местного управлени ,

формирователь синхросигналов, блок управлени  регенерацией, входы которого  вл ютс  входами обращени  устройства, и блок согласовани , одни из входов и выходов которого  вл ютс  адресными входами, информационными входами и выходами

устройства, а другие входы и выходы подключены соответственно к выходам блока местного управлени , к одним из выходов счетчика, к информационным выходам, входам синхронизации, адресным и информационным входам накопител , причем первый и второй управл емые входы блока местного управлени  соединены соответственно с первым и вторым выходами блока управлени  регенерацией, одни из выходов формировател  синхросигналов подключены соответственно к информационным входам блока местного управлени  и к счетному входу счетчика, отличающеес  тем, что, с целью повышени  быстродействи  и надежности устройства, оно содержит формирователь строб-сигналов, формирователь длительности циклов, первый триггер, дифференцирующий элемент и первый элемент И-НЕ, причём первый и второй входы формировател  длительности циклов соединены соответственно с третьим выходом блока управлени  регенерацией и с первым выходом формировател  строб-сигналов, а третий и четвертый входы - с другими выходами формировател  синхросигналов, первый вход которого подключен к третьему управл ющему входу блока местного управлени  и первому выходу формировател  длительности циклов, второй выход которого соединен с четвертым управл емым входом блока местного управлени , вторым входом формировател  синхросигналов и управл емым входом счетчика другой выход которого подключен к первому входу формировател  строб-сигналов, второй , третий и четвертый входы которого соединены соответственно с выходом первого элемента И-НЕ, с выходом мультивибратора, с выходом дифференцирующего элемента и первым входом первого триггера, второй вход которого подключен к второму выходу формировател  строб-сигналов, а инверсный выход - к пр мому входу первого элемента И-НЕ, первый и второй инверсные входы которого соединены соответственно с четвертым входом формировател  длительности циклов и с входом мультивибратора, входы дифференцирующего элемента и мультивибратора и третьи выходы формировател  строб-сигналов и -формир овател  длительности циклов  вл ютс  соответственно входами запуска и управл ющими выходами устройства. 2. Устройство по п. 1, отличающеес  тем, что формирователь строб-сигналов содержит второй и третий триггеры, первый элемент И и первый элемент задержки, вход которого подключен к пр мому выходу второго триггера, а выход - к установочному входу третьего триггера, инверсный выход которого соединен с первым входом первого элемента И, выход которого подключен к первому установочному входу второго триггера , пр мой выход которого, выход первого элемента И и инверсный выход второго триггера  вл ютс  соответственно первым, вторым и третьим выходами формировател , входами с первого по четвертый которого  вл ютс  соответственно счетный вход третьего триггера, второй вход первого элемента И, второй установочный и счетный входы второго триггера. 3.Устройство по пп. 1 и 2, отличающеес  тем, что формирователь длительности циклов содержит четвертый и п тый триггеры, второй элемент И, элемент ИЛИ и второй элемент И-НЕ, первый вход которого, входы элемента ИЛИ и второй вход второго элементы И-НЕ  вл ютс  соответственно входами спервого по четвертый формировател , выходами которого  вл ютс  пр мой выход четвертого триггера, выход второго элемента И и инверсный выход п того триггера, причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым входами второго элемента И, третий вход которого подключен к инверсному выходу четвертого триггера, пр мой выход и установочный вход которого соединены соответственно со счетным входолт и инверсным выходом п того триггера, установочный вход которого подключен к первому входу второго элемента И-НЕ, третий вход которого соединен с выходом элемента ИЛИ, а выход - со счетным входом, четвертого триггера. 4.Формирователь синхросигналов, содержащий делители частоты, второй элемент задержки и генератор сигналов, пр мой и инверсный выходы которого подключены соответственно к счетным входам первого и второго делителей частоты, отличающийс  ° Целью повыщени  быстродействи  и надежности формировател , он содержит мультиплексор, первый и второй входы которого  вл ютс  соответственно первым и вторым входами формировател , выход мультиплексора соединен с входом генератора сигналов, а управл емый вход - с установочными входами делителей частоты и выходом второго элемента задержки, вход которого подключен к одному из инверсных выходов второго делител  частоты, причем счетные входы третьего и четвертого делителей частоты соединены соответственно с одними из пр мых выходов первого и второго делителей ч.астоты, другие пр мые и инверсные выходы которых, выходы третьего и четвертого делителей частоты и выход второго элемента задержки  вл ютс  выходами формировател . Источники информации, прин тые во внимание при экспертизе 1.Приборы и техника эксперимента. 1978, № б, с. 41-45. 2.Патент США № 379D961, кл. G 11 С 11/34, 1974 (прототип).

2. В помощь радиолюбителю. Вып. 52, М., ДОСААФ, 1976, с. 41-53 (прототип).

fui.S