SU1424136A1 - Синхрогенератор - Google Patents

Abstract

Изобретение относитс  к телевидению . Цель изобретени  - упрощение устр-ва. Синхрогенератор содержит за- даюишй г-р 1, счетчики 2 и 3, блоки 4 и 5 посто нной пам ти (КПП), буферные регистры 6 и 7 и триггер 8 с установочным входом 9. Цель достигаетс  путем сокращени  объема пам ти БПП 4 и 5. Это обеспечиваетс  установкой такого режима работы, при котором считывание информации возможно только на врем  действи  кадровых гас щих импульсов. 2 ил.

Description

фиеЛ

Изобретение относитс  к технике телевидени  и может быть использовано дл  формировани  телевизионных синхросигналов ,

Цель изобретени  - упрощение устройства путем сокращени  объема па м ти блоков посто нной пам ти.

На фиг.1 представлена электричес ха  структурна  схема предлагаемого синхрогенератора; на фиг.2 - временные диаграммы, по сн ющие его работу.

Синхрогенератор (фиг.I)содержит задающий генератор 1, первый и вто рой счетчики 2 и 3, первый и второй блоки 4 и 5 посто нной пам ти, первый и второй буферные регистры 6 и 7, триггер 8, установочный вход 9.

Синхрогенератор работает следующим образом.

Первый и второй блоки 4 и 5 посто нной пам ти с организацией 256А4 бит содержат по две области пам ти, В первом блоке 4 в первой области пам ти хранитс  информаци , соответствую- ща  режиму развертки строки (фиг.2а- г), а во второй - режиму развертки полустроки (фиг.2д - з). В первом случае при считьпвании информации формируютс  соответственно временные HHTepBar  ы, эквивалентные длительности строчного гас щего импульса (СГИ), строчного синхроимпульса (ССП), развертки строки, а во втором случае формируютс  соотпетственно временные интервалы, эквивалентные длительности уравнивакг щего импульса дл  образовани  врезок, развертки половины строки.

Режим считывани  содержимого пер- вого блока 4 задаетс  одаим из выходных сигналов первого буферного регистра 4, предварительно формируемым на выходе второго блока 5, Этот сигнал модифицирует адрес первого блока 4 пам ти, обеспечива  доступ ко второму в области пам ти.

Во втором блоке 5 пам ти имеютс  две области дл  четного (фиг.2п --н) и нечетного (фиг,2о - с) полукадров. Дл  каждого из полукадров на выходах второго блока 7 при считывании инфор-, мации формируютс  соответственно временные интервалы дл  кодировани  цве- ТОБОЙ синхронизации, временные интервалы , эквнвапентные длительности уравнивающих импульсов и врезок, кадрового синхроимпульса, а также импульс установки в О второго счетчика 3,

,

fg

15

0

5 Q

Q с

5

Посредством импульса установки в О второго счетчика 3, формируемого на одном из выходов второго буферного регистра 7, осуществл етс  также изменение состо ни  триггера 8, если 110 его установочному входу 9 разрешена чересстрочна  развертка.

Во втором блоке 5 пам ти области четного и нечетного полукадров хран тс  соответственно в  чейках адреса 0-127 и 128-255; старшим разр дом адреса можно обеспечить доступ к одному из них. Переключение осуществл етс  посредством изменени  выходного сигнала триггера 8,  вл ющегос  Т- триггером. Изменение состо ни  триггера 8 и выбор поочередно четных и нечетных полукадров возможны только тогда, когда по установочному входу 9 триггера 8 разрешена чересстрочна  развертка, В противном случае т.е. когда по установочному входу 9 и триг гера.8 задан режим прогрессивной развертки , состо йие триггера В фиксировано и не зависит от входных сигналов , поступающих на счетный вход В зависимости от значени  фиксированно го выходного напр жени  триггера 8 (О или 1) в режиме прогрессивной развертки формируютс  синхросигналы, соответствующие либо только четным, либо только иечетным полукадрам.

Кадровые гас щие импульсы (КГИ) генерируютс  на вьпсоде старшего (9-го разр да) второго счетчика 3, Их воздействие на вход второго блока 5 обеспечивает такой режим работы, когда считывание информации возможно только на врем  действи  ГКИ, Тем самым осуществл етс  экономи  объема пам ти второго блока пам ти.

Первый счетчик  вл етс  семиразр дным . Установка в О первого и второго счетчиков 2 и 3 происходит с помощью импульсов, поступающих с выхода первого блока 4 посто нной пам ти или с выхода первого буферного регистра 6 соответственно. Первый и второй буферный регистры 6 и 7 используютс  с целью устранени  динамических погрешностей , обусловленных переходными процессами в первом и втором блоках 6 и 7 и временными задержками сигналов в схеме. Запись информации с их выходов в первый и второй буфер- ныв регистры 6 и 7 производитс  по заднему фронту синхронизирующих им пульсов, в то врем  как счет в перBOM и втором счетчиках 2 и 3 осу- ществл етс  по переднему фронту соот- ветствук птс тактовых импульсов, ющий генератор 1 с кварцевой стабили -. зацией частоты вырабатьшает импульсы с периодом, не превышающим минимальный интервал, определ емым телевизионным стандартом. Тактова  частота задающего генератора 1 может быть выбрана кратной строчной, например 2 МГц,

Тактовые импульсы с выхода задающего генератора 1 поступают на счет-

При достижении вторым счетчиком 3 значеин  322 на выходе второго блока 5 и соответствующем выходе второго буферного регистра 7 формируетс  сигнал , устанавливающий в О второй счетчик 3.

Claims (1)

1. Формула изобретени 

   Синхрогенератор, содержавши последовательно соединенные задающий генератор , первый счетчик, первый блок посто нной пам ти и Чтервый буферный регистр, первый, второй и третий вы

   ный вход семиразр дного первого счет- is ходы которого  вл ютс  первыми выходачика 2, Первый счетчик 2 считьшает содержимое первого блока А, При отсутствии управл ющего сигнала с выхода второго буферного регистра 7, что соответствует режнму развертки строки, на выходах первого блока 4 формируютс  временные интервалы, эквивалентные СГИ и ССИ, При этом на его соответствующем выходе через временной интервал, соответствующий длительности строки (6А мкс), формируетс  сигнал, устанавливающий первый счетчик 2 в исходное (нулевое) состо ние . Последний адресует первому блоку А нулевой адрес и на его выходе вновь восстанавливаетс  исходный вровень. Сигнал с выхода первого блока А  вл етс  одновременно тактовым импульсом дл  второго счетчика 3, Только после подсчета вторым счетчиком 3 первых 256 тактовых импульсов (четных или нечетных строк) на выхо-i де старшего разр да формируютс  КГИ, разрешающие считывание содержимого второго блока 5, Сгенерированный на его выходе сигнал обеспечивает доступ ко второй области пам ти первого блока А, т,е, разрешает формирование

   20

   25

   30

   35

   40

   ни синхрогенератора, последовательно соединенные второй счетчик, второй блок посто нной пам ти и второй буферный регистр, первый, второй и третий выходы которого  вл ютс  вторыми выходами синхрогенератора, при этом второй выход второго буферного регистра соединен с вторым входом пер вого блока посто нной пам ти, выход управлени  которого соединен с входом установки в О первого счетчика , а выход задающего генератора соединен с входом управлени  первого буферного регистра, отличающийс  тем, что, с целью упрощени  устройства путем сокращени  объема пам ти блоков посто нной пам ти введен триггер, установочный вход которого  вл етс  входом задани  вида развертки, а счетный вход объединен с входом установки в О второго счетчика и соединен с четвертым выходом второго буферного регистра, а выход соединен с вторым входом второго блока посто нной пам ти, выход управле -, ни  первого блока посто ниой пам ти соединен со счетным входом второю счетчика, второй выход которого  вл етс  третьим выходом синхрогенерввременных интервалов полустроки (уравнивающих импульсов и врезок). На этом тора, с входом управлеии  второго бу- интервале тактирование второго счет-ферного регистра и с третьим вxoдo l чика 3 происходит с периодом 32 мкс,второго блока посто нной пам ти.

   0

   5

   0

   5

   0

   ни синхрогенератора, последовательно соединенные второй счетчик, второй блок посто нной пам ти и второй буферный регистр, первый, второй и третий выходы которого  вл ютс  вторыми выходами синхрогенератора, при этом второй выход второго буферного регистра соединен с вторым входом пер вого блока посто нной пам ти, выход управлени  которого соединен с входом установки в О первого счетчика , а выход задающего генератора соединен с входом управлени  первого буферного регистра, отличающийс  тем, что, с целью упрощени  устройства путем сокращени  объема пам ти блоков посто нной пам ти введен триггер, установочный вход которого  вл етс  входом задани  вида развертки, а счетный вход объединен с входом установки в О второго счетчика и соединен с четвертым выходом второго буферного регистра, а выход соединен с вторым входом второго блока посто нной пам ти, выход управле -, ни  первого блока посто ниой пам ти соединен со счетным входом второю счетчика, второй выход которого  вл етс  третьим выходом синхрогенерв тора , с входом управлеии  второго бу- ферного регистра и с третьим вxoдo l второго блока посто нной пам ти.

   0123П20 1М

   а / плгlJmллллJlГlЛJlллnлл пш

   « /«

   а 1т 1 Шлллш1Г1гиг гц1

   , 5S

   inj

   е г

   ж 3

   и

   ШЛЛШШМЛШШШШШ1Г1ЛПЛЛПЯГ1ЛШУ/

   г

   ери г. г

   , 5Sff«

   injiTuinjuimirLnjijmjiJL

   Г1

   V

   гт