SU1487022A1 - Устройство для отображения графической информации - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для вывода графической информации из ЭВМ. Цель изобретения — расширение области применения устройства за счет возможности сдвига изображения — достигается введением сумматора, седьмого счетчика, третьего дешифратора, восьмого счетчика, тринадцатого триггера, второго и третьего мультиплексоров, элемента ИЛИ, элемента И—ИЛИ, двух одновибратороз и соответствующих функциональных связей. Изобретение позволяет осуществлять сдвиг изображения вверх или вниз при превышении размера кадра, а также производить запись или чтение информации в режиме прямой адресации. 3 ил.

вый дешифратор (адреса) 13, блок 14 управления, первый счетчик (строк для записи) 15, второй счетчик (строк для чтения) 16, третий счетчик (столбцов для записи) 17, четвертый счетчик (столбцов для чтения) 18, пятый счетчик 19, сумматор 20, первый мультиплексор 21, блок 22 памяти, регистр сдвига 23, генератор 24 импульсов, шестой счетчик 25, второй дешифратор 26, седьмой счетчик 27, третий дешифратор 28, восьмой счетчик 29, первый — тринадцатый триггеры 3042, первый элемент И 43, первый и второй мультиплексоры 44, 45, второй — четырнадцатый элементы И 46—58, элемент ИЛИ 59, элемент И—ИЛИ 60, одновибраторы 61 — 63, вход 64 начальной установки устройства, триггеры 65 и 66, элементы И 67 и 68.

Устройство обеспечивает побайтовый вывод информации из ЭВМ на экран растрово5Ц „„ 1487022

1487022

го дисплея под управлением программы. Циклы записи в ОЗУ происходят во время обратного хода луча по строке.

Вывод графической информации на экран дисплея осуществляется в двух режимах.

1. Последовательный вывод. Начиная с начала экрана информация по байтам непрерывно выводится до заполнения всего экрана, после чего переходит в режим сдвига.

2. Вывод с прямой адресацией. Каждый следующий байт информации выводится в заданное координатами место экрана.

Устройство обеспечивает изменение направления сдвига изображения при полном заполнении экрана графической информацией. Устройство позволяет читать побайтно содержимое ОЗУ о хранящейся графической информации по заданному адресу.

Записанный в ОЗУ байт отображается следующим образом: биты, значения которых равны единице, подсвечиваются; биты отображаются в виде последовательного ряда точек, при этом младший бит соответствует крайней левой точке последовательности, старший — крайней правой. Последовательности из каждых восьми точек выводятся на экран слева направо сверху вниз, подряд, без разрывов.

На фиг. 1 и 2 приведена структурная схема устройства, позволяющего отображать на экране растрового дисплея графическое изображение размером 512x256 точек.

Устройство работает следующим образом.

По сигналу «Сброс» устанавливаются в нулевое состояние триггеры 30—34, 42, 65 и 66, счетчики 15—19, 29. Блок 9 приемопередатчиков данных устанавливается в режим приема.

1. Вывод информации из ЭВМ.

По программе, заложенной в памяти ЭВМ, центральный процессор помещает адрес устройства на входе 2, стробирует его сигналом по входу 5 и по сигналу на входе 3 выполняет цикл чтения. Адрес поступает через входные приемники 10 на дешифратор 13 адреса, на выходе которого формируется сигнал, по которому на выходе элемента И 68 формируется сигнал информаций ЭВМ о том, что устройство готово принять байт информации.

Центральный процессор помещает адрес устройства на входе 2, на входе данных 1 — байт данных и стробирует его сигналом 5. По сигналу на входе 4 происходит вывод байта данных из мини-ЭВМ, при этом на выходе дешифратора 13 формируется сигнал \¥Κϋ, если идет обращение к регистру 11 данных записи, или сигнал АУКС, если идет обращение к блоку 14. управления. При обращении к регистру 11 по Сигналу У/КО происходит фиксирование байта данных в

регистре 11, на выходе триггера 66 устанавливается сигнал готовности данных (ГТД). С выхода регистра 11 информация поступает на вход блока 22 памяти, на входы предварительной установки счетчиков 15 и 17. Если передается байт графической информации, то данные записываются в блок 22 памяти, если передаются координаты байта в режиме прямой адресации, то данные записываются в счетчики 15 и 17. При записи данных формируется сигнал — «Данные приняты» (ДП) и по заднему фронту этого сигнала,' поступающего на С-вхоц триггера 66, снимается сигнал ГТД.

По сигналу ХУКС формируются сигналы АДР и НПР, если установлены разряды ОО, 01 на входе данных.

2. Работа устройства в режиме регенерации изображения.

Для регенерации изображения на экране видеотерминала необходимо в течение длительности каждого кадра вывести на зк ран все содержимое блока 22 памяти.

Режим регенерации осуществляется следующим образом..

Временная диаграмма обращения к блоку памяти начинает разворачиваться с приходом импульса ТО со второго дешифратора 26 на 5-вход триггера 41. На выходе триггера формируется активный сигнал ОСГИ. который подключает к адресным входам А блока 22 памяти выходы счетчика 18. Импульс с дешифратора 26 на входе триггера 38 устанавливает активный уровень сигнала КА5, который стробирует адрес строки памяти. Импульс Т2 с дешифратора 26 переводит сигнал ЦСЕ1 в пассивный уровень, после чего мультиплексор 21 подключает к адресным входам блока 22 памяти счетчик

16. Импульс ТЗ с дешифратора 26 на входе триггера 37 устанавливает активный сигнал САЗ, который стробирует адрес столбцов памяти. После того, как САЗ стал активным, на выходах блока 22 памяти появляется байт данных, хранящийся там по введенному адресу. К этому времени импульс Т4 с дешифратора 26 поступает на вход триггера 36 и устанавливает сигнал, которым регистр 23 сдвига переводится в режим параллельной записи. Импульс Тб с дешифратора 26 снимает активный сигнал на выходе триггера 36 и переводит регистр 23 в режим «Сдвиг влево», в течение следующих восьми периодов генератора 8 бит последовательно выдвигаются из регистра, начиная с младшего. Импульс Т5 снимает активный уровень сигнала КА5. Импульс Тб с дешифратора 26 снимает активный уровень сигнала САЗ. Кроме того, этот импульс поступает на вход элемента И 54 и при наличии активного сигнала на другом его входе формирует сигнал, инкрементирующий счетчики регенерации 18 и 16. С приходом очередного импульса ТО. Все повторя1487022

ется сначала. Режим регенерации осуществляется до тех пор, пока сигнал на выходе элемента И 55 активный. Он становится пассивным во время обратного хода луча по кадру или по строке.

3. Работа устройства при приеме и записи информации.

Прием и запись информации в устройство возможны в двух режимах — последовательного ввода и "прямой адресации.

В режиме последовательного ввода при формировании сигнала ГТД байт данных поступает на информационные входы блока 22 памяти. Сигнал ГТД поступает на вход элемента И 57 и удерживается активным, пока данные не будут записаны в блок 22 памяти. На другой вход элемента И 57 поступает сигнал с выхода триггера 40, разрешающего запись данных в блок 22 памяти во время обратного хода луча. С началом обратного хода луча по строке по сигналу ТО на выходе триггера 34 формируется сигнал ДП, этот сигнал поступает и на вход элемента И 52, на другой вход которого поступает разрешающий сигнал с инверсного выхода триггера 32, и на выходе элемента И 52 формируется сигнал записи ^УКО. С началом обратного хода сигнал на выходе элемента И 55 становится пассивным. По сигналу ТО на выходе триггера 35 устанавливается сигнал ОСЕ2, а на выходе триггера 41 — сигнал ОСЕ 1. К адресным входам блока 22 памяти подключается счетчик 17. По импульсу Т1 формируются сигналы КА5 и Е\УК. По сигналу Е\УК в блок 22 памяти заносится информация.

Импульс Т2 с дешифратора 26 снимает активный сигнал ОСЕ1, подключая тем самым к адресным входам блока 22 памяти выходы сумматора 20. Выходные сигналы сумматора представляют собой сумму выходных сигналов счетчиков 15 и 19. Импульс ТЗ с дешифратора 26 формирует активный сигнал СА5.

В режиме прямой адресации перед выводом байта данных графической информации в устройство передается признак прямой адресации, при этом формируется сигнал АДР, затем выводится информация, определяющая позицию байта графической информации в строке, которая заносится в счетчик

17. В следующем цикле выводится информация, определяющая номер строки на экране дисплея (заносится в счетчик 15), и в третьем цикле вывода передается байт, содержащий графическую информацию, которая заносится по указанному адресу и будет отображаться в заданном мест? экрана.

Цикл вывода и записи информации в блок 22 памяти при этом ничем не отличается от обычного режима записи.

4. Работа устройства в режиме чтения ОЗУ.

Режим чтения позволяет центральному процессору читать побайтно информацию. Хранящуюся в блоке 22 памяти устройства. Для этого в режиме прямой адресации задается адрес ячейки, из которой необходимо прочитать информацию. Этот адрес по сигналам \νΚΒ и \νΡ5 помещается в счетчики 17 и 15, после чего центральный процессор выполняет цикл чтения регистра 12 данных. При этом сигналом на выходе дешифратора адреса 13 блок 9 приемопередатчиков переключается в режим передачи.

Запись информации с выхода регистра 23 в регистр 12 происходит во время обратного хода луча по заднему фронту сигнала с выхода элемента И 58.

5. Работа устройства в режиме сдвига.

Режим обеспечивает построчный сдвиг изображения вверх после заполнения последней строки экрана или вниз после заполнения верхней строки экрана.

Направление режима задается уровнем сигнала НПР на выходе блока 14 сдвига. Низкому уровню сигнала НПР соответствует направление вверх, высокому уровню — направление вниз. Уровень сигнала НПР запоминается в триггере 65.

После сигнала «Сброс» 64 сигнал НПР имеет низкий уровень. При этом в режиме последовательного вывода графической информации изображение выводится с левой верхней части экрана слева направо сверху вниз. Когда счетчики 17 и 15 переберут все адреса блока 22 памяти и вернутся в состояние «0», что означает, что экран дисплея полностью заполнен, на выходе переноса счетчика 15 появляется импульс. Этот импульс поступает на один из входов элемента И—ИЛИ 60, триггер 30 устанавливается в единичное состояние, при этом на выходе одновибратора 61 формируется короткий импульс, которым триггер 31 устанавливается в единичное состояние.

При первом же очередном цикле записи сигнал с выхода мультиплексора 45 поступает на вход «—1» счетчика 15 и декрементирует его. Сигнал с выхода элемента 46 поступает на вход « + 1» счетчика 29 и инкрементирует его, а также инкрементирует счетчик 16.

Поскольку счетчик 15 перед этим находился в нулевом состоянии, то после декрементирования на выходе его устанавливается код — все единицы.

В результате во время регенерации изображения графическая информация на экране сдвигается на одну строку вверх. При этом верхняя строка экрана перемещается на место последней строки.

После первого и последующих сдвигов

физический адрес заносимого байта в блок

22 памяти и адрес отображения этого байта на экране дисплея не совпадают. Под фи1487022 7

зическим адресом байта понимается код на выходе счетчика 17 и на выходе сумматора

20; под адресом· отображения -..... положение

байта графической информации в строке, а строки — в кадре изображения. В нашем примере в строке находится 64 байта и 256 строк в кадре. Для адресации любого байта достаточно задать номер байта в строке и номер строки в кадре.

Старшей частью кода физического адреса в режиме записи данных является сумма выходных кодов счетчиков 15 и 29, формируемая на выходе сумматора 20. После первого сдвига запись байта графической информации производится по нулевому физическому адресу, поскольку сумма выходных кодов счетчиков 15 и 29 равна нулю, а на экране байт графической информации отображается на последней 255 строке кадра (самая верхняя строка — нулевая). После второго сдвига код на выходе сумматора 20 равен единице и запись байта графической информации происходит по первому физическому адресу.

Если после нескольких сдвигов необходимо вывести байт графической информации в заданное место экрана, то в режиме прямой адресации задается адрес отображения, т.е. записывается в счетчик 17 код номера байта в строке, а в счетчик 15 — код номера строки но входам предварительной установки. При этом сумма выходных кодов счетчиков 15 и 29, формируемая на выходе сумматора 20, определяет физический адрес, который соответствует заданному адресу отображения.

При последовательном выводе с заданного адреса отображения, если информация выводится не на последнюю строку экрана, после записи в блок 22 памяти последнего байта в строке сдвига не происходит. Сигнал с АДР с выхода блока 14 во .время занесения адреса отображения в режиме прямой адресации устанавливает в нулевое состояние триггер 30, тем самым запрещая формирование импульсов на выходе одновибратора 61, и пока он находится в нулевом состоянии, сдвиг не происходит. В единичное состояние триггер 30 устанавливается при последующем цикле записи последнего байта в нижнюю строку экрана.

При изменении направления сдвига в триггер 65 записывается логическая единица, сигнал НПР принимает высокий уровень. При этом байты графической информации выводятся по строке слева направо, а по кадру — снизу вверх. При достижении верхней строки и ее заполнении, все изображение сдвигается на одну строку вниз. Нижняя строка перемещается на место верхней строки. В последующих циклах записи байта графическая информация выводится на верхнюю строку экрана. При записи послед8

него байта в строке происходит очередной сдвиг изображения на одну строку вниз.

Режим сдвига сверху вниз от сдвига снизу вверх отличается тем, что меняются местами управляющие сигналы инкрементирования — декрементирования счетчиков 15, 16 и 20. При любом направлении сдвига имеется возможность вывода по адресу отображения байта графической информации, а также чтения байта по заданному адресу отображения.

Таким образом, устройство записывает данные графической информации в блок 22 памяти емкостью в один кадр изображен ш и выводит их на экран дисплея, сдвигая изображение вверх или вниз при превышении графической информацией размера кадра изображения, а также производит запись или чтение байта информации из блока 22 по адресу отображения.

Синхронизирующие кадровые 7 и строчные 6 сигналы управляют блоком разве;, ток дисплея при отображении графической информации. Схема формирования сигналов 7 и 6 синхронизируется сигналами с дешифратора 26 и, следовательно, привязана ес времени к основным режимам записи, хранения и отображения графической информации.

Формирователь строчных синхронизирующих сигналов 6 состоит из счетчика 27. дешифратора 28, триггера 39 и одновибратора 62.

Код с выхода счетчика 27 поступает на дешифратор 28, подготавливая его к работе. В это время сигналы с выхода дешифратора 26 разворачивают диаграмму обращения к блоку 22 памяти, начиная с сигнала ТО, и, когда данные уже записаны в сдвиговый регистр 23, сигнал Т5 стробирует дешифратор 28. На выходе «1» дешифратора 28 появляется сигнал, с которого начинается прямой ход луча по строке. Одновременно начинается выдвижение битов из сдвигового регистра 23.

Прямой ход луча по строке осуществляется до тех пор, пока счетчик 27 не установится в положение «65», т.е. пока не выведутся на экран 64 байта графической информации. В этом положении с приходом сигнала Т5 на управляющий вход дешифратора 26 на выходе дешифратора появляется сигнал «65», который снимает сигнал на выходе триггера 39. Начинается обратных ход луча. Сигнал «65» также разрешает прохождение сигнала ГТД через элемент И 57. Счетчик 27 досчитывает до положения «94» и сигналом «94» с выхода дешифратора 28 запрещает дальнейшее прохождение сигнала ГТД через элемент И 57. Затем дешифрируется состояние счетчика 27 в положении «96», и сигнал «96» с выхода дешифратора 28 поступает на вход одновибратора 62. На выходе одновибратора формируется короткий им1487022

Ϊ0

пульс, которым счетчик 27 устанавливается в нулевое состояние. С приходом очередного импульса с выхода счетчика 25 начинается прямой ход луча следующей строки.

Формирователь кадровых синхронизирующих сигналов 7 состоит из счетчика 19, триггера 42 и одновибратора 63.

Счетчик 19 осуществляет подсчет сигналов 6. По сигналу «Сброс 64» счетчик 19 и триггер 42 устанавливаются в нулевое состояние, после чего начинается счет импульсов 6. При достижении счетчиком состояния «32» на выходе одновибратора 63 формируется короткий сигнал, которым счетчик 19 устанавливается в нулевое состояние, а триггер 42 — в единичное. Начинается прямой ход луча по кадру. Счетчик начинает подсчет импульсов 6 во время прямого хода луча йо кадру. С приходом 256—го импульса на выходе счетчика 19 формируется сигнал переноса, которым триггер 42 устанавливается в нулевое состояние. Начинается обратный ход луча по кадру. Во время обратного хода счетчик 19 считает до 32 и импульсом с одновибратора триггер 42 снова устанавливается в единичное состояние. На его выходе формируется сигнал 7. Начинается прямой ход луча следующего кадра.

Claims (1)

1. Формула изобретения

   Устройство для отображения графической информации, содержащее с первого по четырнадцатый элементы И, с первого по двенадцатый триггеры, блок приемников адреса, блок приемопередатчиков данных^ регистр данных записи, регистр данных чтения, регистр сдвига, блок памяти, первый и второй дешифраторы, первый мультиплексор, с первого по шестой счетчики, блок управления, генератор импульсов, выход которого соединен со счетным входом шестого счетчика, с управляющим входом второго дешифратора, тактовым входом регистра сдвига и первым входом первого элемента И, выход которого является информационным выходом устройства, второй вход первого элемента И соединен с первым входом десятого элемента И, входом «Уст 0» шестого триггера, первым входом двенадцатого элемента И и выходом одиннадцатого элемента И, первый вход которого соединен с выходом десятого триггера, который соединен со счетным входом пятого счетчика и является первым выходом сигнала строчной развертки устройства, третий вход первого элемента И соединен с выходом регистра сдвига, выходы группы которого соединены с информационными входами регистра данных чтения, выходы которого соединены с информационными входами приемопередатчиков данных, входы-выходы которого являются информационными входами-выходами устройства, вы ходы группы блока приемопередатчиков данных соединены с информационными входами регистра данных записи, выходы которого соединены с информационными входами первого и третьего счетчиков и блока памяти, выходы которого соединены с информационными входами регистра сдвига, управляющий вход которого соединен с выходом седьмого триггера и первым входом четырнадцатого элемента И, выход которого соединен с управляющим входом регистра данных чтения, адресные входы блока памяти соединены с выходами первого мультиплексора, первый адресный вход которого соединен выходом двенадцатого триггера, а второй адресный вход — с выходом шестого триггера и вторым входом четырнадцатого элемента И, управляющий вход регистра данных за писи соединен с первым выходом первого дешифратора и установочным входом блока управления, первый и второй управляющие входы которого соединены с первым и вторым выходами группы блока приемопередатчиков данных, управляющий вход которого соединен с вторым выходом первого дешифратора, третий и четвертый выходы которого соединены соответственно с входами управления записью и считыванием блока управления, третий управляющий вход которого соединен с первыми входами восьмого и девятого элементов И и выходом пятого триггера, информационный вход которого соединен с выходом тринадцатого элемента И, первый вход которого подключен к первому выходу блока управления, вход сброса которого соединен с входами «Уст 0» первого—пятого триггеров, первого—пятого счетчиков и является входом начальной установки устройства, второй выход блока управления соединен с первыми входами второго и третьего элементов И, выход третьего элемента И соединен с входом обратного счета второго счетчика, выходы группы которого соединены с информационными входами первой группы первого мультиплексора, информационные входы второй группы которого соединены с выходом второго счетчика и выходами группы четвертого счетчика, счетный вход которого соединен с выходом десятого элемента И, третий выход блока управления соединен с информационным входом первого триггера, входами «Уст 1» третьего и четвертого триггеров, информационные входы третьего и четвертого триггеров являются входами логического нуля устройства, а тактовые входы третьего и четвертого триггеров соединены с выходами пятого и шестого элементов И соответственно, первые входы которого соединены с выходом девятого элемента И, второй вход которого подключен к прямому выходу третьего триггера, инверсный выход которого соединен с вторым входом восьмого элемента И, выход которого соединен с первыми входами четвертого и седьмого элементов И и счетным

   1487022

   12

   входом третьего счетчика, управляющий вход которого соединен с выходом шестого элемента И, второй вход которого соединен с прямым выходом четвертого триггера, инверсный выход которого соединен с вторым 5 входом пятого элемента И, выход которого соединен с управляющим входом первого счетчика, четвертый выход блока управления является управляющим выходом устройства, первым, вторым и третьим управляющи-^д ми входами которого являются первый и второй информационные и управляющий входы первого дешифратора, информационные входы группы которого соединены с выходами блока приемников адреса, информационные входы которого являются адресными входами устройства, информационный вход второго триггера подключен к входу логического нуля устройства, тактовый вход второго триггера соединен с вторыми входами второго и третьего элементов И и выходом чет- 20 вертого элемента И, второй вход которого соединен с выходом второго триггера, выход одиннадцатого триггера соединен с вторым входом тринадцатого элемента И, первый, второй и третий выходы шестого счетчика соединены с первым, вторым и третьим информационными входами второго дешифратора соответственно, первый выход которого соединен с тактовым входом пятого триггера, входом «Уст 1» двенадцатого триггера и вторым входом двенадцатого элемен- 30 та И, выход которого подключен к входу «Уст 1» шестого триггера, второй выход второго дешифратора подключен к входу «Уст 1» девятого триггера, выход которого соединен с первым управляющим входом блока памяти и вторым входом седьмого элемента И, 35 выход которого соединен с вторым управляющим входом блока памяти, третий управляющий вход которого соединен с выходом восьмого триггера, вход «Уст 0» двенадцатого триггера соединен с третьим вы- дд ходом второго дешифратора, четвертый выход которого подключён к входу «Уст 1» восьмого триггера, вход «Уст 1» седьмого триггера соединен с пятым выходом второго дешифратора, шестой выход которого соединен с входом «Уст 0» девятого триггера, 45 вход «Уст 0» восьмого триггера подключен к входу «Уст 0» седьмого триггера, второму входу десятого элемента И и седьмому выходу второго дешифратора, восьмой выход которого соединен с входом «Уст 0» пятого триггера, отличающееся тем, что, с целью расширения области применения устройства' за счет возможности сдвига изображения, оно содержит седьмой и восьмой счетчики, второй и третий мультиплексоры, третий дешифратор, тринадцатый триггер, сумма- 55 тор, первый, второй и третий одновибраторы, элемент ИЛИ, элемент И—ИЛИ, выход которого соединен с тактовым входом первого триггера, выход которого соединен с задающим входом первого одновибратора, вход

   запрета которого соединен с первыми информационными входами второго и третьего мультиплексоров и выходом третьего счетчика, выходы группы которого и выход сумматора подключены к информационным входам третьей группы первого мультиплексора, информационные входы четвертой группы которого соединены с выходами группы сумматора, информационные входы первой группы которого соединены с выходами группы первого счетчика, вход прямого счета и вход обратного счета которого соединены с выходами второго и третьего мультиплексоров соответственно, вторые информационные входы которых соединены с выходом четвертого элемента И, а адресные входы — с вторым выходом блока управления и первыми входами элементов И, элемента И—ИЛИ, информационные входы второй группы сумматора соединены с выходами восьмого счетчика, вход прямого счета которого соединен с выходом второго элемента И и первым вхо дом элемента ИЛИ, второй вход которого соединен с выходом четвертого счетчика, а выход элемента ИЛИ соединен с входом прямого счета второго счетчика, выход третьего элемента И соединен с входом обратного счета восьмого счетчика, вход «Уст 0» которого соединен с входом «Уст 0» тринадцатого триггера и с входом начальной установки устройства, выход первого одновибратора соединен с входом «Уст 1» второго триггера, вторые триггеры элементов И элемента И—ИЛИ соединены с первым и вторым выходами первого счетчика соответственно, третий выход шестого счетчика подключен к счетному входу седьмого счетчика, выходы которого соединены с информационными входами третьего дешифратора, первый выход которого соединен с входом «Уст 1» десятого триггера, вход «Уст 0» которого соединен с вторым выходом третьего дешифратора и входом «Уст 1» одиннадцатого триггера, вход «Уст 0» которого соединен с третьим выходом третьего дешифратора, четвертый выход которого соединен с входом второго одновибратора, выход которого подключен к входу «Уст 0» седьмого счетчика, управляющий вход третьего дешифратора соединен с шестым выходом второго дешифратора, первый выход пятого счетчика подключен к задающему входу третьего одновибратора, выход которого соединен с входом «Уст 0» пятого счетчика и входом «Уст 1» тринадцатого триггера, тактовый вход которого соединен с вторым выходом пятого счетчика, управляющий вход третьего одновибратора соединен с инверсным выходом тринадцатого триггера, информационный вход которого подключен к входу логического нуля устройства, прямой выход тринадцатого триггера является выходом кадровой развертки устройства и соединен с вторым входом одиннадцатого элемента И.

   1487022

   Сброс"

   1487022

   фиг.2

   Фи5.3