SU1095413A2 - Управл емый делитель частоты следовани импульсов - Google Patents

Abstract

УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ -СЛЕДОВАНИЯ ИМПУЛЬСОВ по авт. св. № 425359, отличающийс  тем, что, с целью повышени  быстродействи  устройства, синхронизирующий вход триггера подключен к входной шине .

Description

сд

4

ОС 1 И;-1оГ)р етение (п-цгк.мп-с  к имт1ул1,сио технике и может ,зоватьс  п устройствах, где иеобходимп леление частоты слел.овани  импу.льсов. По основному . св. № 425359 lis вестей управл емьй делитель частоты следовани  импульсов, содержл1П,ий пер вый счетчик нммульсов. инфop aцнoн ы вход которого через ггервьп блок запи обратного кода соединен с шиной информационного входа, BTOpofi счетчик импульсов и второг блок записи обратного кода, элемент , два элеме та И и триггер, причем вхолдна  тина, через элементы И соединена со счетными входами первого и второго счетчиков импульсов, ин(iк p aдиoIiньг r вход второго счетчика имнуди-.сов через вто рой блок записи обратного кода соеди нен с и.шпой информацио1и-юго входа нулевой выход триггера coe/aiiien с первьпч элементом и вторьм блоком записи обратного кода , :i счетчико .з импульсов соединеп с нулевым и единичным входамт-1 триггера и элеMeirroM ИЛИ, выхо/ которого подключен к выход1юй шине l . Однако данный делитель характеризуетс  н с д оста т о ч н ым б ые тр од е iic т в и с м Это обь сн етс  тем, что выходы счет чиков подключены к единичному и нуле вому входам триггера. При таком вклю чении триггера скорость переключе ;и  счетчиков определ етс  временем переключени  этого триггер. и как ми никум триггера счетчика. Цель изобретени  - повышерие быстродействи  делител . Поставлен; а  п,ель достигаетс  тем что в управл емый .делитель частоты следовани  импульсов, с одержак ий первый счетчик импульсов, информанионньй вход, которого через первый блок записи обратггого кода соединен с ип.ной 1-пк1)орма1и1О1И1ого входа, второй счетчик импульсов и второй блок записи обратного кода, элемент ИЛИ, два элемента И и триггер, причем входна  шина через эдементы И соединена со счетпымн входами первого и второго счетчиков импудьсов, информационный вход второго счетчика импульсов через второй блок записи обратного код соединен с шиной информационного вхо да, нулевой выход триггера еоединен первым элементом И и вторым блоком записи обратного кода, единичный выход триггера соединен с вторым элементом И и первым блоком записи обра 2 Н(1го кода, а выходы счетчиков импулт сов соедлнены с нулевым и единичным входами триггера и элементом ИЛИ. вьгход которого подтсиючен к выходной тине , глжхронизирующиГг, вход триггера тюдключе} к входной шине. Па чертеже представлена структурна  схема предлагаемого устройства. Устройство содержит триггер 1, первый и второй элементы 2 и 3 И, первый и второй счетчики 4 и 5 импульсов, первый блок 6 записи обратного кода, элемент 7 ИЛИ, второй блок 8 записи обратного кода, причем информационные входы ечетчикоп 4 и 5 соединены через блоки 6 и 8 соответственно с шиной 9 информлцио июго входа, входна  тина 10 через соответствующие эдементы 2 и 3 соединена со счетными входами счетчиков 4 и , нулевой выход триггера 1 соединен с элементом 3 и блоком 8, единичный выход триггера 1 соединен с элементом 2 и блоком 6, а выходы счетчиков 4 и 5 соединены с единичным и нулевым входами триггера 1 и элементом 7, выход которого подключен к выходной шине, а синхронизир тощий вход триггера 1 подключен к входной шине. Делитель работает следуюцим образом . Пусть триггер 1 находитс  в состо 1н-1И О, при котором на элемент 2 поступает сигнал запрета, а на элемент 3 сигнал разрешени . Импульсы входного сигнала Непрерывно поступают на входы элементов 2 и 3 и на синхронизир 10 1гий вход триггера 1 . Через открытый элемент 3 входнрле импульсы поступают в счетчик 4. В счетчик 5 в это врем  через открьггый блок 8 производитс  запись обратного кода К. Прин в N-1 входных импульсов, счетчик 4 заполн етс , на выходе его возншсает сигнал заполнени , который поступает на единичный вход триггера 1 15 следуто 1):ий (М-й) входной импульс переключает триггер 1 в состо ние 1. В таком состо нии ia элемент 3 поступает запрет, а на элемент 2 - разрешение и счетчик 5 на гинает счет входных импульсов. В счетчик 4 в это врем  через открытый блок 6 производитс  запись обратного кода. Когда счетчик 5, прин в М-1 входных импульсов, загюлп етс , на выходе его также возникает сигнал, который поступает на нулевой вход триггера 1 , и следутощий входной импульс переключает его в нуI 10954134

левое состо ние. При этом цикл работыДанна  схема управл емого делител 

делител  завершаетс . Выходной сигналчастоты следовани  импульсов позвол ет

fgxсущественно повысить быстродействие

делител  gj,- формируетс  эле-управл емого делител  частоты, так

ментом 7, на входы которогос как скорость переключени  счетчиков

подаютс  сигналы счетчиков 4определ етс  временем переключени 

и 5.толького одного триггера.

Claims (1)

1. УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ -СЛЕДОВАНИЯ ИМПУЛЬСОВ по авт. св.

   № 425359, отличающи йс я тем, что, с целью повышения быстродействия устройства, синхронизирующий вход триггера подключен к входной шине.

   SLI „„1095413

   1 ^54 ; 1