SU1290537A1 - Преобразователь последовательного кода в параллельный - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам лреобразовани  информации, и . может быть использовано дл  преобразовани  последовательных кодов, поступающих по линии св зи, в параллельный код. Устройство осуществл ет пословный контроль принимаемой информации и в конце каждого кадра формирует сигнал контрол  достоверности информации, обеспечива  тем самым повышение достоверно сти преобразуемых сигналов. Преобразователь последовательного кода в параллельный содержит регистр сдвига, блок контрол  нечетности, триггер, три счет- .:чика импульсов, инвертор, четыре элемента ИЛИ-НЕ, дешифратор, мультиплексор и блок приемных регистров. 1 ил. ю о СП оэ

Description

1 12

Изобретение относитс  к вычислительной технике, а именно к устройствам преобразовани  информации, и мо-, жет быть использовано дл  преобразовани  последовательных кодов, посту- пагощих по линии св зи, в параплельны код.

Цель изобретени  - повышение достоверности преобразовани  путем обеспечени  покадрового контрол  принимаемой информации.

На чертеже представлена блок-схема преобразовател  последовательного кода в параллельный.

Преобразователь содержит регистр 1 сдвига, блок 2 контрол  нечетности триггер 3, первый счетчик 4 импульсов , дешифратор 5, первый 6, второй 7, третий 8 и четвертый 9 элементы ИЛИ-НЕ, инвертор 10, блок П приемных регистров, второй 12 и третий 13 счетчики импульсов и мультиплексор 14.

На обозначены вход 1 5 установка в нуль, вход 16 синхронизации , отрицательна  шина 17 источника напр жени , информационный вход 18 и выход 19 контрол  преобразовател .

Преобразователь работает следующим образом.

Перед началом обмена на преобразо , ватель по входу 15 подаетс  сигнал Признак начала обмена (ПНО), кото- рый приводит в исходное состо ние все элементы преобразовател  и записывает заданное число в счетчик 13 правильных слов, которое соответствует заведомо заданному-в соответствии с процедурой обмена количеству слов в передаваемом кадре информации. Далее по линии св зи на вход 16 следу- Tot синхронно передаваемые синхроимпульсы (си) и информационные импуль сы (ИИ) на вход 18.

В регистр 1 сдвига .информаци  записываетс  по перепаду инвертированных СИ. К этому времени на выходе триггера 3, а значит,и на входе по- следоватёльной записи регистра 1 сдвига процессы имеют установившийс  характер и записываема  информаци   вл етс  достоверной.Счетчик 4 определ ет количество бит в информационном слове. Последний бит информации отводитс  дл  контрол  достоверности принимаемой информации в слове. Сумма единиц во всех, на72

пример 16-ти, разр дах слова должна быть нечетной-. В этом случае на выходе блока 2 контрол  нечетности вырабатываетс  сигнал низкого уровн , который йовместно с низким уровнем импульса переноса счетчика 4 и низким уровнем на входе 16 синхронизации между 16-м и 7-м импульсами выдает с помощью элемента ИЛИ-НЕ 6 разрешение на запись мультиплексора 14.

Если, например, используетс  16- разр дное слово с .кодограммой 1000000000000011, то после 15-го СИ на выходе регистра 1 сдвига устанавливаетс  принимаемое слово. 16-й СИ сдвига в регистре 1 не производитс , так как импульс с выхода переноса счетчика 4 блокирует прохождение заднего фронта 16-го СИ на С-вход регистра 1. По заднему фронту 15-го СИ на выходе блока 2 контрол  нечетности устанавливаетс  низкий потенциал. Сумма единичных битов равна четному числу, поэтому 16-й ИИ должен быть единичным, однако единичный потенциал не измен ет сигналы на выходе блока 2, оставл   выходной потенциал низким. Если бы 15-й импульс в кодограмме был нулевым, т.е. преобразователь принимал бы слово, например, с кодограммой 1000000000000101, то 6-й импульс своим передним фронтом изменил бы потенциал на выходе блока 2 с высокого (сумма единиц 15 битов информации равна двум) на низкий (сумма единиц 16 битов информации равна трем), разреша  записать слово в блок II приемных регистров. Какой из этих регистров открыт дл  записи зависит от количества СИ, передаваемых на вход 16 преобразовател . 8-й СИ устанавливает на выходе счетчика 12 код 0001, что соответствует единице , на 1-м выходе дешифратора 5 и разрешению записи в один из регистров блока Ii. Запись информации происходит . По по влению на втором входе мультиплексора 14 положительного импульса с выхода элемента 6. 24-й СИ устанавливает код на выходе счетчика 12 равным 0010, что соответствует BbicoKOMy потенциалу на втором выходе дешифратора 5 и открытому каналу дл  разрешени  па запись в следующий регистр блока 11. 40-й СИ устанавливает код ООП и разрешает запись в еще один регистр блока 11 и т.д.

t

3 12

Третий счетчик 13 считывает слова прошедшие контроль нечетности. Его синхровход соединен с выходом элемента ИГШ-НЕ 7, на входы которого поступают импульсы с блока 2 контрол  нечетности и импульсы переноса со счетчика 4. Если происходит сбой при приеме ИИ и. сумма единиц в слове равна четному числу, на выходе блока 2 контрол  нечетности по вл етс  поло- жительный потенциал, запрещающий запись данного конкретного слова в определенный регистр блока 11 импульса , на выходе элемента ИЛИ-НЕ 7 не по вл етс  положительный потенциал и счетчик 13 не считает одно слово. Если сбоев в течение всего кадра информации не было, то на определенном слове, например, на одиннадцатом определ емом кодом уставки счетчика 13, по переднему фронту последнего СИ последнего слова по вл етс  низки потенциа;г импульса переноса счетчика 13, который поступает на один из входов элемента I-fflH-HE 9. На два других входа поступают импульсы с выхода элементов ИЛИ-НЕ 8 и 7, первый имеет высокий потенциал между передними фронтами 16-го и 17-го импульса, второй имеет низкий потенциал между передним фронтом 16-го и задним фронтом 17-го импульса. Эти два импульса своими низкими потенциалами подчеркивают каждый 17-й импульс кадра. В совокупности с импульсом переноса счет чика 13 с помощью элемента ИЛИ-НЕ 9 отрицательным потенциалом подчеркиваетс  синхроимпульс, следующий сразу же за последним импульсом последнего слова в кадре. Этот импульс по параметрам полностью аналогичен СИ и несет информацию о том, что все информационные слова прин ты без искажений и записаны в соот ветствую

щие приемные регистры блока 1 1 . Если 45 импульсов и триггера объединены и  вл ютс  входом Установка нул  преобразовател , С-входы триггера и первого счетчика импульсов объединены с третьим входом первого элемента ИЛИ- 50 НЕ и вторьш входом третьего элемента ИЛИ-НЕ и  вл ютс  входом синхрониза- ции преобразовател , S-вход триггера  вл ютс  информационным входом преобразовател , выход четвертого элемента

такого импульса с линии св зи не поступает , процедура обмена предусмат ривает повторение информационного

кадра.

Claims (1)

1. Формула изобретени 

   Преобразователь последовательного кода в пар аллельный, содержащий регистр сдвига, информационный вход ко-55 1ШИ-НЕ  вл етс  выходом контрол  пре- торого объединен с первым входом бло- образовател .

   5

   0

   5 О 5

   5

   ка контрол  гечетгсости, триггер, первьп счетчик импульсов и дешифратор , отличающийс  тем, что, с целью повышени  достоверности преобразовани  за счет покадрового контрол  принимаемой информации, в него введены элементы ИЛИ-НЕ, инвертор , блок регистров, второй и третий счетчики импульсов и мультиплексор, выходы которого соединены с соответствующими входами разрешени  блока регистров, выходы регистра сдвига соединены с сооветствующими информационными входами блока регистров и вторыми входами блока контрол  нечетности , выход которого соединен с первыми входами первого и второго элементов ИЛИ-НЕ, выход переноса первого счетчика импульсов соединен с вторыми входами первого и второго элементов ИЛИ-НЕ и с входом инвертора , выход которого соединен с первым входом третьего элемента ИЛ11-ПЕ, выход которого соединен с С-входом регистра сдвига и с первым входом четвертого элемента ИЛИ-НЕ, информа- выходы второго счетчика импульсов соединены с соответствующими входами дешифратора, выходы которого .соединены с первыми входами мультиплексора , выход старшего разр да первого счетчика импульсов соединен с С-входом второго счетчика импульсов , выход второго элемента 1ШИ-НЕ

   соединен с вторьш входом четвертого элемента ИЛИ-НЕ и с С-входом третьего счетчика импульсов, выход которого соединен с третьим входом четвертого элемента Ш1И-НЕ, выход триггера соединен с информационным входом регистра сдвига, выход первого элемента ИЛИ-НЕ соединен с вторым входом мультиплексора , R-входы блока регистров, первого, второго, третьего счетчиков