SU1388868A1 - Устройство дл групповой загрузки данных - Google Patents
Устройство дл групповой загрузки данных Download PDFInfo
- Publication number
- SU1388868A1 SU1388868A1 SU864152753A SU4152753A SU1388868A1 SU 1388868 A1 SU1388868 A1 SU 1388868A1 SU 864152753 A SU864152753 A SU 864152753A SU 4152753 A SU4152753 A SU 4152753A SU 1388868 A1 SU1388868 A1 SU 1388868A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- input
- output
- inputs
- Prior art date
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах дл св зи процессоров с внешними или запоминающими устройствами при параллельной обработке данных. Цель изобретени - повьшение быстродействи за счет одновременной расстановки одноименных операндов. Устройство содержит группу из п входных регистров (п - число входных операндов ) , первую группу регистров номера операнда, первую группу из п выходньгх регистров, группу из п узлов выбора операнда, каждый из которых состоит из группы схем сравнени и группы блоков элементов И, первую группу из п блоков выходных элементов И а Устройство обеспечивает расстановку входных операндов, сопровождаемых индивидуальными номерами, в выходных регистрах абонентов в соответствии с требуемым пор дком их размещени . Этот пор док указываетс в соответствующих регистрах номера операнда а Определение места размещени операндов с требуемыми номерами производитс в узлах выбора операндов путем сравнени этих номеров с номерами операндов входных регистров. В дальнейшем производитс коммутаци и передача операндов из входных регистров в выходные регистры абонентов. По окончании расстановки операндов устройством формируетс сигнал, разрешающий потребител м считывать информацию из выходных регистров. 1 ил. i (Л 00 00 00 00 О5 00
Description
Изобретение относитс к выч Гсли- тельной технике и может быть использовано в вычислительных системах дл св зи процессоров с внешними или запоминающими устройствами при параллельной обработке данных.
Целью изобретени вл етс повышение быстродействи устройства за счет одновременной расстановки одноименных операндов.
На чертеже показана структурна схема предложенного устройства.
Устройство содержит группы регистров 1 номера операнда, группы входных элементов ИЛИ 2, группу элементов ИЛИ 3, группу элементов 4 запрета, группы блоков элементов И 5 группы входных элементов И 6, группу входных регистров 7, узлы 8 выбора операнда, каждый: из которых включает группу схем 9 сравнени и группу блоков элементов И 10, группу элементов ШЖ 11, группы блоков выходных элементов И 12, группы выходных регистров 13, элементы И 14 и 15, триггер 16 управлени , генератор 17 импульсов, элемент ИЛИ 18, элементы 19 и 20 задержки, входы 21 номеров операндов устройства, входы 22 операндов и их признаков устройства , вход 23 запуска устройства, сигнальный выход 24 устройства, выходы 25 устройства.
Рассмотрим принципы построени и работу устройства.
Исходное состо ние устройства характеризуетс тем, что выходные регистры 13 и триггер 16 управлени установлены в состо ние О (не показано ) .
По входам 22 в соответствующие регистры 7 принимаетс массив операндов и их признаки, а в регистры 1 по входам 21 - номера операндов. При этом место размещени каждого из признаков в регистрах 1 вл етс посто нным на врем использовани операндов из каждой группы выходных регистров 13, а пор док размещени операндов определ ет пор док расстановки их в выходных: регистрах 13,
Работа устройства начинаетс по сигналу запуска, поступающего по входу 23 и устанавливающего в единичное состо ние триггер 16 управлени . При этом элемент И 14 открываетс и расстановка операндов в выход0
5
0
5
0
5
0
5
0
5
ньгк регистрах 13 производитс по импульсам генератора 17.
Работу устройства рассмотрим в двух случа х.
Первый случай. Пусть потребител м информации необходимо выдать упор доченный по признакам операндов массив операндов. Дл данного случа содержимое всех регистров 1 одинаково .
Так как содержимое всех регистров 1 отлично от нул , то единичные сигналы формируютс элементами И.ЧИ 2,3 и 18. При этом открыты по первым управл ющим входам все блоки элементов И 12, по инверсному входу закрыт элемент И 15. Единичным сигналом с выхода первого элемента ИЛИ 3 закрыты по инверсным входам все элементы 4 запрета, поэтому открыты только по управл кмцим входам блоки элементов И 5 первой группы. При этом на первые входы схем сравнени всех узлов 8 выбора операндов поступают коды признаков операндов, на вторые входы которых поступают коды признаков из соответствующих регистров 7.
Пусть, например, в регистрах 1 установлены следующие номера операндов: 2, 1, 4, 3, а в регистрах 7 операнды размещены в следующем пор дке: 3, 1, 2, 4. В этом случае в первом узле 8 выбора операнда единичный сигнал формируетс третьей схемой сравнени , и на выходы этого узла поступает операнд через третью группу элементов И 10 из третьего регистра 7 Аналогично во втором узле 8 выбора операнда по единичному сигналу с второй схемы сравнени на выходы узла передаетс операнд из второго регистра 7, в третьем узле - из четвертого, а в четвертом - иэ первого регистра 7. Эти операнды поступают на информационные входы соответствукнцих блоков элементов И всех групп 12.
На выходах элементов ИЛИ 11 формируютс единичные сигналы, открывающие по вторым входам соответствующие элементы И 6 во всех группах.
По импульсу генератора 17 через открытый элемент И 14 операнды принимаютс в регистры 13 и через некоторое врем , определ емое элементом 19 задержки, так как все элементы И 6 открыты, устанавливаютс в О все регистры 1. Врем задержки
элементом 19 выбираетс исход из надежного приема данных в регистры 13 к моменту гашени рогистров 1.
После установки в О регистров 1 единичный сигнал с выхода элемента ИЛИ 18 снимаетс , открыва по инверсному входу элемент И 15. Задержанным импульсом генератора 17 элементом 20 задержки триггер 16 управлени устанавливаетс в О. Врем задержки элементом 20 определ етс переходными процессами в элементе 19 задержки, элементах И 6, регистрах 1, элементах ШШ 2, 3 и 18. После установки в О триггера 16 на выходе 24 по вл етс единичный сигнал, разрешающий потребителю использовать информацию с выходов 25 регистров 13.
Таким образом, расстановка записей во всех выходных регистрах 13 производитс за один тактовый сигна генератора 17.
Второй случай. Пусть дл первого потребител необходимо выбрать операнд с номером 1, дл второго - с номером 2, а дл третьего - с номером 3. В этом случае в регистрах 1 устанавливают следующие коды размещени операндов: в регистре 1,-0,01 в регистре 1. - 0,0,1,0, в регистре 1j - 0,0,1,1. В данном случае единичными сигналами с выходов эле- fieHTOB ИЛИ 2 открыты только второй блок элементов И 12 первой группы, первый блок элементов И 12 второй группы и четвертый блок элементов И 12 третьей группы. Единичным сигналом с выхода элемента И 3, закрыты по инверсным входам все элементы 4 запрета, и код номера операнда 1 из регистра 1, через второй блок элментов И 5 цервой группы поступает на первые входы схем 9 сравнени второго узла 8 выбора операнда. При этом только на выходы этого узла передаетс операнд из второго регисра 7. Поэтому открыты только вторые элементы И 6 всех трех групп единичным сигналом с выхода элемента ИЛИ 11,.
После поступлени сигнала запуска по входу 23 и установки, триггера 16 управлени в состо ние 1 импульсом генератора 17 операнд из второго узла .выбора операнда с выходов второго регистра 7 передаетс во второй регистр 13 первой группы и устанав ,
10
15
388868
ливаетс в О второй регистр 1 первой группы. При этом единичный сигнал с выхода первого элемента ИЖ 3 снимаетс и на выходе первого элемента 4 запрета формируетс единичный сигнал, по которому на первые входы схем сравнени первого узла 8 выбора операнда через первый блок элементов И 10 второй группы подаетс код операнда 2 из первого регистра 1 второй группы. На выходе элемента ШШ 18 п одцерживаетс единичный сигнал, удерживающий б закрытом состо нии элемент И 15.
Аналогично рассмотренному по очередному импульсу генератора 17 операнд из третьего регистра 7 передаетс в первый регистр 13 второй группы. По третьему импульсу генератора 17 операнд из первого регистра 7 поступает в четвертый регистр 13 третьей группы. Так как все регистры 1 оказываютс в нулевом состо нии , единичный сигнал с выхода элемента ИЛИ 18 снимаетс , открыва тем самым по инверсному входу элемент И 15. Задержанным импульсом генератора 17 элементом 19 задержки через открытый элемент И 15 устанавливаетс в О триггер 16 управ20
25
30
лени , чем завершаетс работа устройства При этом в соответствии с заданным пор дком операнды размещены в регистре 13j первой группы, в регистре 13, второй группы и в регистре 13 третьей группы. Таким образом , расстановка записей в выходных регистрах 13 производитс за три импульса генератора 17.
Claims (1)
- Формула изобрет ениУстройство дл групповой загрузки данных, содержащее группу входных регистров, входы которых вл ютс входами операндов и их признаков устройства, группу регистров номера операнда, входы которых вл ютсгруппой входов номеров операндов устройства , k групп выходных регистров, где k - число групп выходных операндов , выходы которых вл ютс группой выходов устройства, п узлов выбора операнда (п - число входных операндов), каждый из которых состоит из группы схем сравнени и группы блоков элементов И, k групп блоков выходных элементов И по п блоковв каждой группе, причем первые выходы i-To входного регистра группы (i 1,2,..., п) подключены к первым входам i-й схемы сравнени группы в каждом из узлов выбора операнда,, вторые входы i-ro входного регистра группы подключены к информационным входам i-ro блока элементов И группы каждого узла выбора операнда, в i-M узле выбора операнда выходы блоков элементов И группы объединены и подключены к информационным входам i-ro блока выходных элементов И каждой группы,, выходы которых соединены с входами соответствующих выходных регистров группы, выходы схем сравнени группы в каждом узле выбора операнда соединены с управл ющими входами блоков элементов группы своего узла выбора операнда , отличающеес тем, что, с целью повьшени быстродействи за счет одновременной расстановки одноименных операндов, в него введены k групп входных элементов И по п элементов в каждой группе , k групп по п входных элементов ИЛИ в каждой, перва группа из п элементов ИЛИ, группа из k-1 элементов запрета, k групп по п блоков элементов И в каждой, втора группа из п элементов ИЛИ, элемент ИЛИ, два элемента И, два элемента задержки, триггер управлени и генератор импульсов , выход которого подключен к первому входу первого элемента И и через первый элемент задержки - к пр мому входу второго элемента И, инверсный вход второго элемента И соединен с выходом элемента ИЛИ, выход второго элемента И соединен с нулевым входом триггера управлени , еди- ничный вход, которого вл етс входом запуска устройства, сигнальный выход которого соединен с нулевым выходом триггера управлени , единичньй выход которого подключен к второму входу первого элемента И, выход которого соединен с первыми управл ющи5050505ми входами всех блоков выходных элементов И и через второй элемент задержки - с первыми входами входных элементов И, вторые входы i-x элементов И каждой группы входных элементов И подключены к выходу i-ro элемента ИЛИ первой группы, входы которого соединены с выходами блоков элементов И i-ro узла выбора операнда , выход i-ro элемента И каждой группы входных элементов И подключен к входу установки в О соответствующего регистра номера опаренда группы , выходы i-ro регистра j-й группы(J - 1 2,,.., k) регистров номераоперанда подключены к входам i-ro элемента ИЛИ j-й группы входных элементов ИЛИ и к информационным входам . i-ro блока элементов И j-й группы, выходы элементов ИЖ j-й группы входных элементов ШШ соединены с входами j-ro элемента ИЛИ второй группы, вход каждого элемента ИЛИ группы входных элементов ИЛИ соединен с первым управл ющим входом одноименного блока выходных элементов И, выход первого элемента ИЛИ второй группы подключен к управл ющим входам блоков элементов И первой группы, вькод 1-го элемента ИЛИ второй группы (1 2,3,..., k) сое- дине н с пр мым входом (1-1)-го элемента запрета группы, z-й инверсный вход которого (z 1,2,..., 1-1) подключен к выходу z-ro элемента ИЛИ второй группы, выход (1-1)-го элемента запрета группы соединен с управл ющими входами блоков элементов И 1-й группы, выходы i-x блоков элементов И всех групп объединены и подключены к вторым входам всех схем сравнени группы в i-м узле,выбора операнда, выходы элементов ИЛИ второй группы соединены с входами элемента ШШ, выход первого элемента И соединен с вторыми управл ющими входами всех блоков выходных элементов И./////ftHШ WI // Г/П 21 K&2 гп .- / iЛ$А
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864152753A SU1388868A1 (ru) | 1986-11-27 | 1986-11-27 | Устройство дл групповой загрузки данных |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864152753A SU1388868A1 (ru) | 1986-11-27 | 1986-11-27 | Устройство дл групповой загрузки данных |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1388868A1 true SU1388868A1 (ru) | 1988-04-15 |
Family
ID=21269614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864152753A SU1388868A1 (ru) | 1986-11-27 | 1986-11-27 | Устройство дл групповой загрузки данных |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1388868A1 (ru) |
-
1986
- 1986-11-27 SU SU864152753A patent/SU1388868A1/ru active
Non-Patent Citations (1)
Title |
---|
Антооское свидетельство СССР № 1103236, кл. G 06 F 9/46, 1984. Авторское свидетельство СССР № 1254484, кл. G 06 F 9/46, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4387294A (en) | Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu | |
SU1388868A1 (ru) | Устройство дл групповой загрузки данных | |
SU1509890A1 (ru) | Устройство дл формировани структурированных файлов | |
SU1644128A1 (ru) | Устройство дл сортировки чисел | |
SU1656512A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU1410032A1 (ru) | Устройство дл групповой загрузки ассоциативных данных | |
SU1441402A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
SU739527A1 (ru) | Устройство дл упор доченной выборки значений параметра | |
SU1642466A1 (ru) | Устройство управлени логическим выводом | |
SU1615721A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1410056A1 (ru) | Устройство дл перебора перестановок | |
SU1709293A2 (ru) | Устройство дл ввода информации | |
SU1562966A1 (ru) | Устройство дл выбора асинхронных сигналов по критерию М из N | |
SU1691833A1 (ru) | Устройство дл сортировки чисел | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
SU1727213A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU1265795A1 (ru) | Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару | |
SU1695302A1 (ru) | Устройство дл распределени за вок по процессорам | |
RU1817114C (ru) | Устройство дл распознавани образов | |
SU773613A1 (ru) | Устройство дл вывода информации | |
SU1513522A1 (ru) | Ячейка пам ти дл перестраиваемого регистра сдвига | |
SU559415A2 (ru) | Устройство дл защиты от импульсных помех | |
SU1488826A1 (ru) | Устройство для перебора сочетаний | |
SU1427373A1 (ru) | Устройство дл сопр жени абонентов |