SU1615721A1 - Устройство дл распределени заданий процессорам - Google Patents

Устройство дл распределени заданий процессорам Download PDF

Info

Publication number
SU1615721A1
SU1615721A1 SU894684071A SU4684071A SU1615721A1 SU 1615721 A1 SU1615721 A1 SU 1615721A1 SU 894684071 A SU894684071 A SU 894684071A SU 4684071 A SU4684071 A SU 4684071A SU 1615721 A1 SU1615721 A1 SU 1615721A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
elements
inputs
outputs
output
Prior art date
Application number
SU894684071A
Other languages
English (en)
Inventor
Григорий Степанович Колесник
Михаил Григорьевич Колесник
Original Assignee
Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Краснодарское высшее военное командно-инженерное училище ракетных войск filed Critical Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority to SU894684071A priority Critical patent/SU1615721A1/ru
Application granted granted Critical
Publication of SU1615721A1 publication Critical patent/SU1615721A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при организации вычислительного процесса по обработке задач в многопроцессорных (многомашинных) вычислительных системах. Цель изобретени  состоит в повышении достоверности функционировани . Устройство содержит группу регистров, одиннадцать групп элементов И, шесть групп элементов ИЛИ, три группы триггеров, два элемента НЕ, два элемента ИЛИ-НЕ, четыре элемента ИЛИ, генератор импульсов, счетчик, элемент И-НЕ, два элемента задержки. Повышение точности достигнуто за счет перезаписи информации в регистры в процессе работы устройства по выбору очередной задачи и выдачи сигнала на выход устройства при обнаружении максимального кода, соответствующего весу задачи. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при организации вычислительного процесса по обработке задач в многопроцессорной (многомашинной ) вькчислительной системе.
Цель изобретени  состоит в повышении достоверности функционировани .
На чертеже изображена функциональна  схема устройства.
Устройство содержит группу 1 регистров , первую 2, третью 3, вторую 4 и четвертую 5 группы элементов И, первую 6, вторую 7 и третью 8 группы элементов ИЛИ, п тую группу 9 элементов И, четвертую группу. ТО элементов ИЛИ, седьмую группу 11 элементов И, первую 12, третью 13 и вторую 14 группы триггеров, восьмую, дев тую, одиннадцатую , шестую и дес тую группы 15-19 элементов И, п тую 20 и шестую 21 группы элементов ИЛИ, первый 22 и второй 23 элементы НЕ, первый 24 и второй 25 элементы ИЛ И-НЕ, с первого 26 по четвертый 29 элементы ИЛИ, генератор ЗО импульсов, счетчик 31, элемент И-НЕ 32, второй 33 и первый 34 элементы задержки.
В исходном статическом состо нии обнулены триггеры групп 12-14, в счетчик 31 занесено число Е-С-1,где Е - емкбсть счетчика: m - разр дность кодов, которыми выражаютс  веса задач, причем при нечетном m число С округл етс  до ближайшего большего целого числа. Регистры группы 1  вл ютс  регистрами сдвига на два разр да в сторону старших разр - , дов при поступлении каждого импульса на тактовый вход. Информаци  с их выходов переписываетс  снова в регистры, а съем информации производитс  с пр мых и инверсных выходов двух старших (последнего и предпоследнего) разр дов. Единичный потенциал подаетс  на вход элемента НЕ 22 дл  задани  режима минимального времени реализации пакета
дач, нулевой потенциал -дл  задани  режима минимального среднего времени ожидани  задачи в пакете; это соответствует режимам распределени  задач по процессорам вычислительной системы по критерию минимума (максимума) веса задач в пакете. Если на вход элемента НЕ 22 подан потенциал 1, то при подаче сигнала на установочные входы регистры группы 1 сбрасываютс  а О, при подаче потенциала О сбрасываютс  в 1 (во всех разр дах).
Работа устройства начинаетс  после задани  режима и занесени  весов задач в регистры группы 1; тогда знаки (1 или О), записанные в двух последних разр дах регистров группы 1, с пр мых и инверсных выходов этих разр дов выступают через открытые элементы И групп 2 (3) и 4 (5)и элементы ИЛИ групп 6и 7 на соответ- 1 ствующие входы элементов ИЛИ групп 8 и
I 9 и ИЛИ-НЕ 24.
На выходах элементов ИЛИ групп 6 и 7 могут быть различные комбинации нулей и единиц. Вначале рассмотрим случай, когда на выходе какого-то одного элемента ИЛИ I 6, например ИЛИ 6i, - единичный потенци- I ал. Тогда на выходах элементов ИЛИ-НЕ 24 I и ИЛИ ГРУППЫ 8 - потенциал О, кроме элемента ИЛИ 8i, единичный потенциал с выхода которого поступает на второй вход элемента И 9i и первый вход элемента t1 11,, поскольку на первом входе элемента И 9| -- потенциал О, то на выходах всех элементов И группы 9 - потенциал О, на выходе элемента ИЛИ-НЕ-потенциал 1, который через элемент ИЛИ 10; проходит на второй вход элемента И 11|. Тем самым только на выходе элемента И 111 по вл етс  единичный потенциал. Рассужда  аналогично, по- лучаем, что если единичный сигнал по вл - |етс  только на выходе одного элемента ИЛИ труппы 7, например ИЛИ 7i, а на выходах остальных элементов ИЛИ групп 6 и 7 - :нули, то единичный сигнал по вл етс  только на выходе одного элемента И 11j.
Функциональный узел, состо щий из элементов ИЛИ группы 21, И группы 19 и
И 27, работает таким образом, что потенциал 1 по вл етс  только в том случае, когда число единиц на выходах элементов И группы 11 равно или больше двух, в противном случае (все нули или одна единица на выходах элементов И группы 11) на выходе элемента ИЛИ 27 - нулевой сигнал При наличии потенциала 1 только на выходе элемента И 111 на выходе элемента ИЛИ 27- 0, на выходе элемента НЕ 23 - 1, поэтому . Элементы И 15i открыты, и триггер 12| пере- (5расываетс  в единичное состо ние. Единичный импульс с его выхода через элемент
о
ИЛИ 20| поступает на выход устройства как сигнал на выбор задани  с номером один, а также, поступив на установочный вход регистра 1|, сбрасывает его в заданное (режимом 5 работы устройства) состо ние (О или 1 во всех разр дах). Через элемент ИЛИ 29 единичный потенциа л с выхода триггера 12i проходит на второ й вход элемента И-НЕ 32, на первый вход которого поступает 1 с 10 инверсного выхода переполнени  счетчика 31, По вл ющийс  на выходе элемента И- КЕ 32 нулевой потенциал закрывает все элементы И групп 2-5 на врем , когда после подачи сигнала на вход запуска генератор 15 30 осуществл ет выдачу импульсов, счет которых ведет счетчик 31, а информаци  в регистрах группы 1 при поступлении каждого импульса на тактовый вход смещаетс  на два разр да вправо и одновременно пере- М записываетс . Когда счетчик 31 переполн етс , сигнал с пр мого выхода переполнени  останавливает генератор 30, устанавливает счетчик 31 в исходное состо ние , а также через элемент задержки сбра- 25 сывает в О триггеры 12. Начинаетс  новый цикл устройства по выбору очередной задачи путем сравнени  содержимого очередных разр дов весов задач, записанных в регистр группы 1 и поступающих с соответ- 30 ствующих выходов последнего и предпоследнего разр дов, кроме содержимого заблокированного (в данном случае - регистра 10 регистра группы 1. Конечно, при ОДНОЙ 1 в самом начале работы устройства J5 перезапись информации в регистры группы i путем запуска генератора 30 можно было и не дзлать, но удобно это делать потому, что такой вариант по влени  сигналов на выходах элементов И группы 11 может про- 40 изойти в процессе работы устройства, и тогда такой режим перезаписи с блокировкой на это врем  элементов И 2-5 необходим . Дл  унификации работы устройства и сделала перезапись информации в начале 5 работы устройства при одной единице на выходах элементов И группы 11.
Если с выходов регистров группы 1 поступают одни нули, го на выходах всех эле- ментов И группы 11 - нули, на выходах 0 элементов ИЛИ группы 20 - нули, и после подачи сигнала на вход запуска генератор 30 начинает выдачу импульсов, первый из которых, поступив на тактовые входы реги- строе группы 1, сдвигсет записанные в них 5 коды на два разр да вправо (а два старших разр да перезаписываютс  в два первых разр да). Пусть теперь на выходах нескольких элементов ИЛИ группы 6, например ИЛИ б| и 6,-потенциал 1, на выходе эл°- 7| - потенциал 1, на выхода х
остальных элементов ИЛИ группы 7 - О. Тогда на выходе элемента ИЛИ-НЕ 24 - О, на выходах элементов ИЛИ 8i и 8j , на выходе элемента И 9i - 1, на выходах остальных элементов И группы 9 - О, на выходе элемента ИЛИ-НЕ 25 - О, на выходе элемента И 111,- 1, на выходах остальных элементов И группы 11 - О. Далее аналогично рассмотренному на выходе элемента ИЛИ 20i по витс  импульс как сигнал на выбор задачи с номером один. Аналогично устройство работает и в случае, когда 1 присутствует на выходах элементов ИЛИ группы 7, но только на выходе какого-то одного элемента ИЛИ группы 6 присутствует 1,
Теперь рассмотрим случай, когда одинаковые коды снимаютс  с двух или более регистров группы 1. Пусть, например, 1 присутствует на выходах элементов ИЛИ 6j и 6i, а с выходов элементов ИЛИ 1 и 1 также поступает потенциал 1. Тогда на выходе элемента ИЛИ-НЕ 24 - О, на выходах элементов ИЛИ 8i и 8j - 1, на обоих входах и выходах элементов И , на выходах элементов И 11i и 11j - 1, на выходах остальных элементов И группы 11 - О. Аналогично и при О на обоих выходах элементов ИЛИ 7| и 7j только на выходах элементов И 111 и 11j - 1. С выходов элементов И Hi.и 11/ единичные сигналы поступают на входы элементов И 15i, 15j и 16i, 16j и на функциональный узел из групп элементов И 19, ИЛИ 21 и ИЛИ 27, на выходе которого по вл етс  1, открывающа  элементы И 16i и 16j, поэтому триггеры 13i и 13j перебрасываютс  в единичное состо ние . По вл ющийс  на выходе элемента ИЛИ 28 единичный потенциал открывает элементы И группы 17, и тогда единичные сигналы с инверсных выходов остальных триггеров группы 13 проход т на единичные входы одноименных триггеров группы 14 и перебрасывают их в единичное состо ние; нулевые потенциалы с их инверсных выхо-, дов закрывают соответствующие элементы И групп 2-5 и блокируют выдачу информации из регистров группы 1 до конца данного цикла работы устройства по выбору очередной задачи. Сигналом с выхода элемента 33 задержки триггеры группы 13 возвращаютс  в нулевое состо ние. Далее при выдаче генератором 30 следующего импульса и обусловленного этим сдвига записанной в регистрах группы 1 информации на два разр да вправо производитс  сравнение кодов выдаваемой регистрами группы 1 информации , но уже информаци  заблокированных регистров группы 1 в сравнении не участвует .
По мере работы устройства наступит момент, когда будет найден максимальный код, и импульс будет выдан с выхода соответствующего элемента ИЛИ группы 20. Однако возможен и случай, когда в двух или более регистрах группы 1 записаны максимальные веса, например в регистрах 1i и 1j. Тогда к моменту переполнени  счетчика 31 лишь триггеры 14i и 14 останутс  в состо 0 НИИ О, и потому лишь с их инверсных выходов единичные импульсы через элементы И 181И 18j и элементы ИЛИ 20i и 20j пройдут на соответствующие выходы устройства, когда сигнал переполнени  с выхода счетчи5 ка 31 поступит на вторые входы элементов И группы 18. Пор док выполнени  задач не имеет значени  - можно вначале выполнить первую, а можно и вторую.
Технико-экономический эффект предло0 женного устройства по сравнению с прототипом состоит в существенном повышении точности работы, что достигаетс  перезаписью информации в регистрах группы 1 по- еле каждой очередной задачи, в
5 осуществлении зависимого процесса сравнени  кодов, записанных в регистрах группы 1, путем блокировки тех из них, в которых оказываютс  записанные меньшие (большие) коды , а также путем устранени  неверных
0 св зей выходов триггеров группы 12. Этим достигнут правильный выбор задач согласно назначенному критерию.

Claims (1)

  1. Формула изобретени  Устройство дл  распределени  заданий
    5 процессорам, содержащее группу регистров , шесть групп элементов И, п ть групп элементов ИЛИ, два элемента ИЛИ-НЕ, первый элемент задержки, первую группу триггеров , счетчик и генератор импульсов,
    0 причем пр мые и инверсные выходы двух старших.разр дов каждого регистра группы соединены с первыми входами соответствующих элементов И соответственно первой, второй, третьей и четвертой групп , выходы
    5 элементов И первой и третьей, второй и четвертой групп подключены соответственно к входам соответствующих элементов ИЛИ первой и второй групп, выходы элементов ИЛИ первой группы соединены с
    0 первыми входами одноименных элементов ИЛИ третьей группы и соответствующими входами первого элемента ИЛИ-НЕ, выход которого подключен к вторым входам элементов ИЛИ третьей группы, выходы эле5 ментов ИЛИ второй группы соединены с первыми входами одноименных элементов И п той группы, к вторым входам которых подключены выходы соответствующих элементов ИЛИ третьей группы, выходы элементов И п той группы соединены с
    первыми входами одноименных элементов ИЛИ четвертой группы и входами второго элемента ИЛИ-НЕ, выход которого подключен к вторым входам элементов ИЛ И четвертой группы, инверсные выходы триггеров первой группы соединены с первыми входами одноименных элементов ИЛИ п той группы, выход первого элемента задержки соединен с инверсными входами триггеров первой группы, вход первого элемента задержки соединен с первыми входами элементов И шестой группы, отличающеес  тем, что, с целью повышени  достоверности функционировани , в него дополнительно введены шеста  группа элементов ИЛИ, втора  и треть  группы триггеров, второй элемент задержки, с седьмой по одиннадцатую группы элементов И, элемент |И-НЕ, четыре элемента ИЛИ и два элемента |НЕ, выход первого из которых соединен с I вторыми входами элементов И первой и вто- |рой групп, а вход соединен с вторыми входами элементов И третьей и четвертой групп и  вл етс  входом задани  режима |работы устройства, пусковым входом уст- ройства  вл етс  вход запуска генератора |импульсов, выход которого подключен к так- товым входам регистров группы и входу счи- тывани  счетчика, инверсный в ыход переполнени  которого соединен с первым уходом элемента И-НЕ, выход которого под- kлючeн к третьим входам элементов И с Первой по четвертую группы, пр мой выход Переполнени  счетчика соединен с входом Останова генератора импульсов, установочным входом счетчика и через первый эле- Мент задержки с нулевыми входами tpиггepoв второй группы, инверсные выхо- Йы которых подключены к четвертым вхо- Дам одноименнных элементов И с первой по четвертую группы и к вторым входам одноименных элементов И шестой группы, выход каждого регистра группы соединен с его ||1нформационным входом, первые и вторые Входы элементов И седьмой группы подключены к выходам одноименных элементов
    ИЛИ соответственно третьей и четвертой групп, третьи входы элементов И седьмой группы объединены и соединены с выходом первого элемента ИЛИ, входы которого под- 5 ключены к выходам элементов ИЛИ первой и второй групп, выходы элементов И седьмой группы подключены к первым входам одноименных элементов И восьмой, дев - той и дес той групп, вторые входы элемен- 10 тов И дес той группы соединены с выходами одноименных элементов ИЛИ Шестой группы, пеевь1й вход 1-го элемента И дес той группы (1-1, п, где п - число задач в пакете) соединен с входами j-x элементов 15 ИЛИ шестой группы (,n,), выходы элементов И дес той группы подключены к входам второго элемента ИЛИ, выход которого соединен с входом второго элемента НЕ и вторыми входами элементов И дев той 20 группы, выход второго элемента НЕ подключен к вторым входам элементов И вось- . мой группы, выходы которых соединены с единичными входами одноименных триггеров первой группы, выходы элементов ИЛИ 25 п той группы подключены к установочным входам одноименных регистров группы и  вл ютс  выходами устройства, выходы элементов И дев той группы подключены к единичным входам одноименных триггеров 30 третьей группы, пр мые выходы которых соединены с входами третьего элемента ИЛИ, выход которого подключен к первым входам элементов И одиннадцатой группы и через второй элемент задержки к нулевым входам 5 триггеров третьей группы, инверсные выходы которых соединены с вторыми входами одноименных элементов И одиннадцатой группы, выходы которых подключены к единичным входам одноименных триггеров 0 второй группы, выходы элементов И шестой группы соединены с вторыми входами одноименных элементов ИЛИ п той группы, инверсные выходы триггеров первойг группы соединены с входами четвертого элемента 5 ИЛИ, выход которого соединен с вторым входом элемента И-НЕ,
SU894684071A 1989-04-25 1989-04-25 Устройство дл распределени заданий процессорам SU1615721A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894684071A SU1615721A1 (ru) 1989-04-25 1989-04-25 Устройство дл распределени заданий процессорам

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894684071A SU1615721A1 (ru) 1989-04-25 1989-04-25 Устройство дл распределени заданий процессорам

Publications (1)

Publication Number Publication Date
SU1615721A1 true SU1615721A1 (ru) 1990-12-23

Family

ID=21444185

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894684071A SU1615721A1 (ru) 1989-04-25 1989-04-25 Устройство дл распределени заданий процессорам

Country Status (1)

Country Link
SU (1) SU1615721A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
.Авторское свидетельство СССР Мг 966697, кл. G 06 F 9/46. 1981. Авторское свидетельство СССР № 1183967, кл. G 06 F 9/46, 1984. *

Similar Documents

Publication Publication Date Title
US4546445A (en) Systolic computational array
SU1615721A1 (ru) Устройство дл распределени заданий процессорам
SU1137468A1 (ru) Устройство приоритета
SU1264175A1 (ru) Устройство дл управлени очередностью обслуживани запросов
SU1001101A1 (ru) Устройство дл распределени заданий процессорам
SU1092494A2 (ru) Устройство дл сортировки чисел
SU1709293A2 (ru) Устройство дл ввода информации
SU1453412A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков
SU1387016A1 (ru) Цифровой фильтр
SU1571586A1 (ru) Устройство дл группового обслуживани запросов
SU1481762A2 (ru) Устройство дл распределени заданий процессорам
SU1633529A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU951280A1 (ru) Цифровой генератор
SU1388868A1 (ru) Устройство дл групповой загрузки данных
SU1543403A1 (ru) Устройство дл распределени запросов
SU1211801A1 (ru) Устройство дл индикации
SU1756881A1 (ru) Арифметическое устройство по модулю
SU1037267A1 (ru) Устройство дл управлени вычислительной системой
SU1273930A2 (ru) Устройство дл последовательного выделени единиц и п-разр дного двоичного кода
SU1589263A1 (ru) Устройство дл ввода информации
SU1672450A1 (ru) Блок анализа значимости за вки
SU535583A1 (ru) Устройство дл обработки телеизмерительной информации
RU1809444C (ru) Устройство дл перебора сочетаний
SU1083192A1 (ru) Устройство переменного приоритета
RU1777140C (ru) Устройство дл обслуживани запросов