SU1742753A1 - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Сущность изобретени : устройство содержит: задатчик тестов (1), подключенный к контролируемому цифровому блоку (2), первый мультиплексор (3), генератор пачки импульсов (4), первый элемент И (5), первый счетчик (6), сигнатурный анализатор(7), блок управлени  (8), блок пам ти сигнатур (9). D- триггер (10), второй счетчик (11), блок сравнени  (12), триггер правильности сигнатур

Description

л 23

&-г1

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  логических блоков, средств вычислительной техники и дискретной автоматики .

Целью изобретени   вл етс  повышение быстродействи  процесса контрол  за счет возможности определени  места неисправности объекта контрол  без остановки процесса контрол .

На фиг. 1 приведена структурна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема блока управлени ; на фиг, 3 - формат информации, хран щийс  в блоке пам ти сигнатур.

Устройство дл  контрол  цифровых блоков содержит задатчик 1 тестов, подключенный к контролируемому цифровому блоку 2, первый мультиплексор 3, генератор 4 пачки импульсов, первый элемент И 5, первый счетчик 6, сигнатурный анализатор 7, блок 8 управлени , блок 9 пам ти сигнатур, D-триг- гер 10, второй счетчик 11, блок 12 сравнени , триггер 13 правильности сигнатур, индикатор 14, формирователь 15 импульсов , элемент ИЛИ 16, третий счетчик 17, блок 18 пам ти номера канала, второй мультиплексор 19, второй элемент И 20, элемент НЕ 21, переключатель 22 режима, резистор 23.

Блок 8 управлени  содержит кнопку 24 пуска, элемент ИЛИ 25 D-триггер 26, элемент И 27, генератор 28 импульсов, счетный триггер 29, счетчик 30, кнопку 31 исходной установки,резистор 32.

Блок 9 пам ти сигнатур представл ет собой посто нное запоминающее устройство (ПЗУ) с организацией п-(К + 1) бит, где п - максимальный номер выхода контролируемого цифрового блока; К - разр дность сигнатуры .

По нулевому адресу в ПЗУ записывают количество выходов контролируемого цифрового блока 2 в двоичном коде. В адресном поле (с 1 по п), в информационном слове (с 1 по К) записывают эталонную сигнатуру каждого выхода контролируемого цифрового блока 2 в  чейку, адрес которой соответствует пор дковому номеру выхода, при этом в информационном слове (разр д К + 1) записывают О, если этот выход подлежит контролю по данной сигнатуре, или 1, если данный вывод в контролируемом цифровом блоке 2 отсутствует или он  вл етс  входом.

Устройство работает следующим образом ,

Блок 8 управлени  выдает сигнал начальной установки, который устанавливает сигнатурный анализатор 7, первый счетчик

6, второй счетчик 11, третий счетчик 17, D- триггер 10 и триггер 13 правильности сигнатур в исходное нулевое состо ние. Переключателем 22 режимов задаетс  либо

режим до ошибки (на выходе переключател  22 режимов задаетс  потенциал лог. О), либо режим до конца (на выходе переключател  22 режимов задаетс  потенциал лог. 1).

0 При работе в режиме до конца единичный потенциал на управл ющем входе второго мультиплексора 19 разрешает прохождение сигналов с выходов блока 18 пам ти номера канала на третьи входы ин5 дикатора 14, а нулевой потенциал с выхода элемента НЕ 21 закрывает второй элемент И 20.

По сигналу Пуск из блока 8 управлени  во второй счетчик 11 записываетс  по

0 информационным входам из блока 9 пам ти сигнатур количество провер емых выходов в контролируемом цифровом блоке 2 в двоичном коде. По этому же сигналу D-триггер 10 устанавливаетс  в единичное состо ние

5 и своим пр мым выходом открывает первый элемент И 5,

По первому сигналу с генератора 4 пачки импульсов через первый элемент И 5 первый счетчик 6 устанавливаетс  в единич0 ное состо ние, из блока Э пам ти сигнатур выбираетс  содержимое первого адреса, Если первый вывод в контролируемом цифровом блоке 2  вл етс  выходным, то в разр де (К + 1) блока 9 пам ти сигнатур

5 записываетс  О.

По заднему фронту сигнала с первого элемента И 5 D-триггер 10 сбрасываетс  в ноль и элемент И 5 запираетс . На первом счетчике 6 фиксируетс  единичное состо 0 ние. К информационному входу сигнатурного анализатора 7 через первый мультиплексор 3 заключаетс  первый выход контролируемого цифрового блока 2, Эталонна  сигнатура, соответствующа  перво5 му выходу, записана по первому адресу в блоке 9 пам ти сигнатур, Эталонна  сигнатура поступает с информационных выходов блока 9 пам ти сигнатур на первые входы блока 12 сравнени . По положительному пе0 репаду с инверсного выхода D-триггера 10 блек 8 управлени  выдает сигнал по первому выходу, по которому осуществл етс  вывод с задатчика 1 тестов первого теста на входы контролируемого блока 2. С первого

5 выхода блока 2 информаци  через мультиплексор 3 поступает на сигнатурный анализатор 7, представл ющий собой сдвигающий pei метр, охваченный обратными св з ми через схему сложени  по модулю два. По первому сигналу сдвига с блока

8 управлени  эта информаци  записываетс  в первый разр д анализатора 7.

По второму сигналу с блока 8 управлени  задатчик 1 тестов выдает второй тест на блок 2, а с первого выхода блока 2 через мультиплексор 3 второй бит информации поступает на вход анализатора 7 и по второму сигналу сдвига с блока 8 управлени  записываетс  в анализатор 7 и т.д. до тех пор, пока вс  тестова  программа не будет выведена из задатчика 1 тестов и вс  последова- тельность кодов с первого выхода контролируемого блока 2 не окажетс  свернутой в сигнатурном анализаторе 7. Свертка этой информации поступает в параллельном коде на вторые входы блока 12 сравнени  и на вторые входы индикатора 14. После этого блок 8 управлени  выдает сигнал с четвертого выхода, который фиксирует на триггере 13 правильности сигнатур результат сравнени  информации, полученной на сигнатурном анализаторе 7 с первого выхода блока 2 и выведенной из первого адреса блока 9 пам ти сигнатур. В случае сравнени  и эталонной сигнатуры, т.е. триггер 13 правильности сигнатур находитс  в нулевом состо нии, по заднему фронту сигнала с четвертого выхода блока 8 управлени  содержимое второго счетчика 11 уменьшаетс  на единицу, а D-триггер 10 устанавливаетс  в единичное состо ние и своим пр мым выходом открывает первый элемент И 5. Сигналы с генератора 4 пачки импульсов через открытый элемент И 5 поступают на счетный вход первого счетчика 6. Из блока 9 пам ти сигнатур выбираетс  содержимое второго адреса, и к сигнатурному анализатору 7 через мультиплексор 3 подключаетс  второй выход блока 2.

Если с второго выхода блока 9 пам ти сигнатур считан ноль, означающий, что второй выход контролируемого блока 2 подлежит контролю, D-триггер 10 устанавливаетс  в нугевое состо ние и происходит сн тие и сравнение сигнатуры с второго вывода, как и дл  первого. В случае, если с второго выхода блока 9 пам ти сигнатур считана единица, означающа , что данный вывод контролируемого цифрового блока 2 не подлежит контролю, D-триггер 10 остаетс  в единичном состо нии, первый счетчик 6 измен ет состо ние на единицу, из блока 9 пам ти сигнатур выбираетс  информаци  со следующего адреса и т.д., пока с второго выхода блока 9 пам ти сигнатур не считываетс  ноль, означающий, что данный выход контролируемого цифрового блока 2 подлежит контролю по эталонной сигнатуре, записанной в этом адресе.

После каждого сн ти  сигнатуры с выходов контролируемого цифрового блока 2 и ее сравнени  с эталонной содержимое второго счетчика 11 уменьшаетс  на единицу.

После того как все выходы контролируемого блока 2 будут проверены, содержимое второго счетчика 11 станет равно нулю и по сигналу переноса с второго счетчика 11 блок 8 управлени  прекратит процесс контрол .

0 Если сн та  с какого-либо вывода блока 2 сигнатура отлична от эталонной, записанной в адресе, соответствующем номеру провер емого в насто щий момент вывода, считаетс , что данный вывод неисправен.

5 Сигнал единичного уровн  с выхода триггера 13 правильности сигнатур в качестве счетного импульса поступает через элемент ИЛИ 16 на вход третьего счетчика 17 адреса и в качестве сигнала записи - на вход записи

0 блока 18 пам ти номера канала. Останов блока 8 управлени  блокируетс  элементом И 20. В блоке 18 пам ти номера канала по нулевому адресу оказываетс  зафиксированным номер неправильно работающего

5 вывода блока 2.

По заднему фронту сигнала с четвертого выхода блока 8 управлени  содержимое второго счетчика 11 уменьшаетс  на единицу, а D-триггер 10 устанавливаетс  в единичное

0 состо ние и своим пр мым входом открывает первый элемент И 5. Сигнал с генератора 4 пачки импульсов через открытый первый элемент И 5 вновь поступает на счетный вход первого счетчика 6, на С-вход D-триг5 гера 10 и одновременно сбрасывает в ноль триггер 13 правильности сигнатур, и по заднему фронту сигнала с его выхода увеличиваетс  на единицу содержимое счетчика 17 адреса, Работа устройства продолжаетс 

0 аналогично вышеописанному.

В случае повторной установки в единицу триггера 13 правильности сигнатур (при обнаружении очередного неправильно работающего вывода блока 2) третий счетчик

5 17 адреса увеличивает свое содержимое на единицу и запись номера очередного неправильно работающего вывода блока 2 в блок 18 пам ти номера канала осуществл етс  аналогично вышеописанному,

0 По окончании проверки блока 2 по всем выводам из блока 8 управлени  вновь подаетс  сигнал начальной установки. Третий счетчик 17 адреса устанавливаетс  в ноль, и информаци  из нулевого адреса блока 18

5 пам ти номера канала через второй мультиплексор 19 поступает на индикатор 14. Таким образом, на индикатор заноситс  номер первого обнаруженного неправильно работающего вывода блока 2. При поступлении импульса с формировател  15 импульсов через элемент ИЛИ 16 на счетный вход третьего счетчика 17 адреса содержимое данного счетчика увеличиваетс  на единицу и на индикатор 14 из блока 18 пам ти номера канала заноситс  следующий номер не- правильно работающего вывода блока 2, Аналогично заноситс  на индикатор 14 номера остальных неправильно работающих выводов блока 2.

При работе в режиме до ошибки нуле- вой потенциал на управл ющем входе второго мультиплексора 19 разрешает прохождение сигналов с выхода первого счетчика 6 на третьи входы индикатора 14, а единичный потенциал с выхода элемента НЕ 21 отпирает второй элемент И 20.

Работа устройства в режиме до ошибки происходит аналогично вышеописанному . Но в данном режиме при первой же установке в единицу триггера 13 правильно- сти сигнатур единичный сигнал с выхода второго элемента И 20 поступает на третий вход блока 8 управлени  и останавливает процесс контрол . На индикаторе высвечиваетс  номер вывода, по которому произош- ло несравнение, признак несравнени  и сн та  с вывода сигнатура.

Блок 8 управлени  работает следующим образом.

При нажатии кнопки 31 исходной уста- новки счетный триггер 29, счетчик 30 и D- триггер 26 через элемент ИЛИ 25 устанавливаютс  в исходное состо ние и на анализатор 7, первый счетчик 6, второй счетчик 11, D-триггер 10, триггер 13 пра- вильности сигнатур выдаетс  сигнал начальной установки,

При нажатии кнопки 24 на D-триггер 10 и второй счетчик 11 выдаетс  сигнал пуска. При поступлении положительного перепада на первый вход блока с инверсного выхода D-триггера 10 D-триггер 26 устанавливаетс  в единичное состо ние. Пр мым выходом D-триггер 26 открывает элемент И 27, и импульсы с генератора 28 поступают на счет- ный вход триггера 29. С выхода счетного триггера 29 снимаютс  две последовательности импульсов, сдвинутые одна относительно другой на половину такта. Одна из последовательностей используетс  дл  за- дани  тестов из задатчика 1, друга  - дл  сдвига информации в анализаторе 7.

Счетчик 30 подсчитывает количество тактов в тестовой последовательности, по окончании счета выдает сигнал на п тый выход блока 8 управлени  и через элемент ИЛИ 25 сбрасывает в ноль D-триггер 26, который блокирует элемент И 27 и прерывает поступление импульсов задани  тестов и сдвига на задатчик 1 и анализатор 7. Сигналы с второго и третьего входов блока 8 управлени  поступают на элемент ИЛИ 25, устанавлива  в нулевое состо ние D-триггер 26 в случае, когда сн та  с выхода контролируемого цифрового блока сигнатура не соответствует эталонной или когда процесс контрол  цифрового блока окончен, т.е. второй счетчик 11 равен нулю.

Claims (1)

1. Формула изобретени  Устройство дл  контрол  цифровых блоков , содержащее задатчик тестов, первый мультиплексор, сигнатурный анализатор, клеммы дл  подключени  объекта контрол , генератор пачки импульсов, первый элемент И, первый счетчик, блок пам ти сигнатур , блок сравнени , триггер правильности сигнатур, блок управлени , второй счетчик, D-триггер, индикатор, причем первые информационные входы первого мультиплексора соединены с клеммами дл  подключени  выходов объекта контрол , а выход с информационным входом сигнатурного анализатора, выходы задатчика тестов соединены с клеммами дл  подключени  входов объекта контрол , а вход - с первым выходом блока управлени , выход генератора пачки импульсов соединен через первый элемент И со счетным входом первого счетчика и С-входом D-триггера , пр мой выход D-триггера соединен с первым входом первого элемента И, информационные выходы первого счетчика соеди- нены с вторыми информационными входами первого мультиплексора и адресными входами блока пам ти сигнатур, соединенного группой выходов с информационными входами второго счетчика и с первыми входами блока сравнени , а выход блока сравнени  - с информационным входом триггера правильности сигнатур , выход которого соединен с первым входом индикатора, соединенного вторыми входами с выходами сигнатурного анализатора и вторыми входами блока сравнени , второй выход блока управлени  соединен с установочными входами сигнатурного анализатора , первого счетчика, второго счетчика , D-триггера и триггера правильности сигнатур, синхровход сигнатурного анализатора соединен с третьим выходом блока управлени , четвертый выход которого соединен с синхровходом триггера правильности сигнатур, вычитающим входом второго счетчика и первым 3-входом D-триггера, D- вход которого соединен с выходом блока пам ти сигнатур, второй S-вход D-триггера соединен с входом занесени  в счетчика и с п тым выходом блока управлени , первый вход которого соединен с инверс- HS M выходом D-триггера, а второй вход блока управлени  соединен с выходом переноса второго счетчика, отличающеес  тем, что, с целью повышени  быстродействи  процесса контрол , в него введены формирователь импульсов, элемент ИЛИ, третий счетчик, блок пам ти номера канала, второй мультиплексор, второй элемент И, элемент НЕ, переключатель режима и резистор , причем информационные выходы третьего счетчика соединены с адресными входами блока пам ти номера канала, информационные входы которого соединены с информационными выходами первого счетчика и первыми информационными входами второго мультиплексора, вход записи блока пам ти номера канала соединен с выходом триггера правильности сигнатур, первым входом второго элемента И и первым входом элемента ИЛИ, второй вход которого

   соединен с выходом формировател  импульсов , а выход- со счетным входом третьего счетчика, установочный вход которого соединен с установочным входом сигнатурйого анализатора, выходы блока пам ти номера канала соединены с вторыми информационными входами второго мультиплексора , управл ющий вход которого соединен с первым выводом переключател 

   режима и входом элемента НЕ, а выходы - с третьими входами индикатора, выход элемента НЕ соединен с вторым входом второго элемента И, выход которого соединен с третьим входом блока управлени , R-вход

   триггера правильности сигнатур соединен с входом первого элемента И, второй вывод переключател  режима соединен с общей шиной устройства, а третий вывод через резистор соединен с шиной питани .

   Ни блоки 10,11

   От Злака 10

   От блока.

   2Q От йлока.

   77

   На 8лох1 ЛА№ йлок 7

   На $локи

   10,1113 На блоки

   WQ.W3

   . 3 20

   25 30 35

   40 43 50