SU1599859A1 - Устройство дл контрол однотипных блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  в системах тестового диагностировани  цифровых устройств. Цель изобретени  - упрощение и увеличение быстродействи . Устройство содержит генератор импульсов 1, три счетчика 2,3,4, дешифратор 5, мультиплексор 7, блок сравнени  8, блок индикации 10. Цель изобретени  достигаетс  за счет введени  дешифратора 6 и блока хранени  результатов 9. 2 з.п. ф-лы, 3 ил.

Description

(Л С

сд

о

о

00 СП

со

иг.1

Изобретение относитс  к выш:. . тельной технике и может быть использовано в системах тестового диагностировани .

Целью изобретени   вл етс  упрощение и увеличение быстродействи  устройства.

На фиг.1 приведена функциональна  схема устройства; на фиг.2 - логическа  схема блока хранени  результатов; на фиг.З - схема блока сравне- ни .,

Устройство (фиг.1) содержит генератор 1 импульсов, счетчик 2, счетчик 3, счетчик 4, дешифратор 5, дешифратор 6, мультиплексор 7, блок 8 сравнени , блок 9 хранени  результатов , блок 10 индикации, объект 11 контрол , входы сброса 12 и разрешени  13.

Блок 9 хранени  результатов (фиг.2) содержит первую группу 1.4 элементов И-НЕ, первую группу 15 триггеров, вторую группу 16 элементов И-НЕ,вторую группу 17 триггеров, k-ю группу 18 элементов И-НЕ, k-ю группу 19 триггеров, (К+1)-ю группу 20 элементов И-НЕ, (и+1)-ю группу 21 триггеров; j-e триггеры групп с первой по k-ю включительно образуют m регистров сдвига, (k+1)-  группа триггеров образует 1 т-разр дных регистров , k га-2.

Блок 8 сравнени  (фиг.З) состоит из регистра 22, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 23, количество которых равно максимальному количеству п выходов контролируемых блоков, элемента ИЛИ-НЕ 24 и элемента И 25.

Предположим, что объект 11 содержит 1 групп блоков по m блоков с одинаковым содержанием информации в каждой группе. Причем m 5 3. Работу устройства ра.ссмотрим на примере контрол  1 групп микросхем пам ти серии 556 по m -микросхем в каждой rpjnn пе.

Устройство работает следующим образом .

Перед началом работы.по входу 12 блок 9 устанавливаетс  в исходное состо ние. Импульсы генератора 1 лодсчитьшаютс  счетчиками 2-4. По состо нию счетчика 4 опрашиваютс  адреса всех 1т микросхем (МС) пам ти объекта 11. Сигналами с выхода дешифратора 5 выбираетс  дл  контрол  очередна  группа МС, а по состо 0

5

0

5

0

5

0

5

0

5 ,с

ниш счетчика 2 сигналами с вых. а дешифратора 6 из этой группы выбираетс  нужна  МС пам ти. Информационные сигналы выбранной МС пам ти поступают с выхода объекта 11 на вход блока 8, По состо ни м счетчиков 2 и 3 с помощью дешифратора 6 и мультиплексора 7 формируетс  импульсный сигнал, который поступает на вход разрешени  приема блока 8. Через второй вход блока 8 проход т сигналы с выходов одной из m МС группы и поочередно сравниваютс  с сигналами с выходов других (та-1) МС той же группы. Процесс фиксации сигналов неравенства блоком 9 осуществл етс  после по влени  в старшем разр де счетчика 3 сигнала лог.1. В первом цикле пересчета счетчика 2 блок 9 находитс  в исходном состо нии, а во втором цикле сигналом лог. 1 с выхода старшего разр да счетчика 2 блоку 9 даетс  разрешение на фиксацию сигналов неравенства. Это делаетс  дл  того, чтобы по текущему адресу процессом сравнени  были охвачены все контролируемые данные. .-Если в провер емой группе данных комбинаци  сигналов сравниваемого кода отличаетс  от остальных сигналов данных (т-1) раз, то этот код  вл етс  недостоверным. Поэтому каждое по вление сигнала неравенства на выходе блока 8 фиксируетс  в блоке 9. Как только в блок 9 посту- пит количество сигналов неравенства (т-1) раз, то он сформирует сигнал недостоверности соответствующих кон- тролируемых данных в группе. Под действием посто нного сигнала недостоверности блок ТО осуществл ет ивдици- рование этих данных. Процесс фиксации сигналов неравенства прекращаетс  после по влени  в старшем разр де счетчика 3 Сигнала лог. О. Этот сигнал поступает на вход разрешени  выдачи блока-8 и измен ет- состо ние счетчика 4. Теперь до по влени  в старших разр дах счетчиков 2 и 3 сигнала лог. М. блок 9 очищаетс  от результатов предьщущей фиксации неравенства. Причем запоминаемые и индицируемые недостоверные данные остаютс  до тех пор, пока на вход 12 не поступит сигнал сброса.

Блок 9 работает следующим образом .

При поступлении на вход 12 сигнала лог.О все триггеры устанавливаютс  в О. В режиме приема сигналов неравенства на входы одной из 1 групп элементов 20 с дешифратора поступает сигнал лог. 1, на входы элементов 14 и входы элементов 16,

18и 20 со старшего разр да счетчика 2 также поступает сигнал лог,1 Одновременно с по влением сигнала неравенства на D-БХОДЫ триггеров

15, 17 и 19 на входы элементов 14 и вкоды элементов 16, 18 и 20 с дешифратора 6 поступают импульсные сигналы опроса соответствующих дан- ннх. В одном из m сдвиговых регистров в первом цикле сравнени  после окончани  импульсного сигнала опроса окажетс  код 10,..0. Во втором цикле сравнени  после окончани  импульсного сигнала произойдет очередной сдвиг на один разр д и в регистре установитс  код 11...0. Б (т-2)-м сравнени  импульсный сигнал установит код 11... 1. Наконец , по окончании (m-l)-ro цикла сравнени  триггер 21 приемного ре- rHCTpia соответствующей группы установитс  в единичное состо ние. Это состо ние остаетс  запомненным. С по влением сигнала лог. О на D-BX дах триггеров 15, 17 и 19 и импульс ньк сигналов опроса триггеры 15, 17

19устанавливаютс  в исходные состо ни .

Блок 8 работает следующим образом ..

При по влении сигнала лог. 1 на входе разрешени  регистра 22 в его разр ды записываетс  двоичный код с выхода МС пам ти. На элементе 23 осуществл етс  сравнение с кодами, снимаемыми с выходов других (т-1) НС пам ти. Если коды равны, на выходах элементов 23 присутствует сигнал лог. 0, на выходе элемента 24 - сигнал лог. 1. Если коды не равны, то на выходе элемента 24 - сигнал лог. О, который прводит к по влению сигнала лог. О на выходе блока 8 ср авнени ,

%..

Таким образом, положительный эффект от использовани  изобретени  заключаетс  в упрощении и увеличении быстродействи  устройства за сч исключени  режима получени  эталон- ных контрольных кодов.

1599859

Формул.и

р е т е н и  

0

1. Устройство дл  контрол  однотипных блоков, содержащее три счетчика , генератор импульсов, первый дешифратор, блок сравнени , блок индикации , мультиплексор,- причем перва  группа разр дньк выходов первого счетчика соединена с группой входов первого дешиифратора, выход гене- patopa импульсов соединен с тактовым входом второго счетчика, 1 выходов первого дешифратора образуют первую

5 группу адресных выходов устройства дл  подключени  к входам выбора контролируемых блоков соответствующих групп объекта контрол , где 1 - число групп контролируемых блоков, о т л и- ч а ю щ е е с   тем, что, с целью упрощени  и увеличени  быстродействи  устройства, оно содержит второй дешифратор и блок хранени  результатов , группа информационных выходов

5 которого соединена с группой информационных входов блока индикации, вход разрешени  которого образует вход разрешени  устройства, втора  группа разр дньк выходов первого счет0 чика образует вторую группу адресных выходов устройства дл  подключени  к группам одноименных входов контролируемых блоков, вход сброса бло- ка хранени  результатов образует вход сброса устройства, группа разр дных вь&одов второго счетчика соединена с группой входов второго дешифратора, j-e выходы которого подключены к J-M информационным входам мультиплексора, к входам первой группы адресных входов блока хранени  результатов и образуют j-e выходы третьей группы адресных выходов устройства дл  подключени  к входам

с выбора j-ro контролируемого блока

5

0

0

каждой из 1 групп, где j , m - число блоков в группе, выход старшего разр да второго счетчика соединен с тактовым входом третьего счетчика и входом запрета блока хранени  результатов, группа разр дных выходов третьего счетчика соединена с группой адресных входов мультиплексора , выход которого соединен с входом разрешени  приема блока срав-, нени , вход разрешени  выдачи которого соединен с тактовым входом перво-, го счетчику и подключен к выходу старшего разр да третьего счетчика, выход блока сравнени  соединен с входо разрешени  блока хранени  результа-п тов, i-e входы второй группы адресных входов блока хранени  результатов подключены к i-м выходам первого дешифратора, где i « 1,1 группа .информационных входов блока сравнени образует группу одноименных входов устройства дл  подключени  к выходам контролируемых блоков.

2. Устройство по П.1, отличающеес  тем, что блрк хранени  результатов содержит k групп из та элеме.нтов И-НЕ, (и+1)-ю группу из Lm элементов И-НЕ, группу из m триг- |Геров, (и+1)-ю группу из 1т триггеров , входы сброса триггеров групп объединены и образуют вход сброса блока, первые входы элементов И-НЕ j pynn объединены и образуют вход за- прета блока, D-входы триггеров первых k групп объединены и образуют вход разрешени  блока, вторые входы J-X элементов И-НЕ первых k групп и вторые входы (j+mh)-x элементов И-НЕ ()-й группы о бъединены и образуют j-e входы первой группы адресных входов блока, где О h (k- 1)) j 1 jOij третьи входы элементов И-НЕ ()-й группы с |(i-1)m+lj-roj по 1тп-й объединены и образуют i-e с входы второй группы адресных входов блока, выходы j-x элементов И-НЕ i-й группы соеди нены с тактовыми вхо дами j-x триггеров i-й группы, выход

j-x триггеров п-й группы , где п «

1,(k-1) , соединены с третьими входами 3/-Х элементов И-НЕ (п+1)-й группы, четвертые входы элементов И-НЕ (k + + 1)-й группы с (i-l)m-t-l Q-го по im-й объединены и подключены к выходам i-x триггеров k-й группы, тактовые входы j-x триггеров i-й группы соединены с выходами j-x элементов И-НЕ, i-й группы, выходы элементов И-НЕ (k+1)-й группы соединены с так- входами триггеров (k+1)-й группы, выходы которых образуют груп-. пу информационных-выходов блока, где k m-2.

3. Устройство по П.1, о т л и - ч а ю щ е е с   тем,,что блок сравнени  содержит регистр, группу эле- ментов ИСКЛЮЧАИЧЕЕ ИЛИ по числу вы- ходов контролируемых блоков, элемент ИЛИ-НЕ и элемент И, выход и первый вход которого образуют соответственно выход и вход разрешени  выдачи блока, тактовый вход регистра образует вход разрешени  приема блока,первые входы элементов ИСК1ШЧАЩЕЕ ИЛИ группы подключены к соответствующим информационным входам регистра и об- разуют группу информационных входов блока, вторые входы и выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы подключены соответственно к выходам регистра и входам элемента ИЛИ-НЕ, выход которого соединен с втррым входом элемента И.

П

22

Ш 24F

-nS

-Г1-

Ф(/г

Claims (2)

Формул.^ изобретения

1. Устройство для контроля однотипных блоков, содержащее три счет5 чика, генератор импульсов, первый дешифратор, блок сравнения, блок индикации, мультиплексор, причем первая группа разрядньтх выходов перво- . го счетчика соединена с группой входов первого дешиифратора, выход генератора импульсов соединен с тактовым входом второго счетчика, 1 выходов первого дешифратора образуют первую 1$ группу адресных выходов устройства для подключения к входам выбора контролируемых блоков соответствующих групп объекта контроля, где 1 - число групп контролируемых блоков, о т л и20 чающееся тем, что, с целью упрощения и увеличения быстродействия устройства, оно содержит второй дешифратор и блок хранения результатов, группа информационных выходов 25 которого соединена с группой информационных входов блока индикации, вход разрешения которого образует вход разрешения устройства, вторая группа разрядных выходов первого счет30 чика образует вторую группу адреёных выходов устройства для подключения к группам одноименных входов контролируемых блоков, вход сброса блока хранения результатов образует вход сброса устройства, группа разрядных выходов второго счетчика соединена с группой входов второго дешифратора, j-e выходы которого подключены к j-м информационным входам 4Q мультиплексора, к j-м входам первой группы адресных входов блока хранения результатов и образуют j-e выходы третьей группы адресных выходов • устройства для подключения к входам

45 выбора j-ro контролируемого блока каждой из 1 групп, где j = i.m, m число блоков в группе, выход старшего разряда второго счетчика соединен с тактовым входом третьего

50 счетчика и входом запрета блока хранения результатов, группа разрядных выходов третьего счетчика соединена с группой адресных входов мультиплексора, выход которого соединен с 55 входом разрешения приема блока срав-₍ нения, вход разрешения выдачи которого соединен с тактовым входом перво-, го счетчикд и подключен к выходу старшего разряда третьего счетчика, вы7 ход блока сравнения соединен с входом разрешения блока хранения результат тов, i-e входы второй группы адресных входов блока хранения результатов подключены к i-м выходам первого дешифратора, где i «= 1,1, группа .информационных входов блока сравнения образует группу одноименных входов устройства для подключения к выходам контролируемых блоков.

2. Устройство по п.1, отличающееся тем, что блрк хране ния результатов содержит к групп из m элементов И-НЕ, (к+1)-ю группу из Ltn элементов И-НЕ, группу из m триггеров, (к+1)-ю группу из 1ш триггеров, входы сброса триггеров групп объединены и образуют вход сброса блока, первые входы элементов И-НЕ групп объединены и образуют вход за- , прета блока, D-входы триггеров первых к групп объединены и образуют вход разрешения блока, вторые входы j-x элементов И-НЕ первых к групп и вторые входы (j+mh)-x элементов И-НЕ (к+1)-й группы объединены и образуют j-e входы первой группы адресных входов блока, где 0£h+ (к-1), j = 1третьи входы элементов И-НЕ (к+1)-й группы с £(i-1 )m+1 J-ro^ по ίτη-й объединены и образуют i-e σ входы второй группы адресных входов блока, выходы j-x элементов И-НЕ i-й группы соединены с тактовыми вхо-, дами j-x триггеров i-й группы, выходы . 25 £(i-1)m+rj-го по

1599859 . .

х триггеров n-й группы , где η ^{3 3} 1_?(k-1) , соединены с третьими входами ]>-х элементов И-НЕ (п+1)-й группы, четвертые входы элементов И-НЕ (к + + 1)-й группы с 2 im-й объединены и подключены к выходам i-x триггеров k-й группы, тактовые входы j-x триггеров i-й группы соединены с выходами j-x элементов И-НЕ, i-й группы, выходы элементов И-НЕ (к+1)-й группы соединены с тактовыми входами триггеров (к+1)-й группы, выходы которых образуют группу информационных -выходов блока, где к ³ m-2.

Устройство по п.1, о тли щ е е с я тем,,что блок сравсодержит регистр, группу эле3.

ч а ю нения • ментов ИСКЛЮЧАЮЩЕЕ ИЛИ по числу выходов контролируемых блоков, элемент ИЛИ-HE и элемент И, выход и первый вход которого образуют соответственно выход и вход разрешения выдачи блока, тактовый вход регистра образует вход разрешения приема блока,первые входы элементдв ИСКЛЮЧАЮЩЕЕ ИЛИ группы подключены к соответствующим информационным входам регистра и образуют группу информационных входов блока, вторые входы и выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы подключены соответственно к выходам регистра и входам элемента ИЛИ-HE, выход которого соединен с вторым входом элемента И.

ФигЗ