SU1336120A1 - Устройство дл контрол кодовых жгутов ПЗУ - Google Patents

Устройство дл контрол кодовых жгутов ПЗУ Download PDF

Info

Publication number
SU1336120A1
SU1336120A1 SU853959064A SU3959064A SU1336120A1 SU 1336120 A1 SU1336120 A1 SU 1336120A1 SU 853959064 A SU853959064 A SU 853959064A SU 3959064 A SU3959064 A SU 3959064A SU 1336120 A1 SU1336120 A1 SU 1336120A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
elements
inputs
Prior art date
Application number
SU853959064A
Other languages
English (en)
Inventor
Александр Васильевич Карлов
Виктор Андреевич Кошель
Михаил Николаевич Ондрин
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU853959064A priority Critical patent/SU1336120A1/ru
Application granted granted Critical
Publication of SU1336120A1 publication Critical patent/SU1336120A1/ru

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

Изобретение относитс  к запоминающим устройствам, в частности к техническим средствам их контрол , и может быть использовано при организации автоматизированного изготовлени  запоминающих блоков. Цель изобретени  - повышение достоверности контрол . Устройство соедржит переключатели 1-3, элементы И 4-7, элементы РШИ 8-10, элемент 11 задержки, инвертор 12, генератор 13, счетный регистр 14, дешифратор 15, узел 16 элементов И, провер емьй 17 и эталонный 18 кодовые жгуты, узел 19.воспроизведени  информации, элемент И 20, регистр 21, блоки 22, 23 и 25 элементов И, блок 24 элементов 2 И- ЙЛИ, блок 26 пам ти, элемент 27 пам ти , блок 28 элементов задержки, элемент 29 ИЛИ-НЕ, счетчик 30 адресов, генератор 31 тактовых импульсов, ком мутатор 32, блок 33 сравнени . 1 шт. i. $ сл v К tc

Description

Изобретение относитс  к запоминающим устройствам, в частности к техническим средотвам их контрол , и может быть использовано при организа-, ции автоматизированного изготовлени  запоминающих блоков.
Цель изобретени  - повышение достоверности контрол  устройства. , На чертеже изображена структурна  ;.схема предлагаемого устройства, . Устройство содерлсит переключатели 173, элементы И 4-7, элементы ИЛИ 8-10, элемент 11 задержки, инвертор 12, генератор 13, счетный регистр 14, дешифратор 15, узел 16 элементов И, провер емьп 17 и эталонный 18 кодовые жгуты, узел 19 воспроизведени  информации,- элемент И 20, регистр 21, блоки 22 и 23 элементов И, блок 24. элементов 2 И-ИЛИ, блок 25 элементов И, блок 26 пам ти, элемент 27 пам ти, блок 28 элементов задержки, элемент ИЛИ-НЕ 29,.счетчик 30 адресов, генератор 31 тактовых импульсов, коммута- тор 32 и блок 33 сравнени .
Устройство дл  контрол  кодовых жгутов ПЗУ работает следующим образом
Кнопкой переключател  1 устанавливают схему устройства в исходное состо ние, а кнопкой переключател -З запускают генератор 13, импульсы с выхода которого через элемент И узла 16, соответствующий адресу информа - ционного провода жгутов 17 и 18, опра шиваетс  информаци . Если одноименные провода жгутов 17 и 18 расположены с одной стороны индуктивных датчиков в каждом разр де узла 19, то на всех входах элемента 20 присутст- вуют сигналы единичного уровн , что свидетельствует о правильности прошивки данного провода. Элементом 5 .по сигналу элемента 11 через элемент 8 в счетчике 30 устанавливаетс  адрес следующего провер емого провода,
При несоответствии прощивки про- вода в жгуте 17 жгуту 18 соответствующий неправильно прошитому разр ду индуктивный датчик узла 19 запрещает совпадение в элементе 20, и элемент 6 по сигналу элемента 11 вырабатывает сигнал ошибки, останавливающий через элемент 9 генератор 13 и устанавливающий через элемент 10 элемент 27 в ед1шичное состо ние. В блок 26 записываетс  адрес регистра 14 совместно с признаком ошибки в прошивке, по- ступающим с элемента 6, после чего
361
ю is 20 25
.
30 - з5 40 45
§0 55
202
сигналом с блока 28 адрес.блока 26 увеличиваетс  на единицу, подготавлива  устройство к записи очередного адреса останова по конкретной причине. Этим же сигналом элемент 27 устанавливаетс  в исходное, -состо ние. Далее блоком 28 через элемент 8 в регистр 14 записывае1-с  1, а через элемент 4 запускаетс  генератор 13, Контроль продолжаетс .
В устройстве предусмотрен контроль полноты проверок, обеспечиваемый схемой , состо щей из регистра 21, блоков 22-25 и элементов 29 и 7. При несоответствии шага перебора адресов в регистре 14 единице на всех входах элемента 29 присутствуют сигналы нулевого уровн , вырабатываемые элементами И блока 25 по.соотношению признаков Больше, Меньше -И Равно. Сигнал же единичного уровн  вырабатываетс  одним из элементов И- блока 25 при правильном шаге чередовани  адресов за счет об зательности услови , что при смене О на 1 в дан- шэм разр де адреса старшие от него разр ды об зательно будут равными, а младшие разр ды измен т свое состо ние из 1 в О. Подбира  такое сочетание разр дов с выходов (по одному ) блоков 22-24 дл  каждогоэлемента И блока 25 добиваютс  контрол  всех комбинаций адресов всего лишь количеством элементов И, равнь1м количеству разр дов адреса. При сбое в адресовании элементами 7 и.10 в триггер записываетс  1, записывающа  в блок 26 адрес регистра 14 вместе с признаком данной ошибки, посту- паюшлм с элемента 7 на информационный вход блока 26. Останов генератора 1-3 с последующим запуском его после записи 1 в регистр 14 осуществл етс  аналогично предыдущему случаю дл  ошибки в прошивке.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  кодовых жгутов ПЗУ, содержащее счетчик адресов, информационные выходы первой группы которого подключены к соответствующим входам эталонного и провер емого кодовых жгутов, выходы которых соединены соответственно с входами - первой и второй групп блока-сравнени , коммутатор, информационный вход которого соединен с выходом блока
    313
    сравнени , управл ющий вход - с выходом генератора тактовых импульсов, выход сигнала правильной прошивки коммутатора - с первым информационным входом счетчика адресов, а выход сигнала неправильной прошивки коммутатора - с первым входом останова генератора тактовых импульсов второй вход останова которого подключен к одному из информационных выходов второй группы счетчика адресов, а выход - к входу синхронизации счетчика адресов, отличающее с  тем, что, с целью повышени  досто- верности контрол  устройства, в него введены регистр, три блока элементов И, блок элементов 2 И-ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент ИЛИ, эле- .мент пам ти и блок элементов задерж- ки, причем входы первых групп первого и второго блоков элементов И и блока элементов 2 И-ИЛИ соединены с соответствующими выходами регистра,.
    входы вторых групп - с соответствую- 25 выходу элемента пам ти, второй выход
    щими выходами второй группы счетчика адресов, а выходы подключены к входам соответственно первой, второй и третей групп третьего блока элементов И, выходы которого соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом генераСоставитель Ю,Котиков Редактор А.Козориз Техред И.Попович Корректор А.Обручар
    Заказ 4051/50 Тираж 589 Подписное ВНИИШ Государственного комитета СССР
    по делам изобретений и -открытий . 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4
    0
    тора тактовых импульсов, а выход - с первым входом элемента ИЛИ и с первым информационным входом блока пам ти , второй информационный вход которого соединение выходом сигнала неправильной прошивки коммутатора, подключенным к второму входу элемента ИЛИ, выход которого соединен с информационным входом элемента пам ти, входом блока элементов задержки и третьим входом останова генератора тактовых импульсов, информационные вхо-: ды групп регистра и блока пам ти подключены к соответствующим выходам второй группы счетчика адресов, выход сигнала сброса счетчика адресов соединен с установочным входом блр.ка пам ти и первым установочным входом элемента пам ти, второй установочный вход которого подключен к первому выходу элемента задержки, соединенному с адресным входом блока пам ти, разрешающий вход которого подключен к
    блока элементов задержки соединен с вторым информационным входом счетчика -адресов, а третий выход - с входом запуска генератора тактовых импуль-- 30 сов, входы сигнала сброса и синхронизации регистра подключены к соответствующим выходам счетчика адресов и коммутатора соответст- : венно.
SU853959064A 1985-09-27 1985-09-27 Устройство дл контрол кодовых жгутов ПЗУ SU1336120A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853959064A SU1336120A1 (ru) 1985-09-27 1985-09-27 Устройство дл контрол кодовых жгутов ПЗУ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853959064A SU1336120A1 (ru) 1985-09-27 1985-09-27 Устройство дл контрол кодовых жгутов ПЗУ

Publications (1)

Publication Number Publication Date
SU1336120A1 true SU1336120A1 (ru) 1987-09-07

Family

ID=21199299

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853959064A SU1336120A1 (ru) 1985-09-27 1985-09-27 Устройство дл контрол кодовых жгутов ПЗУ

Country Status (1)

Country Link
SU (1) SU1336120A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР .№ 514348, кл. G 11 С 29/00, 1974. Авторское свидетельство СССР № 1247950, кл. G II С 29/00, 1985. *

Similar Documents

Publication Publication Date Title
SU1336120A1 (ru) Устройство дл контрол кодовых жгутов ПЗУ
KR860003555A (ko) 디스크 제어기용 비트스트림 구성장치
SU1256101A1 (ru) Устройство дл контрол цифровых блоков пам ти
SU1149316A1 (ru) Запоминающее устройство
SU1501064A1 (ru) Устройство дл контрол последовательностей импульсов
SU1656553A1 (ru) Амплитудный анализатор
SU1483494A2 (ru) Запоминающее устройство с обнаружением ошибок
SU1594613A1 (ru) Устройство дл контрол кодовых жгутов посто нных запоминающих устройств
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU1317484A1 (ru) Запоминающее устройство с коррекцией ошибок
SU1368922A1 (ru) Блок задержки цифровой информации с самоконтролем
SU1236550A1 (ru) Буферное запоминающее устройство
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU1483479A1 (ru) Устройство дл контрол знаний обучаемых
SU1040526A1 (ru) Запоминающее устройство с самоконтролем
SU1164791A1 (ru) Запоминающее устройство с обнаружением ошибок
SU1267415A1 (ru) Микропрограммное устройство управлени
SU1501173A1 (ru) Устройство дл коррекции ошибок внешней пам ти
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
SU830587A1 (ru) Запоминающее устройство с самоконтролем
SU1339658A1 (ru) Посто нное запоминающее устройство с самоконтролем
SU1461230A1 (ru) Устройство дл контрол параметров объекта
SU1016829A1 (ru) Устройство дл контрол верности записи-воспроизведени цифровой информации
SU1091228A1 (ru) Запоминающее устройство с самоконтролем
SU1383324A1 (ru) Устройство дл задержки цифровой информации