SU1594613A1 - Устройство дл контрол кодовых жгутов посто нных запоминающих устройств - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к технологическим средствам контрол  посто нных запоминающих устройств. Целью изобретени   вл етс  повышение точности контрол  за счет достоверной регистрации разр дных ошибок. Устройство дл  контрол  кодовых жгутов посто нных запоминающих устройств, содержащее счетчик 1 адресов, генератор 2 тактовых импульсов, коммутатор 3, блок сравнени  5, эталонный кодовый жгут 6, блок 8 элементов задержки, элемент 9 пам ти, блок 10 пам ти, снабжено делител ми 11,12,13 частоты, формирователем 7 импульсов окончани  контрол  и элементом 14 И. 1 ил.

Description

1 CfipecE- Ы1 : вход б,гслй 8 ; r;iii lOHiibj,

рон

1€-.ПИ

;ОИ ус- Быхсдо: третий

оого сее :v;veMo:- o 4

iHCTuas инфрр

, „,-,,- л i ; ,., 1 7

TOIiljlX И,1.;ГУЛ.:С:С В . ;Л к : -ь: ;

-|3рез . i по г р/л:-с л

/ которое ypeMfi ., с:- ;. -- ; /г

СЧД УКИДМ :iji6:- i b i O .п--;

комкута 1 оре о,, ь л.сл ад л;.-;-- .:-..,..,- .- изет с  сигнал с оотЕетс «и;: xHWL jM i.iMi

жгутов 4 и i: в каждом илфог:- ц--- но

Н ооврде (адрес ЗУ),

Ирь: эиги5; :а в fipcu;:.5bX : ;:: ;;,; ; - 1лент 9 загшсываетср е p.Rsp j: ; ; a-sK запись в блок i О и :фор -1а1и- л cR -дс;; ::е и характере опкбкч н; :- ер, рЯЯИОЙ ОИЮлбКН

в случае правильной прошивки ПЗУ по данному адресу содержимое счетчика 1 увеличиваетс  на 1 дл  контрол  следующих информагшонных проводов ПЗУ.

Достоверность результата обеспечиваетс  многократностью сразнени  информации по одному и тому же адресу , например, бинарным считыванием. При этом переход к очередной  чейке контрол  осуществл етс  заданным в делител х 11 и 12 количеством либо ошибок, либо правильных результатов контрол  данного информационного провода ПЗУ.

При поступлении на вход делител  11 заданного количества импульсов правипьного результата контрол  сигналом с его выхода содержимое счетчика i увеличиваетс  на 1. В противном случае Рхоммутатор 3 посылает на вход делител  12 импульсы ошибки, количество которых (дл  получени  на входах генератора 2, блока 8 и элемента 9 сигнала гарантированной ошибки ) не; должно быть меньше заданного. В этом случае сигналом элемента 9 в блек 10 з писыва п ге  адррс и разр д ошибки. Затем сигналами блока 8 элемент 9 сбрасываетс , содержимое ад- р са в блоке 10 и в счетчике 1 увеличиваетс  на 1, после чего запускаетс  генератор 2, останавливаемый при правильных результатах лишь формирователем 7,

При правильном и неправильном результатах в одном дакле опроса жгутов 4 .и 6 устройством не регистрируетс  в блоке 10 адрес, а счетчик 1 не измен ет своего адреса. Генератор 2 в этом случае сигналом с элемента И 14 останавливаетс , как только делитель 13 установит окончание цикла контрол , состо щего из нескольких тактов опроса жгутов 4 и 6.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  кодовых жгутов посто нных запоминающих устройств , содержащее счетчик адресов, первый тактовый вход которого  вл етс  входом увеличени  адреса устройства , второй тактовый вход соединен с первым выходом блока элементов задержраа, информационные выходы первой группы - с соответствующими ин- формацнонньгми входами блока пам ти, информационные выходы второй груп 94613

   пы - с соответствующими входами контролируемого и эталонного кодовых жгутов , а вход сброса  вл етс  входом устройства и подключен к соответст- вующему входу генератора тактовых импульсов и первым установочным входам блока пам ти и элемента- пам ти, выход которого соединен с разрешающим .п входом блока пам ти, а второй уста- HOBD4HbDi вход блока пам ти соединен с вторым выходом блока элементов задержки , третий выход блока элементов задержки подключен к адресному входу .г блока пам ти, а четвертый выход - к первому входу запуска генератора, второй вход запуска которого  вл етс  соответствующим входом устройства, а выход соединен с синхровходамт; счет- 2Q чиков адресов и коммутатора, информационный вход которого подключен к выходу результата блока сравнени , первый и второй входы которого соеди нены с выходами контр9лируемого и 25 эталонного кодовых жгутов, о т л и - чающеес  тем, что, с целью повьп1 ени  точности ко1 трол , оно содержит первый, второй.и третий делители частоты и формирователь импульсов окончани  контрол , установочные входь которых  вл ютс  соответствующими установочными входами устройства , и элемент И, причем 1нформаци- онные входы первого и второго делителей частоты подключены к соответст- 35 вуюишм информац};онным выходам коммутатора , входы сброса - к выходу элемента И, а выходы - соответственно к третьему тактовому входу сч.ет- чика адресов и входу блока элементов задержки, входу записи элеме та пам - ти и первому входу останова генератора тактовых импульсов, выход л инфор- ма 1 1онные входы формировател  и шyль- сов окончани  контрол  соединены со- 45 ответственно с вторым входом останова генератора тактовых импульсов и с со- ответствующ1ми информационньпчи выходами nepBOf: группы счетчика адресов, инфopмaщ oнныe выходы блока сраБнени  50 подключены к соответствуюш,им информа- ционньм входам блока пам ти, информационный вход третьего делител  частоты соединен с синхровыходом коммутатора , вход сброса - с соответствую- 55 щим входом устройства, а выход - с первым входом, элемента Н, второй вход которого подключен к выходу первого делител  частоты, а выход - к третьему входу останова генератора.

   30