SU1335933A1 - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и. может быть использовано в устройствах управлени  циклическими процессами по заданной программе . Целью изобретени   вл етс  повышение достоверности и надежности управлени  за счет автоматического самоконтрол  очередности выдачи сигналов управлени  по заданной программе. Устройство дл  программного управлени  содержит счетчики импульсов 1, 13, два блока пам ти 2, 10, регистр 3, дешифраторы 4, 14, мажоритарный элемент 15, RS-триггеры 11, 17, элементы И 18, 19, 20, элементы ИЛИ 16, 7. В устройстве обеспечиваетс  непрерывный автоматический контроль очередности выдаваемых программных сигналов управлени . 1 ил. Пуск (Л оо САЭ сд со со со

Description

Изобретение относитс  к автоматике н вычислительной технике и мо/Кет быть использовано в устройствах управлени  циклическими процессами по заданной программе .

Цель изобретени  - повышение достоверности и надежности управлени  за счет автоматического самоконтрол  очередности выдачи сигналов управлени  по заданной программе.

На Чертеже приведена блок-схема устройства .

Устройство содержит счетчик 1 импуль-- сов, блок 2 пам ти, регистр 3, дешифратор 4, элемент ИЛИ 5., формирователь 6 импульсов, элемент ИЛИ 7, первые выходы 8 устройства, генератор 9 импульсов, блок 10 пам ти RS-триггер 11, распределитель 12, СОСТОЯШ.ИЙ из счетчика 13 импульсов и дешифратора 14, мажоритарный элемент 15, элемент ИЛИ 16, RS-триггер 17, э.ементы И 18-20, вторые выходы 21 устройства.

Устройство работает следующим образом.

В последовательно адресуемых  чейках блока 2 пам ти, начина  с нулевого адреса , предварительно записаны коды операций или номера объектов, на которые должны быть выданы соответствующие сигналы управлени . Последовательность  чеек, в которые записаны эти коды, определ ет заданную последовательность выдачи сигналов управлени . По импульсному сигналу «Пуск, который подаетс  на входы элементов ИЛИ 5 16, обнул етс  счетчик импульсов I, через элемент ИЛИ 5 - триггер 11, через элемент ИЛИ 16 - триггер 17. Кроме того , сигнал с выхода элемента ИЛИ 5 подаетс  на вход формировател  6, на выходе которого формируетс  импульс чтени  и организуетс  цикл чтени  и выдачи одного сигнала управлени . Импульс чтени  подаетс  на соответствующий вход блока 2 пам ти. По нулевому адресу, задаваемому счетчиком 1, из блока 2 пам ти считываетс  код первого сигнала управлени  и записываетс  в регистре 3. Этот код декодируетс  дешифратором 4, на соответствующем выходе которого формируетс  требуемый сигнал управлени , первый в заданной последовательности сигналов управлени , и выдаетс  на объект управлени . Однако объект управлени  указанный сигнал к исполнению не принимает до получени  сигнала разрешени , считываемого с выхода элемента Ml8. Кроме того, сигналы с выходов дешифратора 4 подаютс  на группу адресных входов блока 10 пам ти.

При наличии сигнала на любом из выходов дешифратора 4 формируетс  сигнал на выходе элемента ИЛИ 7, который устанавливает в единичное состо ние триггер 11. Триггер 11 включает счетчик 13 распределител  12, на тактовый вход которого подаютс  импульсы генератора 9. Состо ни  счетчика 13 декодируютс  дешифратором 14,

5

который в каждом цикле формирует четыре тактовых управл ющих импульса. Импульс с первого выхода дешифратора 14 распределител  12 подаетс  на чтени  блока 10

пам ти. Блок Ю пам ти выполн ет функцию контрол  выдачи устройством сигналов управлени  в заданной очередности. Дл  этого в определенных  чейках блока 10 пам ти, число которых равно числу сигналов управлени , выдаваемых устройством, записаны

С заранее логические «1. Адрес каждой такой  чейки состоит из двух частей. Перва  часть адреса формируетс  позиционным кодом дешифратора 4 и соответствует при исправной работе устройства одному текущему сигс налу управлени . Втора  часть адреса формируетс  адресным счетчиком 1 и соответствует адресу текущего сигнала управлени  в данном цикле. Таким образом, при исправной работе устройства на адресных входах блока iO пам ти будут уствнавливать0 с  однозначные адреса  чеек, в которых записаны логические «1. В случае же установки других адресоЕ, т.е. при неисправности устройства, считывание логических «1 из блока 10 не произойдет.

В одном цикле работы устройства по адресу, заданному счетчиком 1 и дешифратором 4, из блока 10 пам ти импульсом с первого выхода дешифратора 14 считываетс  единичный сигнал, который устанавливает RS-триггер 17 в единичное состо „ ние. RS-триггер 17 подготавливает к открыванию элемент И 18, который открываетс  импульсом с второго выхода дешифратора 14. Импульс с выхода элемента И 18 подаетс  на объект управлени  и  вл етс  сигналом разрешени  дл  приема к ис полнению соответствующего сигнала управлени  с выхода дешифратора 4. Кроме того, импульс с второго выхода дешифратора 14 увеличивает содержимое счетчика 1 на «1, устанавлива  на входе блока 2 пам ти адрес следующей  чейки. Импульс с

0 третьего выхода дешифратора 4 обнул ет регистр 3, через элемент ИЛИ 16 - RS-триггер 17. Сигнал с четвертого выхода дешифратора 14 подаетс  на первый вход мажоритарного элемента 15, на второй вход которого подаютс  импульсы с выхода гене- ратора 9. Мажоритарный элемент 15 открываетс  при совпадении на его входах двух сигналов из трех. При совпадении сигнала с четвертого выхода дешифратора 14 и тактового импульса генератора 9 элемент

0 15 открываетс  и импульс с его выхода через элемент ИЛИ 5 обнул ет RS-триггер 11 и отключает распределитель 12.

Цепь обратной св зи с выхода элемента 15 на его третий вход обеспечивает полное прохождение тактового импульса че5 рез элемент 15 без его срезани  после сн ти  сигнала с четвертого вь1хода дешифратора 14. Кроме того, импульс с выхода эле.мента ИЛИ 5 опрашивает элемент

И 20, тем самым провер етс  нулевое состо ние триггера 17, и параллельно подаетс  на формирователь 6. Формирователь б выдает импульс чтени  на блок 2 пам ти, и происходит следующий цикл работы устройства , аналогичный рассмотренному, и т.д. После считывани  и выдачи последнего сигнала управлени  в заданной программе в адресном счетчике 1 установлен адрес  чейки блока 2 пам ти, содержащей нулевую

блок па.м ти, регистр, второй дешифратор и первый элемент ИЛИ, выход которого соединен с единичным входом первого RS- триггера, выходы первого счетчика импульсов соединены с адресными входами первого блока пам ти, содержащее также первый элемент И, второй элемент ИЛИ и формирователь импульсов, отличающеес  тем, что, с целью повышени  достоверности и надежности управлени , введены второй блок

информацию. Поэтому в последнем цикле ра- Ю пам ти, второй RS-триггер, второй и третий боты устройства из блока 2 пам ти считы-элементы И, мажоритарный элемент и треваетс  нулевой код, регистр 3, RS-тригге-тий элемент ИЛИ. выход .которого подклюры 11 и 17 остаютс  в нулевом состо -чен к нулевому входу второго RS-триггера,

НИИ и устройство готово к приему еле-единичный вход которого соединен с выходующей команды «Пуск дл  повторного за- . дом второго блока пам ти, пр мой вы.чод - пуска программы управлени .с первым входом первого и второго элеВ случае неисправностей блока 2 па.м -ментов И, а инверсный выход - с первым

ти регистра 3, дешифратора 4, привод - входом третьего элемента И, второй вход ко- щих к нарушению очередности выдачи прог- торого соединен с вторым входом первого раммных сигналов управлени , на адрес-элемента И, с тактовым входом первого

ных входах блока 10 будут устанав- 20 счетчика импульсов и с первым выходом ливатьс  адреса  чеек, не содержащих ло-первого дешифратора, входы которого подгичбской «1. В этом случае Н5-тригГер 17 остаетс  в нулевом состо нии и подготавливает к открыванию элемент И 19. Импульс с второго выхода дешифратора 14 открывает элемент И 19 и выдает сигнал ошибки во внешнее устройство. В случае отказа блока 10 пам ти, т.е. при наличии посто нного единичного сигнала на его выходе, или в случае посто нного единичного сос25

ключены к выходам второго счетчика импульсов , второй выход - к входу второго блока пам ти, третий выход - к нулевому входу регистра н к первому входу третьего элемента ИЛИ, четвертый выход первого д ешифратора соединен с первым входом ма жоритарного элемента, второй вход которого соединен с выходом генератора импульсов и с тактирующим входом второго

то ни  RS-триггера 17 элемент И 20 под- Q счетчика импульсов, нулевой вход которого

подключен к инверсному выходу первого RSтриггера , нулевой вход которого соединен с выходом второго элемента ИЛИ, с входом формировател  им пульсов и с вторым входом второго элемента И, выходы первого счетгОтовлен к открыванию. В этом случае во врем  пуска устройства и перед началом каждого следующего цикла чтени  программного сигнала управлени  с выхода элемента ИЛИ 5 выдаетс  импульс, кЬторый

через элемент И 20 поступает во внешнее ,с чика импульсов подключены к первым ад- устройство в качестве сигнала ошибки.ресным входам второго блока пам ти, вторые адресные входы которого соединены с выходами второго дешифратора, вход «Пуск устройства дл  программного управлени  соединен с R-входом первого счетчика

верность выдаваемой информации, надеж- 40 .импульсов, с вторым входом третьего элемен - -та ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого подключен к третьему входу мажоритарного элемента и к его выходу, выходы второго дешифратора  вл ютс  первыми выходами устсодержащее генератор импульсов, первый и ройства дл  программного управлени , а второй счетчики импульсов, первый дешифра- выходы первого, второго и третьего элемен- тор, последовательно соединенные первый тов И - вторыми выходами.

Таким образом, в устройстве обеспечиваетс  непрерывный автоматический контроль oчepeднoctи выдаваемых програ.ммных сигналов управлени , что повышает достоность и безопасность управлени  объектом.

Claims (1)

1. Формула изобретени  Устройство дл  программного управлени 

   45

   блок па.м ти, регистр, второй дешифратор и первый элемент ИЛИ, выход которого соединен с единичным входом первого RS- триггера, выходы первого счетчика импульсов соединены с адресными входами первого блока пам ти, содержащее также первый элемент И, второй элемент ИЛИ и формирователь импульсов, отличающеес  тем, что, с целью повышени  достоверности и надежности управлени , введены второй блок

   пам ти, второй RS-триггер, второй и третий элементы И, мажоритарный элемент и тре25

   ключены к выходам второго счетчика импульсов , второй выход - к входу второго блока пам ти, третий выход - к нулевому входу регистра н к первому входу третьего элемента ИЛИ, четвертый выход первого д ешифратора соединен с первым входом ма жоритарного элемента, второй вход которого соединен с выходом генератора импульсов и с тактирующим входом второго

   Q счетчика импульсов, нулевой вход которого

   45