SU1670781A1 - Селектор серий импульсов - Google Patents

Селектор серий импульсов Download PDF

Info

Publication number
SU1670781A1
SU1670781A1 SU894645648A SU4645648A SU1670781A1 SU 1670781 A1 SU1670781 A1 SU 1670781A1 SU 894645648 A SU894645648 A SU 894645648A SU 4645648 A SU4645648 A SU 4645648A SU 1670781 A1 SU1670781 A1 SU 1670781A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
outputs
pulses
Prior art date
Application number
SU894645648A
Other languages
English (en)
Inventor
Юрий Валентинович Галкин
Владимир Марьянович Сакаль
Виктор Геннадиевич Елисеев
Владимир Марьянович Билык
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU894645648A priority Critical patent/SU1670781A1/ru
Application granted granted Critical
Publication of SU1670781A1 publication Critical patent/SU1670781A1/ru

Links

Landscapes

  • Selective Calling Equipment (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и телемеханики. Целью изобретени   вл етс  обеспечение возможности определени  вида входной импульсной последовательности из N заданных, различающихс  не только по количеству импульсов и длительности паузы между ними, но и по длительности импульсов. Селектор серий импульсов содержит генератор 1 импульсов, элемент И 2, счетчики 3 и 5 импульсов, формирователь 4 переднего фронта импульсов, входную шину 6, выходную стробирующую шину 10. Поставленна  цель достигаетс  за счет введени  триггера 7, формировател  8 по переднему и заднему фронтам импульсов, регистра 9 пам ти, выходной информационной шины 11, посто нного запоминающего блока 12 и образовани  новых функциональных св зей. 2 ил.

Description

&
ст
12
7/
Ю
О
X о VI
00
Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики и телемеханики.
Цель изобретени  - обеспечение воз можности определени  вида входной импульсной последовательности из N заданных , различающихс  не только по коли честву импульсов и длительности паузы между ними, но и по длительности импульсов .
На фиг.1 показана структурна  электрическа  схема устройства; на фиг.2 - времен- ные диаграммы и кодовые состо ни  выходов элементов, по сн ющие работу предлагаемого устройства.
Устройство (фиг.1) содержит генератор 1 импульсов, выход которого соединен с первым входом элемента И 2, выход которого соединен со счетным входом первого счетчика 3 импульсов, формирователь 4 переднего фронта импульсов, выход которого соединен с входом сброса вгорою счетчика 5 импульсов, счетный вход кото рого соединен с входной шиной 6 и D-вхо- дом триггера 7. выход которого соединен с входом формировател  8 по переднему и заднему фронту импульсов, выход которого соединен с входом сброса счетчика 3 и выходом записи регистра 9 импульсов, второй выход которого соединен с выходной стробирующей шиной 10, выходы группы информационных выходов - с выходной информационной шиной 11, входы группы информационных входов - поразр дно с выходами группы выходов посто нного запоминающего блока 12, первый выход - с входом сброса регистра 9 и входом формировател  4, а первый и второй входы соответственно с первым и вторым выходами блока 12, вход которого соединен с входной шиной, входы первой группы входов - поразр дно с выходами счетчика 3, входы второй группы входов - поразр дно с выходами счетчика 5, входы третьей группы входов - поразр дно с выходами группы информационных выходов регистра 9. Выход переноса счетчика 3 соединен с вторым входом элемента И 2, первый вход которого соединен с С-входом триггера 7.
Селектор серий импульсов работает следующим образом.
В исходном состо нии сигнал на входной шине 6 отсутствует, следовательно на выходе триггера 7, входе и выходе формировател  8 присутствует уровень логического нул , что разрешает полное дополнение первого счетчика 3, по вление же логического нул  на его выходе переноса, а значит и на втором входе и выходе элемента И 2, фиксирус-т первый счетчик 3 в состо нии
полного заполнени . Логические единицы на выходах первого счетчика 3 и соответственно на первой группе входов блока 12. определ ют нулевое состо ние второго выхода и группы информационных выходов регистра 9. Состо ние второго счетчика 5 определ ет состо ние первого выхода блока 12, соответствующего первому выходу регистра 9. а именно по вление на выходе
0 второго счетчика 5 комбинации, отличной от двоичного представлени  единицы, будет означать по вление логической единицы на первом выходе блока 12, соответствующего первому выходу регистра 9, котора  обнулит
5 регистр 9 и-через формирователь 4 - второй счетчик 5.
При по влении на входной шине 6 первого импульса пачки, по положительному перепаду напр жени  на выходе триггера 7,
0 формирователь 8 сформирует короткий положительный импульс, по переднему фронту которого пройдет запись в регистр 9 информации с выходов блока 12, а по заднему фронту - сброс первого счетчика 3. По в5 ление логической единицы на выходе переноса первого счетчика 3 и на втором входе элемента И 2 разрешает прохождение импульсов генератора 1 на счетный вход первого счетчика 3. Сам же первый счетчик 3
0 определ ет длительность импульсов (пауз), выраженную в двоичном коде числом периодов следовани  импульсов генератора 1 с точностью плюс (минус) период. Второй счетчик 5 считает число импульсов, опреде5 л   тем самым пор дковый номер импульса (паузы). Подключение входной шины 6 к первому входу блока 12, дает информацию о наличии импульса или паузы.
Блок 12 программируетс  следующим
0 образом. Име  информацию о длительности первого импульса, блок 12 определ ет к какой из пачек импульсов он принадлежит и на его группе выходов, соответствующих группе информационных выходов регист5 ра 9, устанавливаетс  код ожидаемой при приеме пачки. Таким образом, по информации о наличии импульса (паузы), номера импульса (паузы) в пачке и коду пачки, можно запрограммировать блок 12 так, что
0 при всех кодовых комбинаци х на выходах первого счетчика 3, не соответствующих длительности ожидаемого импульса (паузы ), блок 12 формировал бы логическую единицу на первом выходе, соответству5 ющем первому выходу регистра 9. Это означает наличие ложного импульса (паузы ) в пачке. При этом произойдет обнуление регистра 9 и второго счетчика 5, т.е. возвращение устройства в исходное состо ние.
Зна  информацию о том, какой по счету импульс определенной длительности в каждой из пачек  вл етс  последним, блок 12 программируетс  так, что по окончании последнего импульса пачки на втором выходе блока 12, соответствующем второму выходу регистра 9, по витс  логическа  единица, разрешающа  считывание информации с шины 11.
В случае, если первые импульсы не- скольких пачек имеют одинаковую длительность , в блоке 12 присваиваетс  номер одной из этих пачек, но ожидаетс  уже не один, а несколько разрешенных интервалов , соответствующим этим пачкам. В зави- симости от того, какой длительности оказалс  первый интервал, блок 12 устанавливает код одной из этих пачек на группе выходов, соответствующей группе информационных выходов регистра 9 и дальше ожидает второй импульс уже определенной длительности. Из представленного в таблице примера программировани  блока 12 видно, что по окончании первого импульса в регистр 9 записалс  признак первой серии (фиг,2, диаграмма 6а), а именно двоичный код единицы (группа информационных выходов регистра 9). Этот код определ ет и два разрешенных интервала дл  последующей паузы, а именно интервал от 16 до 17 тактового импульса дл  первой серии и от 19 до 20 дл  второй (первый выход блока 12). Так как показан пример селекции второй серии, то по окончании паузы подтверждаетс  ее наличие на входной шине 6 и на шине 11 по вл етс  ее двоичный код (число два). Этот код вместе с кодом на выходе счетчика 5 определ ет конец селектируемой серии.
На фиг.2 имеют равную длительность и вторые импульсы в обеих сери х, однако это не может  витьс  причиной неверной селекции. Перед окончанием второго импульса на первом и втором выходах блока 12 по вл ютс  уровни логической 1 (32-й тактовый импульс), а по окончании серии производитс  запись этих уровней в регистр 9, что свидетельствует об окончании селекции. Единичным уровнем с первого выхода регистра 9 обнул етс  и сам регистр 9 и через формирователь 4 счетчик 5.
Формирователь 8 предназначен дл  формировани  коротких импульсов, необходимых дл  обнулени  первого счетчика 3 по окончании как импульса, так и паузы, и дл  записи результата селекции из блока 12 в регистр 9.
Данное построение селектора серий импульсов позвол ет распознавать код наперед заданных серий импульсов, отличающихс  как по длительности импульса (паузы), так и по их количеству.

Claims (1)

  1. Формула изобретению Селектор серий импульсов, содержащий генератор импульсов, выход которого соединен с первым входом элемента И, выход которого соединен со счетным входом первого счетчика импульсов, второй счетчик импульсов, счетный вход которого соединен с входной шиной, а также формирователь переднего фронта импульсов и выходную стробирующую шину, отличающийс  тем, что, с целью обеспечени  возможности определени  вида входной импульсной последовательности из N заданных , различающихс  не только по количеству импульсов и длительности паузы между ними, но и по длительности импульсов , в него введены формирователь по переднему и заднему фронту импульсов, посто нный запоминающий блок, регистр пам ти, выходна  информационна  шина и триггер, D-вход которого соединен с входной шиной и входом посто нного запоминающего блока, С-вход - с выходом генератора импульсов, а выход - с входом формировател  по переднему и заднему фронту импульсов, выход которого соединен с входом записи регистра пам ти и входом сброса первого счетчика импульсов, выход переноса которого соединен с вторым входом элемента И, а выходы - поразр дно с входами первой группы входов посто нного запоминающего блока, входы второй группы входов которого поразр дно с выходами второго счетчика имлуль- сов, выходы группы выходов - поразр дно с входами группы информационных входов регистра пам ти, а первый и второй выходы - соответственно с первым и вторым входами регистра пам ти, первый выход которого соединен с входом сброса регистра пам ти и через формирователь переднего фронта импульсов с входом сброса второго счетчика импульсов, второй выход - с выходной стробирующей шиной , а выходы группы информационных выходов - поразр дно с входами третьей группы входов посто нного запоминающего блока, а также с выходной информационной шиной.
    I 46 8 10 П U 16 18 W U 24 16 18 30 J/ 34
    дь„ f UJLJ -LLJLLL1 LJJ.I I I I I M I I I I I I I I I I I I I I
    | JII
    Bx 6
    ss
    Первый дых. 9
    8ых 10
    6а и 6S - ожидаемые последовательности
    Фиг г
    Таблица
    Номер инп О О 1 2 9 10111 13- 15 1611 18191011 31 J7JJJ4--- 50 51 С бы 1
SU894645648A 1989-02-02 1989-02-02 Селектор серий импульсов SU1670781A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894645648A SU1670781A1 (ru) 1989-02-02 1989-02-02 Селектор серий импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894645648A SU1670781A1 (ru) 1989-02-02 1989-02-02 Селектор серий импульсов

Publications (1)

Publication Number Publication Date
SU1670781A1 true SU1670781A1 (ru) 1991-08-15

Family

ID=21426545

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894645648A SU1670781A1 (ru) 1989-02-02 1989-02-02 Селектор серий импульсов

Country Status (1)

Country Link
SU (1) SU1670781A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1162026. кл. НОЗ К 5/19, 1983. Авторское свидетельство СССР № 813755,кл. Н 03 К 5/22, 1979 *

Similar Documents

Publication Publication Date Title
SU1670781A1 (ru) Селектор серий импульсов
SU1461230A1 (ru) Устройство дл контрол параметров объекта
SU1707752A1 (ru) Селектор импульсов
SU1476474A1 (ru) Логический анализатор
SU1057926A1 (ru) Многоканальное программно-временное устройство
SU1485407A1 (ru) Многоканальный программируемый преобразователь код - фаза
SU1416963A1 (ru) Устройство дл формировани цифровых последовательностей
SU1690185A1 (ru) Селектор импульсов по длительности
SU1666964A1 (ru) Устройство дл измерени частоты вращени
SU1575135A1 (ru) Измеритель временных параметров случайных импульсных потоков
SU1606972A1 (ru) Устройство дл сортировки информации
SU1709509A1 (ru) Устройство дл обнаружени потери импульса
SU1555841A2 (ru) Устройство дл контрол серий импульсов
SU1675948A1 (ru) Устройство дл восстановлени тактовых импульсов
SU1501023A1 (ru) Устройство дл ввода информации
SU1422383A1 (ru) Селектор импульсов по длительности
SU1370742A1 (ru) Преобразователь последовательности импульсов
SU1345327A1 (ru) Устройство задержки и формировани импульсов
SU1597881A1 (ru) Устройство дл контрол дискретных сигналов
SU656107A2 (ru) Устройство сдвига цифровой информации
SU1381522A1 (ru) Устройство дл ввода информации
SU1720028A1 (ru) Многоканальный фазометр
SU858104A1 (ru) Логическое запоминающее устройтво
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
SU1307438A1 (ru) Устройство дл измерени экстремумов временных интервалов