SU783857A2 - Запоминающее устройство с автоматическим восстановлением работоспособности - Google Patents

Запоминающее устройство с автоматическим восстановлением работоспособности Download PDF

Info

Publication number
SU783857A2
SU783857A2 SU792755354A SU2755354A SU783857A2 SU 783857 A2 SU783857 A2 SU 783857A2 SU 792755354 A SU792755354 A SU 792755354A SU 2755354 A SU2755354 A SU 2755354A SU 783857 A2 SU783857 A2 SU 783857A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
outputs
group
block
Prior art date
Application number
SU792755354A
Other languages
English (en)
Inventor
Борис Николаевич Палецкий
Original Assignee
Специальное Конструкторское Бюро Промышленной Автоматики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Промышленной Автоматики filed Critical Специальное Конструкторское Бюро Промышленной Автоматики
Priority to SU792755354A priority Critical patent/SU783857A2/ru
Application granted granted Critical
Publication of SU783857A2 publication Critical patent/SU783857A2/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОМАТИЧЕСКИМ ВОССТАНОВЛЕНИЕМ РАБОТОСПОСОБНОСТИ
Изобретение относитс  к области запоминающих устройств. Известно запоминающее устройство с автоматическим восстановлением работоспособности по авт.св. 591966 которое содержит блок выборки адресов , основные одноразр дные блоки пам ти, шины записи и шины управлени ( по числу разр дов хранимой информации ) , резервный одноразр дный блок пам ти,элементы НЕ,три группы элементов И и элемент ИЛИ,причем адресные входы основных и резервного одноразр дного блоков пам ти подключены к выходам блока выборки адресов соответствующие шины записи соединен со входами 3апись основных одноразр дных блоков пам ти и с первыкм входами элементов И первой группы, вторые входы которых соединены с соответствующими шинами управлени , со входами элементов НЕ и с первыми входами соответствующих элементов И второй группы, а выходы элементов И первой группы через элемент ИЛИ со входами Запись резервного одноразр дного блока пам ти, вторые входы элементов И второй группы соединены с выходом резервного однора р дного блока пам ти, первые входы элементов И третьей группы соединены с выходами основных одноразр дных блоков 11ам ти, вторые входы - с выходами элементов НЕ, а выходы соответствующих элементов И второй и третьей групп соединены с соответствующими входами элементов ИЛИ. tlJ. Недостатком этого устройства  вл етс  то, что при отказе двух и более основных блоков пам ти происходит наложение информации в резервном блоке пам ти, что приводит в конечном итоге к потере информации и снижению надежности устройства. изобретени   вл етс  повышение надежности устройства за счет исключени  возможности наложени  информации при отказе двух и более основных блоков пам ти. Поставленна  цель достигаетс  тем, что в запоминающее устройство с автоматическим восстановлением работоспособности по авт. св. I 591966 введен логический блок, входы которого  вл ютр  входами устройства, первый , второй и третий выходы логического блока подключены соответственно к первым входам элементов И первой группы, ко входам элементов НЕ и к первым входам элементов И второй
783857
группы, а четвертый выход логического блока  вл етс  выходом устройства При этом логический блок целесоо.браэно выполнить в виде блока, содержащего элементы ИЛИ-НЕ, И-ИЛИ и И и триггеры, причем выходы элементов ИЛИ-НЕ подключены к первым входам элементов И, выходы которых соединены с пёр BJJNJH входами триггеров,входи элементов ИЛИ-НЕ и И-ИЛИ и вторые входы элементов И и триггеров подключены к соответствующим входам логического блока, выходы которого соединены с выходами триггеров и элемента И-ИЛИ.
На фиг. 1 изображена структурна  схема предложенного устройства/ на фиг. 2 - структурна  схема логическотб блока.
Устройство содержит (см.Фиг.1) блок выборки адресов 1, основные 24 И резервный 5 одноразр дные блоки пам ти, первую группу элементов И 6-8, одни из входов которых соединены с шинами записи 9 устройства, имеющего входы 10. Устройство также содержит элементы НЕ 11-13, вторую группу элементов И 14-16, элемент ИЛИ 17, третью группу элементов И 1820 , элементы ИЛИ 21-23 и логический блок 24, имеющий выход 25. Первый, второй и третий выходы логического блока 24 подключены соответственно К первым входам элементов И первой группы 6-8, ко входам элементов НЕ 11-13, и к первым входам элементов И второй группы 14-16, а четвертый выход 25 логического е5лока 24  вл етс  выходом устройства.
Логический блок 24 (см. фиг. 2) СОДёрШт элементы ИЛИ-НЕ 26-28, элемент И-ИЛИ 29, 31лементы И 30-32 и триггеры 33-35. Выходы элементов ИЛИ-НЕ 26-28 подключены к первым входам элементов И 30-32, выходы которы соединены спервыми входами триггеро 33-35. Входы элементов ИЛИ-НЕ 26-28 и И-ИЛИ 29 и вторые входы элементов И 30-32 и триггеров 33-35 подключены к соответствующим входам блока 24 7 выходы которого соединены с выходами триггеров 33-35 и элемента И-ИЛИ 29.
Устройство работает следующим об раэом .
При по влений сигнала на первом из входов 10 (отказ одного иэ блоков 2-4) устанавливаетс  в нулевое состо ние триггер 34. По сигналу с выхода триггера 34 подключаетс  резервнъгЛ блок пам ти 5.
При отказе еще одного из основных блоков пам ти 2-4 по вл ютс  сигналы на втором или третьем входах 10, но при этом триггеры 35 и 33 не перевод тс  в нулевое состо ние, так как элементы И 30, 32 заблокированы сигналом с первого входа 10.
При отсутствии логического блока 24 в резервный блок пам ти 5 при наличии двух и более сигналов записывалась бы информаци , предназначенна  дл  двух и более основных блоков пам ти 2-4.
На вбрсоде элемента И-ИЛИ 29 по вл етс  сигнал, индицирующий переполнение резерва, т.е. состо ние, когда количество отказавших основных блоков пам ти оказалось больше имеющихс  резервных блоков пам ти.
Введение дополнительного логического блока позвол ет повысить надежность функционировани  запоминающего устройства на 10-12%.

Claims (2)

1.Запоминающее устройство с автоматическим восстановлением работоспособности по авт. св. 591966, отличающеес  тем, что,
с целью повышени  надежности устройства , оно содержит логический блок, входы которого  вл ;отс  входами устройства; Пёрвый, второй и третий выходы логического блока подключены соответственно к первым входам элементов И первой группы, ко входам элементов НЕ и к первым входам элементов И второй группы, а четвертый выход логического блока  вл етс  выходом устройства.
2.Устройство по п. 1, отличающеес  тем, что логический блок содержит элементы ИЛИ-НЕ, И-ИЛИ и И и триггеры, причем выходы элементов ИЛИ-НЕ подключены к первым входам элементов И, выходы которых соединены с первыми входами триггеров, входы элементов ИЛИ-НЕ и И-ИЛИ и вторые входы элементов И и триггеро подключены к соответствующим входам логического блока, выходы которого соединены с выходами триггеров и элемента И-ИЛИ.
, .,
Источники информации, прин тые во внимание при экспертизе
1. Авторское свидетелй ство СССР 591966,кл. G 11 С 29/00, 1976 (прототип).
30
26
SU792755354A 1979-04-18 1979-04-18 Запоминающее устройство с автоматическим восстановлением работоспособности SU783857A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792755354A SU783857A2 (ru) 1979-04-18 1979-04-18 Запоминающее устройство с автоматическим восстановлением работоспособности

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792755354A SU783857A2 (ru) 1979-04-18 1979-04-18 Запоминающее устройство с автоматическим восстановлением работоспособности

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU591966A Addition SU115007A1 (ru) 1958-02-10 1958-02-10 Устройство дл предохранени счетчика Гейгера-Мюллера от перегрева в потоке циркулирующего радиоактивного смазочного масла

Publications (1)

Publication Number Publication Date
SU783857A2 true SU783857A2 (ru) 1980-11-30

Family

ID=20823125

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792755354A SU783857A2 (ru) 1979-04-18 1979-04-18 Запоминающее устройство с автоматическим восстановлением работоспособности

Country Status (1)

Country Link
SU (1) SU783857A2 (ru)

Similar Documents

Publication Publication Date Title
KR100295402B1 (ko) 반도체메모리
US4326290A (en) Means and methods for monitoring the storage states of a memory and other storage devices in a digital data processor
US6112268A (en) System for indicating status of a buffer based on a write address of the buffer and generating an abort signal before buffer overflows
US4922457A (en) Serial access memory system provided with improved cascade buffer circuit
EP0272847B1 (en) Bidirectional semiconductor device having only one one-directional device
SU783857A2 (ru) Запоминающее устройство с автоматическим восстановлением работоспособности
US5515506A (en) Encoding and decoding of dual-ported RAM parity using one shared parity tree and within one clock cycle
SU1034208A1 (ru) Резервированное запоминающее устройство
SU439020A1 (ru) Запоминающее устройство с автономным контролем
SU1083234A1 (ru) Устройство дл тестового контрол пам ти
SU951399A1 (ru) Устройство дл записи информации в запоминающее устройство
SU1575240A1 (ru) Посто нное запоминающее устройство с контролем
SU591966A1 (ru) Запоминающее устройство с автоматическим восстановлением работоспособности
SU1215137A1 (ru) Запоминающее устройство с коррекцией информации
SU1640745A1 (ru) Резервированное запоминающее устройство
SU1035608A1 (ru) Трехканальное мажоритарно-резервированное устройство
SU1251188A1 (ru) Запоминающее устройство с самоконтролем
SU881875A2 (ru) Резервированное запоминающее устройство
SU951406A1 (ru) Запоминающее устройство с самоконтролем
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU1238162A1 (ru) Запоминающее устройство с коррекцией информации (его варианты)
SU1080217A1 (ru) Резервированное запоминающее устройство
SU1418816A1 (ru) Посто нное запоминающее устройство
SU1425689A1 (ru) Устройство управлени блоками пам ти
SU983752A1 (ru) Резервированное запоминающее устройство