SU1418816A1 - Посто нное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в полупроводниковых ПЗУ с многоразр дной организацией. Цель изобретени  - упрощение устройства. Поставленна  цель достигаетс  тем, что устройство содержит элемент ИЛИ 15, блок переадресации 17, группу элементов ИЛИ 18, дешифратор неисправных разр дов на элементах И 19 с соответствующими св з ми. Строка резервного накопител  5 разбита на несколько частей, кажда  из которых соответствует одному разр ду устройства . Указанное соответствие устанавливаетс  блоком переадресации 17. В результате одна резервна  строка может зан ть несколько дефектных элементов пам ти в разных строках основного накопител  1. 2 нл. (Л

Description

г

t « 1

«гг

,i - If

00

00

Oi

25

V

Отгз

Изобретение относитс  к вычислительной технике и может быть исполь- зонано в полупроводниковых ПЗУ с многоразр дной организацией.

Целью изобретени   вл етс  упрощение устройства.

На фиг.1 представлена структурна  схема ПЗУ; на фиг.2 - структурна  схема блока переадресации.

ПЗУ содержит основной накопитель 1 со словарными 2 и разр дными 3 шинами и тактовыми входами 4, резерв- ньш накопитель 5, со словарной шиной 6 и разр дными шинами 7, резервный усилитель 8 считывани , информап он- ные входы 9 резервного накопител  5, основные усилители 10 считывани  с адресными входами 11, дешифратор 12 разр дов, блоки 13 сравнени , элементы И 14, элемент ИЛИ 15, выходы 16 элементов И 14, блок 17 переадресации , группу элементов ИЛИ 18, дешифратор неисправных разр дов, выполненных на элементах И 19, выходы 20 дешифратора неисправных разр дов, мультиплексоры 21 с первыми и вторыми информационными входами 22 и 23, адресные входы 24 первой группы устройства , дешифратор 25 слов, адресные входы 26 второй группы устройства, выходы 27 устройства.

Блок 17 переадресации (фиг.2) состоит из f групп 17, 17.,...,17 программируемых элементов, которые могут представл ть собой транзисторные ключи, один из выводов которых через пережигаемую перемычку соединен с соответствующими элементами устройства (необходимые дл  пережигани  перемычек цеш элементы не показаны ). Количество групп программируемых элементов определ етс  разр дностью накогштел , т.е. числом одновременно опрашиваемых элементов пам ти. Фактически, в определенной группе элементов 17 должен хранитьс  двоичный адрес чисел от 1 до f. Следует подчеркнуть, что здесь рассматриваетс , как отмечалось, случай , когда дефекты по вл ютс  в отдельных (в любой строке может быть неисправной одна из f частей) группах элементов пам ти. При по влении единичного сигнала на одном из входов 16 программируемых элементов 17 на выходах элементов соответствующей группы будут логические сигналы, соответствукщие двоичному представ0

5

0

5

0

5

0

5

0

5

лению числа, которое было запрограммировано .

Блоки 13 сравнени  также состо т из аналогичных элементов и предназначены дл  хранени  адреса дефектной строки.

Резервный накопитель 5 может представл ть собой как отдельную строку элементов посто нной, так и оперативной пам ти. Во втором случае занесение в накопитель 5 необходимой информации может осуществл тьс  и в процессе работы устройства (необходимый дл  этого управл ющий сигнал не показан). Однако возобновление состо ни   чеек этого накогштел  должно осуществл тьс  сразу после включени  устройства через информационные входы 9. При этом можно устранить не только дефекты производства элементов пам ти (кристалла ) , но и отказы, по вл ющиес  в процессе эксплуатации устройства. Предполагаетс , что в накопителе 3 дефекты не по вл ютс . Единичный сигнал на выходе 20 элемента И 19 соответствует случаю, когда опрашиваема  часть строки  вл етс  дефектной и считывание соответствующего символа должно осуществл тьс  не из накопител  1, а из аналогичной части строки (точный адрес элемента задаетс  сигналами на шинах 11) накопител  5.

Дефектные элементы пам ти основного накопител  1 обнаруживаютс  в процессе функционального контрол  устройства (кристалла пам ти). При этом первым может быть обнаружен дефект (или несколько дефектов) в одной из частей строки. Адрес этой строки программируетс  в первом из блоков 13, а двоичный номер - в соответствующей группе программируемых элементов 17. Соответствующие адреса обнаруженных в последующем дефектных элементов идентифицируютс  с состо нием следующих блоков 13 и групп элементов в блоке 17. При обнаружении дефектов часть строки с дефектными элемента П1 замен етс  со- ответствуквдей частью строки накопител  5, т.е. в эту часть строки 5 заноситс  информаци , котора  должна хранитьс  в строке накопител  1. Ясно , что при использовании только одной резервной строки допускаетс  по вление не более С лиого дефекта в

1А1В816

строке в каждом из поднакопителей в

накопителе 1. По схожему принципу можно использовать сколько угодно резервных строк.

Устройство работает следующим образом .

Адрес опрашиваемой дл  чтени   чейки накопител  1 задаетс  адресом 26 столбца и адресом 24 строки накопител  1. Если в опрашиваемой строке накопител  1 нет ни одного неисправного элемента (по крайней мере, ранее обнаруженного), то ни на одном из выходов элементов И 14 не будет единичного сигнала, которого не будет и на словарной шине 6 строки накопител  5, а также ни на одном из выходов 20 элементов и 19. Вместе с тем, единичные сигналы ус- танов тс  на одной из словарных шин 2 на соответствующих управл нлцих шинах 11 ( разр дных шинах 3 накопител  усилителей 10 считывани  (а также на соответствующих шинах усилите- лей 8 считывани ). В соответствии с этим на выходах 22 усилителей 10 считывани  установ тс  считанные информационные символы, которые по нулевому сигналу 20 через мультиплексоры 21 попадут на информационные выходы устройства.

Если же при обращении к строке накопител  1 в одной из ее частей ранее были обнаружены неисправные элементы пам ти, то нар ду с выборкой основной  чейки в накопителе 1 происходит обращение и к строке накопител  5. Последнее обеспечиваетс  тем, что в одном из блоков 13 происходит совпадение адреса 24 с запрограммированным в этом блоке адресом дефектной строки, в результате чего на выходе соответствующего элемента И 14 будет единичный сигнал, который че- рез элемент ИЛИ 15 разрешит обращение к строке накопител  5. Параплель но с этим единичный сигнал с выхода элемента И 14 поступит на вход соот- ветствующе группы программируеьых элементов блока 17, где запрограммирован двоичный номер части строки с дефектами. Этот двоичный номер установитс  и на выходах элементов ИЛИ 18, а также на выходе 20 одного из элементов И 19. В соответствии с этим на управл ющем входе определенного мультиплексора 21 будет единичный сигнал, который пропустит на вы

5 0 5 О

0 Q g

5

Claims (1)

1. ход этого мультиплексора бит информации , считанный из накопител  5, остальные биты искомого слова считываютс  из строки накопител  1, поскольку на входах 20 остальных мультиплексоров 2 - нулевые уровни. Формула изобретени  Посто нное запоминающее устройство , содержащее основной и резервный накопители, основной и резервный усилители считывани , дешифратор слов, дешифратор разр дов, блоки сравнени , элементы И, мультиплексоры, выходы которых  вл ютс  выходами устройства , первые информационные входы мультиплексоров соединены с соответствующими выходами основных усилителей считывани , а вторые - с соответствующими выходами резервных усилителей считывани , информационные входы которых подключены к соответствующим разр дным щинам резервного накопител , а адресные входы соединены с со- ответствуюгцими адресными входами основных усилителей считывани , информационные входы которых подключены к соответствующим разр дным шинам основного накопител , словарные шины которого подключены к соответствующим выходам дешифратора слов, входы которого  вл ютс  адресными входами первой группы устройства и соединены с соответствующими входами блоков сравнени , выходы которых соединены с г.ходами соответствующих элементов И, адресные входы основных усилителей считывани  соединены с соответствующими выходами дешифратора разр дов , входы которого  вл ютс  адресными входами второй группы устройства , отличающеес  тем, что, с целью упрощени  устройства, оно содержит элемент ИЛИ, группу элементов ИЛИ, блок переадресации, дешифратор неисправных разр дов, выходы которого соединены с входами управлени  коммутацией соответствующих мультиплексоров, адресные входы соединены с выходами соответствующих элементов ИЛ11 группы, входы которых соединены с соответствующими выходами блока переадресации, входы которого соединены с выходами соответствующих элементов И и с соответствуюш1ми входами элемента , выход которого подключен к словарной шине резервного накопител  и соединен с входом сбросу дешифратора непсправш. рагчр дон .