KR910008694B1

KR910008694B1 - 마스크 rom

Info

Publication number: KR910008694B1
Application number: KR1019890003384A
Authority: KR
Inventors: 마고토 다키자와; 다이라 이와세; 마사미치 아사노; 야스노리 아리메
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치; 도시바 마이콤 엔지니어링 가부시키가이샤; 다케다이 마사다카
Priority date: 1988-03-18
Filing date: 1989-03-18
Publication date: 1991-10-19
Also published as: EP0333207A3; KR890015280A; US5124948A; EP0333207B1; EP0333207A2; DE68928112T2; DE68928112D1

Abstract

내용 없음.

Description

마스크 ROM

제1도는 본 발명의 1실시예에 따른 마스크 ROM의 전체 회로 구성을 나타낸 블럭도.

제2도는 제1도에 도시된 마스크 ROM의 회로구성에서 주요부분에 대한 구체적인 구성을 나타낸 회로도

제3도는 본 발명의 다른 실시예에 따른 마스크 ROM의 전체회로구성을 나타낸 블럭도.

제4도는 제3도에 도시된 마그크 ROM의 회로구성에서 주요부분에 대한 구체적인 구성을 나타낸 회로도

제5도 내지 제8도는 각각 종래 마스크 ROM에서의 불량상태에 대해 설명하는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 비트셀렉터 11, 12 : 본체 메모리셀블럭

13 : 행프리디코더 13-1, 13-2 : 행디코더

14 : 행어드레스버퍼 15, 16, 85 : 주열디코더

17 : 열어드레스버퍼·프리디코더 18 : 주/예비셀렉터

19 : 감지증폭기군 20 : 예비메모리셀군

21 29 : 기록용디코더 22, 30 : 기록용어드레스버퍼

23 : 예비열디코더 24 : 예비/주셀렉터

25 : 예비행디코더 26 : 블럭셀렉터

27 : 기록이네이블회로 28 : 예비행/열디코더

51, 143 : 예비모리셀 86 : 열어드레스버퍼

87 : 열프리디코더

[적용분야]

본 발명은 마스크 ROM에 관한 것으로, 특히 생산성향상과 IC제조완성후 ROM데이터의 기록교환을 목적으로하는 마스크 ROM에 관한 것이다.

[배경기술과 그 문제점]

수시로 데이터의 기록이라던지 독출이 가능한 RAM(random access memory)에서는 대용량화 됨에 따라 불량셀을 구제할 목적으로 용장(冗長)수단이 구비된 것이 많은데, 이는 본체 메모리셀과 동일한 어레이내에서 비트선을 공용하도록 하면서 메모리셀과 동일한 소자로 이루어진 예비메모리셀을 설치해서 본체 메모리셀이 불량인 경우에 그 불량메모리셀을 예비메모리셀과 교체시켜 사용할 수 있도록 함으로써 생산성의 향상을 도모하게 되어 있다.

이에 대해, 제조공정도중에서 마스크(mask)를 이용해 데이터의 프로그래밍이 이루어지는 마스크 ROM에서는 단순하게 생각하면 RAM등의 경우와 마찬가지로 본체 메모리셀과 동일한 소자로 이루어진 예비메모리셀을 설치해서 그 예비메모리셀을 본체의 메모리셀과 교환시킬 수는 없게 되어 있었지만, 이러한 마스크 ROM의 경우에도 대용량화가 진행됨에 따라 칩크기의 증대와 소자의 미세화의 관계로 부터 생산성이 급격히 저감됨을 예상할 수 있어 어떠한 방법에 의해서든 불량메모리셀을 구제할 필요가 있었다.

이 불량메모리셀의 구제방법으로는 지금까지 2중셀방식이라던지 ECC(Error collecting cold)방식, 퓨즈(fuse)프로그래밍방식, PROM방식등이 고려되고 있는데, 가격에 걸맞는 칩크기라던지 동작속도, 프로세스의 용이성 등을 고려해 보면 실현가능성이 있는 방식이라고는 할 수 없어, 용장수단이 탑재되지 않은 것이 실현되고 있었다.

여기서, 예컨대 퓨즈프로그램방식에서는 동작속도라던지 프로세스의 용이성 면에서는 유리하여 수 비트의 불량은 구제 할 수 있지만, 미세화에 의해 발생되기 쉬운 마스크 어긋남이라던지 패터닝시의 오차등에 의해 워드선이 단락(short)되어 행(行)단위로 불량이 발생되는 경우의 구제는 현실적으로 해결하지 못하고 있음에도 불구하고 실제 마스크 ROM의 행단위로 불량이 발생되는 경우가 많다.

제5도는 NOR형 마스크 ROM의 일반적인 구성을 나타낸 회로도로서, 이 제5도에서 도면의 참조부호 91은 각각 행디코더내의 부분디코더인 낸드게이트, 92는 각각 상기 낸드게이트(91)의 출력이 공급되는 버퍼로서의 인버터, 93은 각각 상기 버퍼로서의 인버터(92)에서 출력되는 신호에 의해 구동되는 워드선, 94는 비트선, 95는 각각 마스크ROM셀을 나타낸다.

여기서, 데이터의 프로그램은 제조공정도중에서 마스크를 사용해서 상기 워드선(93)과 비트선(94)의 각 교점에다 ROM셀(95)로서의 MOS트랜지스터를 선택적으로 형성하는 방법이라던지, MOS트랜지스터를 접지전위에 선택적으로 접속시키는 방법이 채용된다.

이러한 구성의 마스크 ROM에서는 예컨대 제조공정에서 마스크 어긋남이라던지 패터닝시의 오차에 기인해서 저항(R1)에 의해 등가적으로 표시된 바와 같이 워드선(93)끼리 단락되면 그 2행분의 ROM셀(95)이 모두 불량으로 되는 바, 이러한 불량셀을 구제하는 경우에는 2행분의 ROM셀과 동일한 수량으로 데이터의 기록이 가능한 용장용 메모리셀을 설치해 줄 필요가 있기는 하지만, 그 수가 방대하게 되어 칩크기가 극히 증대되기 때문에 그 용장구성에 대한 실현은 불가능하게 된다.

제6도는 NAND형 마스크 ROM의 일반적인 구성을 나타낸 회로도로서, 이 제6도에서 도면의 참조부호96은 각각 행디코더내의 부분디코더인 노아게이트, 97은 각각 상기 노아게이트(96)의 출력이 공급되는 버퍼로서의 인버터, 98은 각각 상기 버퍼(인버터:97)의 출력에 의해 구동되는 워드선, 99는 비트선, 100은 각각 마스크ROM셀, 101은 각각 낸드그룹(束)선택용 디코더내의 부분디코더인 낸드게이터, 102는 각각 상기 낸드게이트(101)의 출력이 공급되는 버퍼로서의 인버터, 103은 각각 상기 버퍼(102)의 출력에 의해 구동되는 낸드그룹선택선, 104는 각각 상기 낸드그룹선택용 트랜지스터를 나타낸다.

이러한 NAND형 마스크 ROM에서 데이터의 프로그램은 마스크를 사용해서 ROM셀(100)에 불순물의 주입여부에 따라 MOS트랜지스터의 임계치전압을 선택적으로 변화시킴으로써 이루어지게 된다.

이러한 NAND형 마스크 ROM에서는 행디코더로터 1개의 디코드 출력에 의해 복수의 워드선(98)이 구동되기 때문에 2개의 워드선(98)이 저항(R2)에 의해 등가적으로 표시된 바와 같이 단락되면 2행분 이상의 ROM셀(100)이 불량으로 되므로 상기한 NOR형 마스크 ROM에 비해 구제가 더욱 불가능하게 된다.

이와 같이 종래의 마스크 ROM에서는 불량에 대한 용장기능을 부가시키거나 ROM데이터를 의식적으로 기록교환하려고 하는 경우에는 칩크기가 대형화되어 실현이 불가능하게 된다는 결점이 있었다.

[발명의 목적]

본 발명은 상기한 종래 기술상에서 발생되는 제반결점을 고려해서 이루어진 것으로, 칩크기의 증대를 최소한으로 억제시키면서 불량의 구제와 ROM데이터의 기록교환을 실행할 수 있는 마스크 ROM를 제공함에 그 목적이 있다.

[발명의 구성]

상기한 목적을 달성하기 위한 본 발명의 1실시예에 따르면, 마스크를 이용해 정보를 기록하는 마스크 ROM에 있어서, 본체 메모리셀 발생된 불량을 구제하거나 ROM데이터의 일부를 치환시키 위해 상기 본체 메모리셀의 구조와는 다르면서 상기 본체 메모리셀의 비트선 및 워드선을 공용하지 않게 되는 ROM데이터의 기록이 가능한 예비메모리셀이 설치된 것을 특징으로 한다.

또, 본 발명의 다른 실시예에 따르면, 마스크를 이용해서 정보를 기록하는 마스크 ROM에 있어서, 본체 메모리셀어레이를 구성하는 복수의 본체 메모리셀블럭내의 본체 메모리셀구조와는 다르면서 본체 메모리셀의 비트선 및 워드선을 공용하지 않는 한편 ROM데이터의 기록이 가능함에 의해 상기 본체 메모리셀블럭에서의 ROM데이터의 일부를 치환시키기 위한 예비메모리셀군(群)과, 상기 본체 메모리셀블럭중 임의 ROM데이터의 일부를 상기 예비메모리셀의 임의의 ROM데이터로 치환시키기 위한 치환수단을 구비한 것을 특징으로 한다.

[작용]

종래의 상식으로는 마스크 ROM의 특이성때문에 RAM과 같이 구조와 회로가동일한 예비메모리셀에 데이터를 치환시킬 수 없는 것으로 되어 있지만, 본 발명의 1실시예에 따른 마스크 ROM에서는 구조가 다르면서 ROM데이터의 기록이 가능한 예비메모리셀을 설치해줌에 따라 ROM데이터의 치환이 가능하게 되고, 더욱이 예컨대 본체 메모리셀은 프로세스상 허용되는 최소의 패턴으로 형성해주면서, 예비메모리셀을 본체에 모리셀과 동일한 설계기준으로 패턴을 형성해도 크기적으로는 증대되어, 불량이 생기기 어렵도록 비교적 큰 패턴으로 형성할 수 있다.

이 경우 본체 메모리셀과 예비메모리셀이 비트선 또는 워드선을 공용하게 되면 패턴형성이 곤란하게 되지만, 각 셀이 비트선 또는 워드선 공용하지 않도록 하면서 본체 메모리셀과는 별개의 영역에 예비메모리셀을 설채해줌으로써 패턴형성이 가능하게 된다.

또, 본 발명의 다른 실시예에 따른 마스크 ROM에서는 예컨대 본체 메모리셀의 일부의 ROM데이터를 예비메모리셀의 임의의 ROM데이터로 치환시키려는 경우, 본체 메모리셀어레이가 매트릭스형상의 본체 메모리셀로 이루어진 본체 메모리셀블럭으로 구성되는 경우 최소한 1개의 워드선 또는 비트선에 의해 선택되는 본체 메모리셀과 동일한 수 만큼 ROM데이터의 기록이 가능한 예비메모리셀을 설치해주고, 상기 1개의 워드선 또는 비트선에 의해 선택되어지는 본체 메모리셀의 ROM데이터를 치환시킨 새로운 ROM데이터를 예비메모리셀군내의 각 예비메모리셀에 기록함과 더불어, 정부의 기록이 가능한 소자에 대해 ROM데이터를 치환시키려는 상기 워드선 또는 비트선의 본체 메모리셀을 포함한 임의어드레스에 의해 선택되는 모든 워드선 또는 비트선의 본체 메모리셀에 대응되는 각 행 또는 각 열(烈)어드레스를 기록하고, 정보의 기록이 가능한 소자에 대해 최소한 1개의 워드선 또는 비트선에 의해 선택되는 본체 메모리셀과 동일한 수의 예비메모리셀의 ROM데이터와, 상기 임의어드레스에 의해 선택된 본체 메모리 셀중의 모든 워드선 또는 비트선에 대한 본체 메모리셀의 ROM데이터 내에서 치환되는 워드선에 관련된 본체 메모리셀의 ROM데이터가 존재하는 본체 메모리셀블럭에 대응되는 어드레스정보 또는 치환되는 비트선에 관련된의 본체 메모리셀의 ROM데이터가 존재하는 출력비트에 대응되는 어드레스정보를 기록하게 된다.

그리고, ROM데의 독출시에는 입력어드레스와 상기어드레스 기억수단에 기억되어 있는 어드레스를 비교해서 양 어드레스가 일치되는 경우에는 상기 블럭기억수단 또는 출력비트기억수단에 기억되어 있는 어드레스정보에 따라 복수의 본체 메모리셀블럭으로 구성된 본체 메모리셀어레이내에서 치환시키려는 ROM 데이터가 존재하는 본체 메모리셀블럭이 선택되고, 상기 ROM데이터 전환회로에 의해 본체 메모리셀의 ROM데이터에 대신해서 예비메모리셀의 임의의 ROM데이터로 치환되어 독출되게 된다.

여기서, 본체 메모리셀어레이는 매트릭스형상으로 배치된 본체 메모리셀로 이루어진 복수의 본체 메모리셀블럭으로 구성되어 있고, 각 워드선 또는 비트선에 대한 본체 메모리셀의 수는 감소되기 때문에 ROM데이타의 치환을 위한 용장용예비메모리셀군내의 예비메모리셀의 수도 감소되므로 용장기능을 부가시킴에도 불구하고 칩크기의 증가는 작게 억제시킬 수 있다.

[실시예]

이하, 본 발명의 실시예에 대해 도면을 참조해서 상세히 설명한다.

제1도는 본 발명의 마스크 ROM을 NOR형으로 실시한 경우에 대한 전체의 구성을 나타낸 블럭도로서, 본 발명에 따른 마스크 ROM에서는 복수의 본체 메모리셀이 설치된 본체 메모리셀어레이를 워드선(또는 비트선)방향을 따라 복수의 블럭으로 분할시킨 것이 하나의 특징으로 되고 있고, 이 실시예의 경우에는 본체 메모리셀어레이가 본체 메모리셀블럭(L;11)과 본체 메모리셀블럭(R:12)으로 2분할되어 있으며, 이 2개의 본체 메모리셀블럭(11, 12)내에는 도시되지 않은 본체 메모리셀이 행렬형상으로 배치되어 있고, 동일한 행에 배치된 복수개의 본체 메모리셀은 도시되지 않은 동일한 워드선에 접속되어 있는 한편, 동일한 열에 배치된 복수개의 본체 메모리셀은 도시되지 않은 동일한 비트선에 접속된다.

상기 양 본체 메모리셀블럭(11, 12)내의 도시되지 않은 상호 대응되는 각 행의 워드선은 행디코더(13)의 출력에 의해 독립되게 선택적이면서 병렬로 구동되고, 이 행디코더(13)에는 행어드레스가 공급되는 행어드레서버퍼(14)의 출력이 공급된다.

또, 본체 메모리셀블럭(11, 12)내의 도시되지 않은 비트선은 주(main)열디코더(15, 16)에 의해 선택되는바, 이 주열디코더(15, 16)에는 열어드레스가 공급되는 열어드레스버퍼·프리(pre)디코더(17)의 출력이 병렬로 공급되고, 상기 행프리디코더(13)와 주열디코더(15, 16)의 디코드출력에 따라 본체 메모리셀블럭(11, 12)내의 대응되는 형내에서 각 출력비트마다 1개의 본체 메모리셀이 선택된다.

그리고, 상기 2개의 주열디코더(15, 16)에는 주/에비셀렉터(18)가 접속되어, 2개의 주열디코더(15, 16)에 의해 선택된 본체 메모리셀의 기억데이터가 이 주/예비셀럭터(18)를 매개해서 복수의 감지증폭회로가 구비된 감지증록기군(19)에 공급된다.

여기서, 도면의 참조부호 20은 상기 각 본체 메모리셀블럭(11, 12)내의 각 행에 설치된 본체 메모리셀과 동일한 수량의 데이터기록이 가능한 예비메모리셀, 예컨대 PROM셀이라던지 퓨즈등으로 이루어진 예비메모리셀이 복수행분량으로 설치된 예비메모리셀군으로, 이 예비메모리셀군(20)내의 각 예비메모리셀에 대한 임의의 ROM데이터의 프로그램은 기록용디코더(21)의 출력에 의해 이루어지게 된다.

그리고, 이 기록용디코더(21)에는 기록용 어드레스가 공급되는 기록용어드레스버퍼(22)의 출력이 공급되고, 상기 예비메모리셀군(20)내의 예비메모리셀에 프로그램된 임의의 ROM데이터는 예비행선(SWL)의 신호에 기초해서 행단위로 선택되며, 예비메모리셀군(20)내에서 선택된 1행분의 예비메모리셀의 임의의 ROM데이터는 상기 열어드레스버퍼·프리디코더(17)의 출력이 공급되는 예비열디코더(23)에 의해 각 출력비트마다 1비트가 선택된다.

또 상기 예비열디코더(23)에는 예비/주셀렉터(24)가 접속되어, 예비열디코더(23)에 의해 선택된 예비메모리셀군(20)내의 각 출력비트마다의 1비트데이터가 이 예비/주셀렉터(24)를 매개해서 상기 감지증폭기군(19)에 공급되고, 상기 예비/주셀렉터(24) 및 상기 주/예비감지증폭기(18)의 동작은 블럭셀렉터신호선(BSL)의 신호에 의해 제어된다.

그리고, 도면의 참조부호 25는 상기 행어드레서버퍼(14)의 출력이 공급되는 예비행디코더로서, 이 예비행디코더(25)내에는 정보의 기록이 가능한 소자 예컨대 PROM셀이라던지 퓨즈등이 설치되고, 이들 소자에 대해 ROM데이터의 치환하려는 부분 또는 불량행어드레스이 기록이 이루어진다.

또, 이 예비행디코더(25)는 미리 기록된 어드레스와 행어드레스버퍼(14)의 출력어드레스를 비교해서 그 비교결과를 기초로 상기 예비메모리셀군(20)내의 행을 선택하기 위한 신호를 예비행선(SWL)에 출력하게 된다.

또, 도면의 참조부호 26은 상기 예비행디코더(25)의 디코드출력이 공급되는 블럭셀렉터로서, 이 블럭셀럭터(26)내에도 정보의 기록이 가능한 소자가 설치되고, 이들 소자에 대해 상기 본체 메모리셀블럭(11, 12)의 어느 한쪽을 식별하기 위한 어드레스정보의 기록이 이루어지게 된다.

또, 이 블럭셀렉터(26)에는 예비행디코더(25)의 출력에 대응해서 미리 정보가 기록되어 있어, 블럭셀렉터(26)는 미리 기록된 어드레스정보와 상기 블럭셀렉터(26)에서 인가되는 정보를 비교하여 그 비교결과에 기초해서 상기 주/예비셀렉터(18)와 예비/주셀렉터(24)의 동작을 제어하기 위한 신호를 블럭셀렉터신호선(BSL)에 출력하게 된다.

도면의 참조부호 27은 기록이네이블회로로서, 이 기록이네이블회로(27)는 외부로 부터의 기록제어신호에 기초해서 상기 예비메모리셀과, 예비행디코더(25)내에 설치된 소자 및 블럭셀렉터(26)내에 설치된 소자 각각에 대한 ROM데이터 또는 어드레스의 기록을 가능하게 하기 위한 신호(WE)를 출력하게 된다.

이러한 구성의 마스크ROM에 있어서, 제조후 본체 메모리셀에 불량이 발생되는 경우라던지, ROM데이터의 일부를 변경시키려는 경우에는 외부로 부터 기록제어신호를 인가해서 기록이네이블회로(27)를 동작시켜서 예비메모리셀군(20)내에 설치된 예비메모리셀과 예비행디코더(25)내에 설치된 소자 및 블럭셀렉터(26) 내에 설치된 소자 각각에 대한 정보 또는 어드레스의 기록이 가능한 상태로 해주게 되는데, 이 경우에는 예컨대 워드선의 단선이라던지 본체 메모리셀의 불량등이 발생될 수 있다.

이러한 불량이 발생된 상태에서 불량이 발생된 1행분의 본체 메모리셀에 대응되는 행어드레스를 예비행디코더(25)에 프로그램해 주고, 그 불량이 본체 메모리셀블럭(11,12)의 어느 곳에서 발생되었는지를 식별해내기 위한 어드레스정보를 블럭셀렉터(26)에 프로그램해주게 된다.

그리고, 기록어드레스를 기록용어드레스버퍼(22)에 공급해서 불량이 발생된 1행분의 본체 메모리셀에 기억되어질 정확한 정상데이터를 예비메모리셀군(20)내의 1행분의 예비메모리셀에 프로그램해주게 된다.

그리고, 데이터의 독출을 수행하는 경우에는 행어드레스와 열어드레스가 공급되고, 이때의 입력어드레스에 따라 행디코더(13)와 주열디코더(15,16)에 의해 본체 메모리셀블럭(11,12)의 1행내에서 각 출력비트마다의 1비트에 대해 1개의 본체 메모리셀이 각각 선택되어 그 선택된 셀의 기억데이터가 주/예비셀렉터(18)에 공급된다.

여기서, 상기 입력행어드레스가 불량이 발생된 1행분의 본체 메모리셀에 대응되는 어드레스가 일치되지 않는 경우, 즉 선택된 셀을 포함하는 1행분의 본체 메모리셀이 정상인 경우에는 블럭셀렉터(26)의 출력에 따라 주/예비셀렉터(18)가 동작되어, 상기 선택셀로 부터의 독출 ROM데이터가 감지증폭기군(19)에 입력된 다음 ROM데이터가 각각 출력된다.

한편, 상기 입력행어드레스가 불량이 발생된 1행분의 본체 메모리셀에 대응되는 어드레스와 일치되는 경우, 즉 선택셀을 포함하는 1행분의 본체 메모리셀에 어떠한 불량이 발생된 경우에는 예비행디코더(25)의 디코드출력에 의해 예비메모리셀군(20)내에서 대응되는 1행분의 예비메모리셀이 선택되어 이들 1행분의 예비 메모리셀의 정확한 정상 ROM데이터가 예비열디코더(23)에 공급되고, 이예비열디코더(23)에서는 이들 1행준의 ROM데이터중에서 열어드레스입력에 대응되는 비트분이 선택되어 예비/주셀렉터(24)에 공급된다.

더욱이, 이 경우 블럭셀렉터(26)의 출력에 의해 주/예비셀렉터(18)가 비동작상태로 되는 반면 예비/주셀렉터(24)가 동작상태로 되고, 예비열디코더(23)에 의해 선택된 비트분의 데이터가 불량이 발생된 본체 메모리셀블럭중 본체 메모리셀의 틀린 ROM데이터 대신에 상기 예비/주셀렉터(24)에 의해 감지증폭기군(19)에 입력된 다음 정확한 ROM데이터가 출력된다.

이러한 구성에 의하면 예비메모리셀군(20)에서는 본체 메모리셀을 2개로 분할시킨 본체 메모리셀블럭(11 또는 12)중 최소한 1행분의 본체 메모리셀에 대응되는 수의 예비메모리셀을 제공해주면 좋다.

이 때문에 용장기능을 부가시키는 경우에도 칩크기가 극도로 증대되는 것을 방지할 수 있는 바, 이는 본체 메모리셀어레이에서 본체 메모리셀블럭의 분할수와 행디코더(13)의 점유면적의 관계를 적정화시키므로써 더욱 큰 효과를 얻을 수 있다.

제2도는 제1도에 도시된 실시예에 따른 마스크 ROM의 주요부에 대한 구체적인 구성을 나타낸 회로도로서, 이 제2도에서 도면의 참조부호 31은 본체 메모리셀블럭(11)내의 워드선, 32는 본체 메모리셀블럭(12)내의 워드선, 33은 상기 행디코더(13)내의 1행분의 디코드부인 낸드게이트, 34는 이 낸드게이트(33)의 디코드출력을 상기 워드선(31)에 공급해주는 버퍼로서의 인버터, 35는 상기 낸드게이트(33)의 디코드출력을 상기 워드선(32)에 공급해주는 버퍼로서의 인버터, 36은 본체 메모리셀블럭(11)내의 비트선, 37은 본체 메모리셀블럭(12)내의 비트선, 38은 상기 주열디코더(15)내의 설치된 디코드용트랜지스터, 39는 상기 주열디코더(16)내에 설치된 디코드용트랜지스터, 40L 및 40R은 상기 주/예비셀렉터(18)내에 설치된 선택트랜지스터, 41L과 41R은 상기 감지증폭기군(19) 내에 설치된 감지증폭회로, 42L 및 42R은 상기 예비/주셀렉터(24)내에 설치된 선택트랜지스터, 43 및 44는 상기 예비열디코더(23)내에 설치된 디코드용트랜지스터, 45는 상기 열어드레스버퍼·프리디코더(17)내의 프리디코더인 낸드게이트, 46은 이 낸드게이트(45)의 디코드출력이 공급되는 버퍼로서의 인버터, 47은 상기 열어드레스버퍼·프리디코더(17)내의 프리디코더인 낸드게이트, 48은 이낸드게이트(47)의 디코드출력이 공급되는 버퍼로서의 인버터를 나타내고, 상기 인버터(46)의 출력은 상기 트랜지스터(38, 43)의 게이트에 공급되는 반면 상기 인버터(48)의 출력은 트랜지스터(39, 44)의 게이트에 공급된다.

그리고, 상기 예비메모리셀군(20)내에는 복수행분의 예비메모리셀(51)이 설치되어 있는데, 이들 각 행의 예비메모리셀(51)은 대응되는 예비행선(SWL)의 신호에 의해 선택되게 되고, 이들 각 예비메모리셀(51)에 대한 ROM데이터의 기록은 상기 기록용디코더(21)내에 설치된 부분디코더인 각 낸드게이트(52)의 출력이 버퍼로서의 인버터(53)를 매개해서 공급됨으로써 이루어진다.

또, 각 예비메모리셀(51)의 ROM데이터는 각각 디코드용트랜지스터(43, 44)와 선택트랜지스터(42L, 42R)를 매개해서 상기 감지증폭기회로(41L, 41R)에 선택적으로 공급된다.

한편, 상기 예비행디코더(25)내에는 복수의 부분디코더(60)가 설치되어 있는데, 이들 각 부분디코더(60)는 도시된 바와 같이 출력노드(61)에 접속된 부하용 P챈널 MOS트랜지스터(62)와 복수개의 정보기록이 가능한 소자(63)로 구성되어, 상기 출력노드(61)의 전위가 상기 각 예비행선(SWL)에 공급됨과 더불어 블럭셀렉터(26)에 공급되고, 이 부분디코더(60)내에 설치된 각 소자(63)에 대한 어드레스정보의 기록은 각 낸드게이트(65)의 출력이 버퍼로서의 인버터(66)를 매개해서 출력됨으로써 이루어지게 된다.

그리고, 상기 블럭셀렉터(26)내에도 복수의 부분디코더(70)가 설치되어 있는데, 각 부분디코더(70)는 출력노드(71)에 접속된 부하용 P챈널 MOS트랜지스터(72)와 복수개의 기록가능한 소자(73) 및 출력노드(71)에 접속된 인버터(74)로 구성되고, 각 부분디코더(70)내의 인버터(74)의 출력이 상기 블럭 셀렉터신호선(BSL)에 출력되며, 이 블럭 셀렉터신호선(BSL)의 신호는 상기 예비/주셀렉터(24)내의 트랜지스터(42L, 42R)의 게이트에 직접 공급됨과 더불어, 각 인버터(81)를 매개해서 상기 주/예비셀렉터(18)내의 트랜지스터(40L, 40R)의 게이트에 공급된다.

또, 이 부분디코너(70)내에 설치된 각 소자(73)에 대한 어드레스정보의 기록은 각 낸드게기트(75)의 출력이 버퍼로서의 인버터(76)를 매개해서 공급됨으로써 이루어지게 된다.

여기서, 특별히 챈널이 지정되지 않은 트랜지스터는 모두 N챈널 소자이다.

이러한 구성에서 각 예비메모리셀(51)과 예비행디코더(25)내의 소자(63) 및 블럭셀렉터(26)내의 소자(73)에 프로그램을 수행하는 경우에는 각 낸드게이트(52, 65, 75)에 대해 1레벨의 기록이네이블신호(WE)가 입력되고, 이때 각 낸드게이트(52, 65, 75)에 공급되는 어드레스가 성립되어 각 낸드게이트(52, 65, 75)의 출력이 0레벨로 되는 경우 이 0레벨이 입력되는 버퍼로서의 인버터(53, 66, 76)의 출력이 1레벨로 되어 대응되는 메모리셀에는 예컨대 1레벨이 프로그램된다.

이 상태에서 예비행디코더(25)에 행어드레스입력이 공급되어 이 행어드레스와 미리 프로그램된 해어드레스가 일치되는 경우 이 예비행디코더(25)내의 1개의 부분디코더(60)에 의한 디코드출력이 1레벨로 되고, 이때 대응되는 예비워드선(SWL)의 신호에 의해 1행분의 예비메모리셀(51)이 선택되어 미리 프로그램된 ROM데이터가 각 예비메모리셀(51)로 부터 독출된다.

한편, 상기 예비워드선(SWL)의 신호는 블럭셀렉터(26)내의 부분디코더(70)에도 공급되고, 이 예비워드선(SWL)의 신호가 공급되는 블럭셀렉터(26)에 포함된 부분디코더(70)의 디코드출력도 1레벨로 되어, 이 디코드출력이 공급되는 예비/주셀렉터(24)내의 트랜지스터(42L)가 온되는 반면, 주/예비셀렉터(24)내의 트랜지스터(40L)가 오프된다.

즉, 이 경우에는 본체 메모리셀블럭(11)내의 본체 메모리셀데이터 대신에 예비메모리셀(51)의 데이터가 예비열디코더(23)내의 트랜지스터(43)와 예비/주세렉터(24)내의 트랜지스터(42L)를 직력로 매개해서 감지증폭기회로(41L)에 공급되어 본체 메모리셀블럭(11)내의 불량워드선에 접속된 본체 메모리셀을 구제할 수 있게 된다.

한편, 본체 메모리셀(12)내에 불량워드선이 발생된 경우에는 블럭셀렉터(26)내에서 1개의 부분디코더(70)의 출력이 1레벨로 되고, 이 디코드출력이 공급되는 예비/주셀렉터(24)내의 트랜지스터(42R)가 온되는 반면, 주/예비셀렉터(18)내의 트랜지스터(40R)가 오프됨에 따라 본체 메모리셀블럭(12)에 포함된 본체 메모리셀의 데이터 대신에 예비메모리셀(51)의 데이터가 예비열디코더(23)내의 트랜지스터(44)와 예비/주셀렉터(24)내의 트랜지스터(42R)를 직렬로 매개해서 감지증폭기회로(42R)에 공급된다.

이러한 구성에 의하면 본체 메모리셀어레이를 2개의 본체 메모리셀블럭으로 분할시킴에 따라 각 워드선에 대한 본체 메모리셀의 수가 감소되기 때문에 불량구제를 위한 예비메모리셀군(20)내의 동일워드선에 접속된 예비메모리셀의 수도 감소시킬 수 있게 되어 용장기능을 부가시킴에도 불구하고 칩크기의 증가를 작게 할 수 있다.

또, 상기 실시예에서는 본체 메모리셀어레이를 2개의 본체 메모리셀블럭으로 분할시켜주었지만 2개 이상으로 분할시켜도 좋도, 분할되는 수를 증가시킴에 따라 예비메모리셀군(20)내의 동일워드선에 접속되는 예비메모리셀의 수를 보다 적게할 수 있어 칩크기의 증가를 최소한으로 억제시킬 수 있으며, 워드선중 어느 것이 단락되어 발생되는 불량행을 예비메모리셀군(20)으로 치환시키는 경우 예비메모리셀군(20)중 2행분의 예비메모리셀과 치환시키면 좋다.

제3도는 본 발명의 다른 실시예에 따른 마스크 ROM의 전체구성을 나타낸 도면이고, 제4도는 이 제3도에 도시된 마스크 ROM의 주여부에 대한 구체적인 구성을 나타낸 도면으로, 상기 제1도와 제2도에 도시된 실시예의 회로에서는 본체 메모리셀어레이를 행방향에 대해 복수분할(2분할)시켜 워드선의 불량에 기인하는 예비메모리셀과의 치환을 간단하게 하고 있는데, NOR형 및 NAND형 마스크 ROM 에서는 제7도와 제8도에 도시된 점선(105, 106)으로 표시된 바와 같이 비트선이 단선되거나 저항(R3, R4)으로 표시된 바와 같이 단락되는 경우도 있다.

여기서, 제7도는 NOR형 마스크 ROM을 나타낸 것으로, 도면중 참조부호 107은 각각 비트선, 108은 워드선, 109는 각각 ROM셀트랜지스터를 나타낸다.

또, 제8도는 NAND형 마스크 ROM을 나타낸 것으로, 도면중 참조부호 110은 각각 비트선, 112는 워드선, 113은 각각 ROM셀트랜지스터, 114는 각각 셀렉터선, 115는 각각 낸드그룹선택트랜지스터를 나타낸다.

그래서, 제3도와 제4도에 도시된 회로에서는 비트선의 단선이라던지 단락에 대응할 수 있도록 본체 메모리 셀어레이를 비티선방향에서 본체 메모리셀블럭으로 2분할시키고 있고, 이 제3도에서 상기 제1도에 대응되는 구성부에는 동일한 참조부호가 부여되고 있다.

이 제3도에서 2개의 본체 메모리셀블럭(11,12)내에는 각각 도시되지 않은 본체 메모리셀이 행렬상으로 배치되고, 각 본체 메모리셀블럭내에서 동일 행에 배치된 복수개의 본체 메모리셀은 도시되지 않은 동일 워드선에 접속되며, 동일 열에 배치된 복수개의 본체 메모리셀은 도시도지 않은 동일 비트선에 접속된다.

또, 상기 각 본체 메모리셀블럭(11, 12)내의 도시되지 않은 상호 대응되는 행위 워드선은 본체 메모리셀블럭(11, 12)사이에 각각 설치된 행디코더(13-1, 13-2)의 출력에 의해 독립되게 선택적이면서 병렬로 구동되고, 이 행디코더(13-1, 13-2)에는 행프리디코더(13)의 출력이 인가되는 한편, 상기 행프리디코더(13)에는 행어드레스가 공급되는 행어드레스버퍼(14)의 출력이 공급된다.

그리고, 본체 메모리셀블럭(11, 12)내의 도시되지 않은 비트선은 주열디코더(85)에 의해 선택되고, 이 주열디코더(85)는 상기 본체 메모리셀블럭(11, 12)사이에 설치되며, 상기 주열디코더(85)중에는 도시되지 않은 열셀렉터가 설치되는데, 이 열셀렉터는 상기 본체 메모리셀블럭(11, 12)중 상측의 본체 메모리셀블럭(11)을 선택할것인가, 하측의 본체 메모리셀블럭(12)을 선택할 것인가, 또는 각 출력비트의 1열을 선택할 것인가를 결정해주기 위한 것이다.

또 상기 주열디코더(85)에는 열프리디코더(87)의 출력이 공급되는 한편, 이 열프리디크더(87)에는 열어드레스가 공급되는 열어드레스버퍼(86)와 행어드레스버퍼(14)의 출력이 공급된다.

그리고, 상기 행디코더(13-1, 13-2) 및 주열디코더(5)의 디코드출력에 따라 본체 메모리셀블럭(11, 12)중 선택된 블럭에서 출력비트마다 1개의 본체 메모리셀이 선택되고, 상기 주열디코더(85)에는 상기 열셀렉터를 매개해서 주/예비셀렉터(18)가 접속되어 주열디코더(85)에 의해 선택된 본체메모셀의 기억데이터가 이 주/예비셀렉터(18)를 매개해서 복수의 감지증폭회로를 갖춘 감지증폭기군(19)에 공급된다.

그리고, 제3도에서 도면중 참조부호 20은 상기 각 본체 메모리셀블럭(11, 12)내의 각 열에 설치된 본체 메모리셀과 동일한 수량으로 데이터의 기록이 가능한 메모리셀 예컨메 RPOM셀이라던지 퓨즈등으로 이루어진 예비메모리셀이 복수열분 설치된 예비메모리셀군을 나타내고, 이 예비메모리셀군(20)내의 각 예비메모리셀에 대한 ROM데이터의 프로그램은 기록용디코더(21)의 출력에 따라 이루어지게 되는데, 이 기록용디코더(21)에는 기록용어드레스가 공급되는 기록용어드레스버퍼(22)의 출력이 공급된다.

또 기록어드레스를 기록어드레스버퍼(22)에 공급해주면서 기록용디코더(21)의 출력에 따라 디코드해서 그 출력을 상기 예비메모리셀군(20)에 공급해줌으로써 불량이 발생된 1열분의 본체 메모리셀에 기록되어질 정확한 ROM데이터를 그 예비메모리셀군(20)내의 1열분의 예비메모리셀에 프로그램해주게 되고, 예비메모리셀군(20)내의 예비메모리셀군에 프로그램된 정확한 ROM데이터는 예비행/열디코더(28)의 출력단에 접속된 데이터라인셀렉터신호선(DSL)의 신호에 기초해서 열단위로 선택되며, 이 예비행/열디코더(28)중에는 정보의 기록이 가능한 소자가 설치되어 이 소자에는 기록용디코더(29)의 출력이 공급되고, 이 기록용디코더(29)에는 불량어드레스의 열어드레스데이터가 공급되는 기록용어드레스버퍼(30)의 출력이 공급된다.

또 예비메모리셀군(20)내에서 선택된 1열분의 예비메모리셀의 정확한 정산 ROM데이터는 상기 행어드레스버퍼(14)의 출력이 공급되는 행프리디코더(13)와 이 행프리디코더(13)의 출력이 공급되는 예비행디코더(25)에 의해 출력비트마다 1비트가 선택되고, 상기 예비행디코더(25)에는 예비/주셀렉터(24)가 접속되어 예비행/열디코더(28)에 의해 선택된 열에 대응하는 예비메모리셀군(20)내의 1비트데이터가 그 예비/주셀렉터(24)를 매개해서 상기 감지증폭기군(19)에 공급되며, 상기 예비/주셀렉터(24)와 상기 주/예비셀렉터(18)의 동작은 비트셀렉터신호선(BSL)의 신호에 의해 제어된다.

그리고, 제3도에서 도면중 참조부호 10은 상기 예비행/열디코더(28)의 출력이 공급되는 비트셀렉터로서, 이 비트셀렉터(10)내에도 정보의 기록이 가능한 소자가 설치되어 이들 소자에 대해 상기 본체메모리셀중 어느 것의 출력인지를 식별해내기 위한 출력비트어드레스정보의 기록이 이루어지게 되는 한편, 이 비트셀렉터(10)에는 예비행/열디코더(28)의 출력에 대응되어 미리 정보의 기록이 이루어지고, 비트셀렉터(10)에서는 출력비트어드레스정보와 예비행/열디코더(28)의 출력정보를 비교하여 그 비교결과에 기초해서 상기 주/예비셀렉터(18)와 예비/주셀렉터(24)의 동작을 제어하기 위한 신호를 비트셀렉터신호선(BSL)에 출력하게 된다.

또 도면중 참조부호 27은 기록이네이블회로로서, 이 기록이네이블회로(27)는 외부로부터의 기록제어신호에 기초해서 상기 예비메모리셀군(20)내에 설치된 예비메모리셀과, 예비행/열디코더(28)내에 설치된 소자 및 비트셀렉터(10)내에 설치된 소자 각각에 대한 ROM데이터 또는 어드레스의 기록을 가능하게 하기 위한 신호(WE)를 출력하게 된다.

이러한 구성의 마스크 ROM에 있어서, 제조후 본체 메모리셀에 불량발생이 발견되는 경우에는 외부로 부터 기록제어신호를 인가해서 기록이네이블회로(27)를 동작시킴으로써 예비메모리셀군(20)내에 설치된 예비메모리셀과 예비행/열디코더(28)내에 설치된 기록가능한 소자 및 비트셀렉터(10)내에 설치된 기록가능한 소자 각각에 대한 ROM데이터 또는 어드레스의 기록이 가능한 상태로 해주게 된다.

이 경우 불량은 예컨대 비트선의 단락이라던지 본체 메모리셀의 불량등에 기인하게 되는 바, 이 상태에서 불량이 발생된 본체메모리셀블럭내의 1열분의 본체 메모리셀에 대응되는 행어드레스/열어드레스를 예비행/열디코더(28) 프로그램해주고, 그 불량이 본체 메모리셀어레이의 어떠한 출력비트에서 발생되는지를 식별해내기 위한 출력비트어드레스정보를 비트셀럭터(10)에 프로그램해주게 된다.

또, ROM데이터를 독출해내는 경우에는 행어드레스와 열어드레스를 공급해주게 되고, 이때의 입력어드레스에 따라 행디코더(13-1, 13-2) 및 주열디코더(85)에 의해 본체 메모리셀어레이중 1열내의 각 출력의 1비트에 대한 1개의 본체 메모리셀이 각각 선택되어 이 선택셀의 기억데이터가 주/예비셀렉터(18)에 공급된다.

여기서, 상기 입력열어드레스가 불량이 발생된 1열분의 본체 메모리셀에 대응되는 어드레스와 일치되지 않는 경우, 즉 선택셀을 포함한 1열분의 본체 메모리셀이 정상인 경우에는 비트셀렉터(10)의 출력에 따라 주/예비셀렉터(18)가 동작되어 상기로 부터의 독출 ROM데이터가 감지증폭기군(19)에 입력된 다음 ROM데이터가 각각 출력된다.

한편, 상기 입력열어드레스는 불량이 발생된 1열분의 본체 메모리셀에 대응되는 어드레스와 일치되는 경우, 즉 선택셀을 포함하는 1열분의 본체 메모리셀에 어떠한 불량이 발생된 경우에는 예비행/열코더(28)의 출력에 의해 예비메모리셀군(20)내의 대응되는 1열분의 예비메모리셀이 선택되고, 이들 1열분의 예비메모리셀의 어드레스데이터가 행프리디코더를 매개해서 예비행디코더(25)에 공급되며, 이 예비행디코더(25)에서는 이들 1열분의어드레스데이터중에서 행어드레스입력에 대응되는 1비트분이 선택되어 예비/주셀렉터(24)에 공급된다.

또 이때의 비트셀렉터(10)의 출력에 의해 주/예비셀렉터(18)가 비동작상태로 되는 반면 예비/주셀렉터(24)가 동작상태로 되어 예비/주셀렉터(24)에 예비행디코더(25)에 의해 선택된 1비트분의 데이터가 불량이 발생된 본체 메모리셀블럭내의 셀의 다른 ROM데이터 대신에 감지증폭기군(19)에 입력된 다음 정확한 정상의 ROM데이터가 출력된다.

이러한 구성에 의하면 예비메모리셀군(20)에서는 2개로 분할된 본체 메모리셀블럭(11, 12)내의 최소한 1열분의 본체 메모리셀에 대응되는 수량으로 예비메모리셀을 제공해주면 좋다.

이 때문에 용장기능을 부가시킨 경우에도 칩크기가 극도로 증대되는 것을 방지할 수 있는 바, 이는 본체 메모리셀어레이에서 본체 메모리셀블럭의 분할수와 행디코더(13-1, 13-2) 및 주열디코더(15)의 점유면적의 관계를 적정하게 설정해줌으로써 더욱 큰 효과를 얻을 수 있다.

제4도는 상기 제3도에 도시된 마스크 ROM의 주요부에 대한 구체적인 구성을 나타낸 회로도로서, 이 제4도에서 도면의 참조부호 131L과 132R은 각각 본체 메모리셀블럭(11)내의 비트선, 132L과 131R은 각각 본체 메모리셀블럭(12)내의 비트선, 133은 상기 열프리디코더(87)의 1열분의 프리디코더부인 낸드게이트로서, 이 낸드게이트(133)에 공급되는 행어드레스는 상측의 본체 메모리셀블럭(11)을 선택할 것이가, 하측의 본체 메모리셀블럭(12)을 선택할 것인가를 결정하기 위한 것이다.

또, 134는 이 낸드게이트(133)의 프리디코드출력을 열셀렉터(135)를 구성하는 트랜지스터(136)의 게이트에 공급해주는 버퍼로서의 인버터, 141은 상기 행디코더(13-1, 13-2)내의 디코더인 낸드게이트, 142는 이 낸드게이트(141)의 디코드출력이 공급되는 버퍼로서의 인버터, 137L과 137R은 각각 상기 주/예비셀렉터(18)내에 설치된 선택트랜지스터, 138L과 138R은 각각 상기 감지증폭기군 (19)내에 설치된 감지증폭회로, 139L과 139R은 각각 상기 예비/주셀렉터(24)내에 설치된 선택트랜지스터, 140L과 140R은 상기 예비행디코더(25)내에 설치된 디코드용트랜지스터로서, 이 디코드용 트랜지스터(140)의 게이트에는 상기 행프리디코더의 출력이 공급된다.

그리고, 상기 예비메모리셀군(20)내에는 복수열분의 예비메모리셀(143)이 설치되는데, 이들 각 예비메모리셀(143)에 대한 데이터의 기록은 상기 기록용디코더(21)내에 설치된 부분디코더인 각 낸드게이트(144)의 출력버퍼로서의 인버터(145)를 매개해서 공급됨으로써 이루어지게 되고, 각 예비메모리셀(143)의 ROM데이터는 각각 트랜지스터(140, 139L, 139R)를 매개해서 선택적으로 상기 감지증폭기회로(138L, 138R)에 각각 공급된다.

또, 상기 비트셀렉터(10)내에는 복수의 부분디코더(146)가 설치되는 데, 각 부분디코더(146L, 146R)는 출력노드(147)에 접속된 부하용 P챈널 MOS트랜지스터(148)와 복수개의 정보기록이 가능한 프로그래머블소자(149) 및 출력노드(147)에 접속된 인버터(150)로 구성된다.

그리고, 각 부분디코더(146L, 146R)내의 인버터(150)의 출력이 상기 비트셀렉터신호선(BSL)에 출력되고, 이 비트셀렉터신호선(BSL)의 신호는 상기 예비/주셀렉터(24)내의 각 트렌지스터(139L, 139R)의 게이트에 직접 공급됨과 더불어 각 인버터(151L, 151R)를 매개해서 상기 주/예비셀렉터(18)내의 각 트랜지스터(137L, 137R)의 게이트에 공급된다.

또, 이 부분디코더(146L, 146R)내에 설치되는 각 소자(149)에 대한 정보의 기록은 각 낸드게이트(152)의 출력이 버퍼로서의 인버터(153)를 매개해서 공급됨으로써 이루어지게 된다.

또, 상기 예비행/열디코더(25)내에는 복수의 부분디코더(154)가 설치되는데, 이들 각 부분디코더(154)에는 도시된 바와 같이 출력노드(155)에 접속된 부하용 P챈널 MOS트랜지스터(156)와 복수개의 정보기록이 가능한 소자(157)로 구성되고, 상기 출력노드(155)의 전위가 상기 각 데이터라인셀렉신호선(DSL)에 공급됨과 더불어 비트셀렉터(10)에 공급되며, 또 이 부분디코더(154)내에 설치된 각 소자(157)에 대한 정보의 기록은 각 낸드게이트(158)의 출력이 버퍼로서의 인버터(159)를 매개해서 공급됨으로써 이루어지게 된다.

여기서, 특별히 챈널을 지정하지 않은 트랜지스터는 모두 N챈널소자이다.

이러한 구성이 있어서, 각 예비메모리셀(143)과 예비행/열디코더(28)내의 프로그래머블소자(157) 및 비트셀렉터(10)내의 프로그래머블소자(149)에 프로그램을 실행하는 경우에는 각 낸드게이트(144, 158, 152)에 대해 1레벨의 기록이네이블신호(WE)가 입력된다.

이때, 각 낸드게이트(144, 158, 152)에 공급되는 어드레스가 성립되어 각 낸드게이트(144, 158, 152)의 출력이 0레벨로 될때 이 출력이 입력되는 버퍼로서의 인버터(145, 159, 153)의 출력이 1레벨로 되어 대응되는 프로그래머블소자에 예컨대 1레벨이 그로그램된다.

이 상태에서 예비행/열디코더(28)에 행어드레스(예컨대 최상위비트) 및 열어드레스가 공급되고, 그 행어드레스에 따라 상측 본체 메모리셀블럭이나 하측의 본체 메모리셀블럭이 선택되며, 열어드레스에 따라 선택된 본체 메모리셀블럭중 임의열어드레스인가 선택된다.

또 상기 행어드레스의 최상위비트가 미리 프로그램되어 있는 정보와 일치되는 한편 열어드레스와 미리 프로그램되어 있는 열어드레스가 일치되는 경우에는 이 예비행/열디코더(28)내에서 1개의 부분디코더(154)의 디코드출력이 1레벨로 되고, 이때 대응되는 데이터라인셀렉터신호선(DSL)의 신호에 의해 1열분의 예비메모리셀(143)이 선택되어 미리 프로그램된 ROM데이터가 각 예비메모리셀(143)로 부터 독출된다.

한편, 상기 데이터라인셀렉터신호선(DSL)의 신호는 비트셀렉터(10)내의 부분디코더(146L, 146R)에도 공급되고, 본체 메모리셀블럭내의 비트선(132L : 출력비트 L)에서 불량이 발생된 경우 또는 ROM데이터를 치환시키려는 경우에는 이 복수의 데이터라인셀렉터신호선(DSL)에 공급되는 비트셀렉터(10)내의 부분디코더(146L)의 디코드출력도 1레벨로 되며, 이 디코드출력이 공급되는 예비/주셀렉터(24)내의 트랜지스터(139L)가 온되는 반면 주/예비셀렉터(18)내의 트랜지스터(137L)가 오프된다.

또, 비트셀렉터(10)내의 부분디코더(146R)의 디코드출력은 0레벨로 되어 이 디코드출력이 공급되는 예비/주셀렉터(24)내의 트랜지스터(139R)가 오프되는 반면 주/예비셀렉터(18)내의 트랜지스터(137R)가 온된다.

즉, 이 경우에는 출력비트(L)측의 비트선(132)상의 1열의 본체 메모리셀에 대한 ROM데이터에 대신해서 예비메모리셀(143)의 ROM데이터가 예비행디코더(25)내의 트랜지스터(140)와 예비/주셀렉터(24)내의 트랜지스터(139L)를 직렬로 매개해서 감지증폭기회로(138L)에 공급되어 본체 메모리셀내의 불량비트선에 접속된 본체 메모리셀의 구제 또는 ROM데이터의 치환을 수행할 수 있다.

한편, 본체 메모리셀블럭내의 비트선(132R:출력비트R)에서 불량이 발생된 경우 또는 ROM데이터를 치환시키려는 경우에는 비트셀렉터(10)내의 부분디코더(146R)의 출력이 1레벨로 되고, 이 디코드출력이 공급되는 예비/주셀렉터(24)내의 트랜지스터(139R)가 온되는 반면 주/예비셀렉터(18)내의 트랜지스터(137L)가 오프된다.

또, 비트셀렉터(10)내의 부분디코더(146L)의 출력은 0레벨로 되고, 디코드출력이 공급되는 예비/주셀렉터(24)내의 트랜지스터(139L)가 오프됨과 더불어 주/예비셀렉터(18)내의 트랜지스터(137L)가 오프됨에 따라 본체 메모리셀블럭내의 비트선(132R)에 접속된 1열의 본체 메모리셀의 ROM데이터 대신에 예비메모리셀(143)의 ROM데이터가 예비행디코더(25)내의 트랜지스터(140)와 예비/주셀렉터(24)내의 트랜지스터(139R)를 직렬로 매개해서 감지증폭회로(138R)에 공급된다.

그리고, 상기 실시예에서는 메모리셀의 불량과 비트선의 단선에 의한 불량의 구제를 예로들어 설명했지만, 비트선중 어느 것이 단락된 경우에는 불량열을 예비메모리셀군(20)으로 치환시킬 때 불량의 상황에 맞도록 예비메모리셀군(20)중의 2열분 또는 4열분의 예비메모리셀로 치환시키면 좋다.

또, 본발명의 실시예에 대해서는 본체 메모리셀에 불량이 발생된 경우를 중심으로 기술하였지만, 본체 메모리셀의 ROM데이터를 치환시키거나 비트셀렉터와 블럭셀렉터를 다중선택할 수 있도록 하면 복수의 본체 메모리셀의 영역(열, 행)을 일제히 치환시킬 수도 있다.

더욱이, 본 발명은 상기 실시예에 한정되지 않고 여러가지로 변형시킬 수 있는바, 예컨대 상기 실시예에서는 본체 메모리셀어레이를 2개로 분할시킨 경우에 대해 설명했지만 이는 2개 이상으로 분할시켜도 좋고, 그 분할수를 많게 할 수록 예비메모리셀군(20)내의 1열분의 예비메모리셀의 수를 감소시킬 수 있어 더욱 칩크기의 대형화를 방지할 수 있다.

[발명의 효과]

이상에서 설명한 바와 같이 본 발명에 의하면 칩크기의 대형화를 초래하지 않으면서 불량구제라던지 일부의 ROM데이터에 대한 치환을 수행할 수 있는 마스크ROM을 제공할 수 있다.

Claims

마스크를 이용해 정보를 기록하는 마스크ROM에 있어서, 본체 메모리셀(11, 12)에 발생된 불량을 구제하거나 ROM데이터의 일부를 치화시키기 위해 상기 본체 메모리셀(11, 12)의 구조와는 다르면서, 그 본체 메모리셀의 비트선 및 워드선을 공용하지 않는 ROM데이터의 기록이 가능한 예비메모리셀(20)이 설치된 것을 특징으로 하는 마스크ROM.
마스크를 이용해서 정보를 기록하는 마스크ROM에 있어서, 본체 메모리셀이 매트릭스형상으로 배치되어 이루어진 본체 메모리셀블럭이 복수개 배치되어 구성된 본체 메모리셀어레이(11, 12)와, 상기 본체 메모리셀에 기록되어 있는 ROM데이터의 일부를 치환시키기 위한 임의 ROM데이터의 기록이 가능한 예비메모리셀군(20), 정보의 기록이 가능한 소자로 이루어져 임의의 본체 메모리셀에 대응되는 각 어드레스가 기록되는 예비행디코더수단(25), 정보의 기록이 가능한 소자로 이루어져 상기 본체 메모리셀어레이에서의 복수의 메모리셀블럭중 어느 하나를 선택하기 위한 어드레스정보가 기록되는 예비형/열디코더수단(28), 정보의 기록이 가능한 소자로 이루어져 상기 본체 메모리셀어레이에서 출력비트의 어느 하나를 선택하기 위한 어드레스정보가 기록되는 비트셀렉터수단(10), 상기 예비메모리셀군(20)과 예비행디코더수단(25), 예비행/열디코더수단(28) 및 비스셀렉터수단(10)에 포함된 각 기록가능한 기억소자에 ROM데이터와 어드레스정보를 기록해주는 기록수단(144, 152, 158) 및, 본체 메모리셀의 ROM데이터와 예비메모리셀의 ROM데이터의 어느 하나를 감지증폭회로에 전달해 주는 ROM데이터 전환수단(18, 19)을 구비해서 ROM데이터의 독출시에 입력어드레스와 상기 예비행디코더수단(25)에 기억되어 있는 어드레스를 비교해서 어드레스가 일치되는 경우에는 상기 예비행디코더(25)에 기억되어 있는 정보에 대응해서 상기 예비행/열디코더수단(28) 또는 비트셀렉터수단(10)에 기억되어 있는 정보로 부터 메모리셀전환회로에 의해 임의의 본체 메모리셀블럭에서 일부의 ROM데이터를 예비메모리셀의 임의 ROM데이터를 치환시키도록 된 것을 특징으로 하는 마스크 ROM.