SU1425689A1

SU1425689A1 - Устройство управлени блоками пам ти

Info

Publication number: SU1425689A1
Application number: SU874218457A
Authority: SU
Inventors: Николай Антонович Иванов
Priority date: 1987-02-17
Filing date: 1987-02-17
Publication date: 1988-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл увеличени объема оперативной пам ти при построении цифровых систем обработки данных на базе мини-(микро)-ЭВМ. Цель изобретени - повьшение надежности за счет введени контрол на исправность. Устройство содержит регистр 1, дешифратор 2 блоков пам ти, дешифратор 3 адреса , 9хему 4 сравнени и элемент 5 И. В регистр 1 заноситс номер выбираемого блока пам ти. При наличии логической единицы в старшем разр де выхода регистра 1 на выходе дешифратора 2 по вл етс сигнал ОЗУ-i. Контроль записи в регистр 1 осуществл етс на схеме 4 сравнени . Если информаци на входе и выходе регистра 1 различна, то устройство не вырабатывает сигнал ответа-на выходе элемента И 5, сообща процессору о не- .исправности. 2 ип. $ (Л

Description

со

Фиг. 7

114

Изобретение относитс к вычислительной технике и может быть использовано дл увеличени объема оперативной пам ти при построении цифровых систем обработки данных на базе мини-(микро)-ЭВМ,

Цель изобретени - повьшекие надежности за счет введени контрол на исправность с

На фиг.1 показана функциональна схема устройства управлени блоками пам ти} на фиг,2 - возможное приме нение предлагаемого устройства

Устройство содержит регистр 1 Д шифратор 2 блоков пам ти,, дешифратор 3 адреса, схему 4 сравнени и эле мент 5 Ио

На фиг,2 показаны устройство 6 управлени блоками пам ти, блоки 7

пам ти, процессор 8, блок 9 пам ти„

При применении предлагаемого устройства блок 9 пам ти имеет индиви дуальное адресное пространство в адресном пространстве мини«-ЭВМ, например от 0000 до 7FFF, Остальные блоки 7 пам ти, подключенные к устройству 6j имеют одни и те же адреса в адресном пространестве мини-ЭВМ например от 8000 до FFFF,

Выбор блоков 7 пам ти осуществл етс следующим образом.

Процессор 8 заносит информацию о выбираемом блоке 7 пам ти в регистр 1, которьй имеет свой адрес в адресном пространстве , Если в старший разр д регистра 1 занесена логическа единица то разрешаетс выбор дешифратором 2 блока 7 пам тив Если в старший разр д регистра 1 занесен логический ноль, то выбор дешифратором 2 блока 7 пам ти запрещена . При записи процессора в регистр 1 номера выбираемого блока 7 пам ти осзпц ствл етс контроль записи номера блока пам ти через схему 4 сравнее

0

и выходе регистра 1 не совпадают, на выходе элемента И 5 не формируетс сигнал ответа,, отсутствие которого сообщает процессору о неисправности устройства,

К процессору может быть подключено несколько устройств б, регистры 1 которых имеют разные адреса в адресном пространстве микро-ЭВМ,

Claims

Формула изобретени

Устройство управлени блоками пам ти , содержащее регистр дешифратор

блоков пам ти, деш1- фратор адреса и элемент И, информационный выход де

шифратора адреса вл етсй адресным входом ус тройства J информационньвй

вход регистра вл етс информационным входом устройства, выход дешифратора адреса соединен с входом стробирова- ни регистра, выход младших разр дов которого соединен с информационным входом дешифратора блоков пам ти, управл ющий вход которого соединен с выходом старшего разр да регистра, выходы дешифратора блоков пам ти вл ютс выходами выборки блоков пам ти устройства, отлич ающе- е с тем, что, с целью повышени надежности за счет введени контрол на исправность в него введена схема сравнени , первый вход схемы сравнени соединен с информационным входом регистра, выход которого соединен с вторым входом схемы сравнени , выход которой соединен с первым входом эле мента И, выход которого вл етс выходом контрол на исправность устройства , выход дешифратора адреса соединен с вторым входом элемента И, вход сброса регистра вл етс входом сброса устройства, управл ющий вход де- шифратора адреса соединен с входом записи в устройство.