SU1083234A1 - Устройство дл тестового контрол пам ти - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ ПАМЯТИ, содержащее формирователь контрольных сигналов, коммутаторы , регистр считанной информации, входы которого  вл ютс  информационными входами устройства, одни из вь1ходов соединены с одними из входов блока контрол  считанной информации, а другие выходы - с другими входами блока контрол  считанной информации и одними из входов блока коррекции, другие входы которого подключены к одним из выходов блока контрол  считанной информации, а выходы - к информационным входам первого коммутатора , управл ющие входы которого  вл ютс  входами обращени  устройства, выход первого коммутатора и другой выход блока контрол  считанной информации  вл ютс  одними из выходов устройства, другими ходами которого  вл ютс  выходы второго коммутатора, одни из входов которого подключены к выходам формировател  контрольных сигналов, входы которого  вл ютс  управл ющими входами устройства, отличающеес  тем, что, с целью упрощени  устройства , в него введены блоки местного управлени , третий коммутатор, регистр контрольной информации и регистры управл ющих сигналов, причем одни из входов третьего коммутатора и первого блока местного управлени  объединены и  вл ютс  адресными входами устройства, другие входы третьего коммутатора соединены соответственно с одними из входов блока контрол  считанной информации, с входами формировател  контрольных сигналов и входами регистров упi равл ющих сигналов, с управл ющими входами первого коммутатора, регистра конСЯ трольной информации, второго блока местного управлени  и регистров управл ющих сигналов и с выходами второго блока местного управлени , входы которого подключены соответственно к одним из выходов первого блока местного управлени  и к другим выходам блока контрол  считанной информации , управл ющие входы которого сое динены с другими выходами первого блока ОС местного управлени , другие входы второго оо ю коммутатора подключены соответственно к одним из выходов первого блока местного управлени  и к контрольным входам первоСАЭ го коммутатора и выходам регистра кон4 трольной информации, входы которого соединены с выходами третьего коммутатора.

Description

Изобретение относитс  к вычислительной технике и может найти применение в вычислительных системах, осуществл ющих программный контроль запоминающих устройств .

Известны устройства содержащие регистры входной, управл ющей и выходной информации, узел управлени  пам тью, формирователи контрольных разр дов, узлы контрол  входной и выходной информаЦии 1.

Недостатком этого устройства  вл етс  ограниченность функциональных возможностей .

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  .тестового контрол  пам ти, содержащее регистр управл ющей информации, регистр входных данных, регистр чтени  данных, регистр выходных данных, узлы контрол  управл ющей информации, входных и выходных данных, узел управлени  пам тью, первый узел формировани  ко11трольных разр дов , второй узел формировани  контрольных разр дов, пам ть, входной коммутатор и выходной коммутатор, причем информационные входы входного комм.утатора, подключенного своим выходом к второму информационному входу пам ти, соединены соответственно с выходом первого уела формировани  контрольных разр дов и третьим выходом регистра управл ющей информации , информационные входы выходного коммутатора, соединенного выходом с входом контрольных разр дов выходного регистра данных, соединены соответственно с выходом второго узла формировани  контрольных разр дов и выходом контрольных разр дов регистра чтени  данных, управл ющие входы входного и выходного коммутаторов подключены соответственно к второму и третьему выходам узла управлени  пам тью 2.

Недостатком прототипа  вл етс  то, что дл  задани  кода контрольных разр дов при проверке используетс  часть адресных разр дов, что делает невозможным проверку пам ти с ограниченным объемом из-за малого количества адресных щин, и требуетс  дополнительное приемопередающее оборудование , поскольку дл  передачи контрольных разр дов и специального признака диагностических операций необходимо наличие дополнительных щин интерфейса, а выбор комбинации контрольных разр дов ограничен областью свободных адресов пам ти, не зан тых программой, так как код контрольных разр дов соответствует отдельным адресам, что усложн ет устройство и ограничивает область его применени .

Цель изобретени  - упрощение устройства- .

Поставленна  цель достигаетс  тем, что в устройство дл  тестового контрол  пам ти , содержащее формирователь контрольных сигналов, коммутаторы, регистр считанной информации, входы которого  вл ютс  информационными входами устройства , одни из выходов соединены с одними из входов блока контрол  считанной информации , а другие выходы - с другими входами блока контрол  считанной информации и одними из входов блока коррекции, другие входы которого подключены к одним из выходов блока контрол  Считанной информации, а выходы - к информационным входам первого коммутатора, управл ющие входы которого  вл ютс  входами обращени  устройства, выход первого коммутатора и другой выход блока контрол  считанной информации  вл ютс  одними из выходов устройства, другими выходами которого  вл ютс  выходы второго коммутатора , одни из входов которого подключены к выходам формировател  контрольных сигналов , входы которого  вл ютс  управл ющими входами устройства, введены блоки местного управлени , третий коммутатор, регистр контрольной информации и регистры управл ющих сигналов, причем одни из входов третьего коммутатора и первого блока местного управлени  объединены и  вл ютс  адресными входами устройства, другие входы третьего коммутатора соединены соответственно с одними из входов блока контрол  считанной информации, с входами формировател  контрольных сигналов и входами регистров управл ющих сигналов, с управл ющими входами первого коммутатора , регистра контрольной информации, второго блока местного управлени  и регистров управл ющих сигналов и с выходами второго блока местного управлени , входы которого подключены соответственно к одним из выходов первого блока местного управлени  и к другим выходам блока контрол  считанной информации, управл ющие входы которого соединены с другими выходами первого блока местного управлени , другие входы второго коммутатора подключены соответственно к одним из выходов первого блока местного управлени  и к контрольным входам первого коммутатора и выходам регистра контрольной информации, входы которого соединены с выходами третьего коммутатора .

На фиг. 1 представлена функциональна  схема предлагаемого устройства; на фиг. 2 и 3 - функциональные схемы первого и второго блоков местного управлени  соответственно; на фиг. 4 - функциональна  схема блока контрол  считанной информации .

Устройство содержит (фиг. 1) первый 1 и второй 2 коммутаторы, регистр 3 контрольной информации, формирователь 4 контрольг ных сигналов, первый блок 5 местного управлени , третий коммутатор 6. На фиг. 1 показана контролируема  пам ть 7. Устройство содержит также регистр 8 считанной информации, блок 9 контрол  считанной информации, блок 10 коррекций, второй блок 11 местного управлени  и рй-истры 12-14 управл ющих сигналов, предназначенные дл  хранени  кода номера области пам ти, кода блокировки коррекции с/шибки и кода блокировки формировател  контрольных сигналов соответственно. На фиг. 1 обозначены управл ющие 15 и адресные 16 входы, входы 17 обращени , информационные входы 18 и выходы 19-21 устройства. Первый блок местного управлени  содержит (фиг. 2) элементы НЕ 22 и 23, элемен-ты И 24-27 и элемент ИЛИ 28.

Второй блок местного управлени  содержит (фиг. 3) элемент НЕ 29 и элементыИ 30 и 31.

Блок контрол  считанной информации содержит (фиг. 4) формирователь 32 сигналов кода Хемминга, сумматор 33 по модулю два, элементы НЕ 34 и 35, элементы И 36 и 37 и дешифратор 38 номера корректируемого разр да.

Формирователи 4 и 32 могут быть реализованы на интегральных микросхемах (ИМС) типа К155ИП2, коммутатор 2 может быть выполнен на ИМС типа К555КП11, регистр 8 считанной информации - на ИМС К155ТМ7 блок 10 коррекции - на ИМС К555ЛП5, дешифратор 38 - на ИМС К155ИДЗ, а контролируема  пам ть 7 - иа ИМС К565РУЗ.

Каждое слово, хран щеес  в пам ти 7, состоит из информационных и контрольных разр дов, сформированных, например, по коду Хэмминга.

Устройство работает следующим образом.

Необходимо организовать программный доступ к регистру 3 (фиг. 1). Такой доступ осуществл етс  за счет выделени  этому регистру в общем пространстве доступных процессору (не показан) адресов одного конкретного адреса.

Значени  регистра 13, 14 и 12 определ ютс  процессором в зависимости от необходимого режима проверки.

В зависимости от значени  регистра 13 блок 5 вырабатывает сигнал запрещени  коррекции корректируемой ошибки, и корректируема  ошибка блоком 9 представл етс  как некорректируема . Регистры 13 и 14 не действуют в области хранени  программ , определенной регистром 12.

В зависимости от значени  регистра 14 блок 5 определ ет, кака  информаци   запишетс  в контрольные разр ды пам ти 7: контрольные разр ды, сформированные формирователем .4, исход  из значений информационных разр дов, или значени  контрольных разр дов с регистра 3, заданные процессором .

В обычных операци х записи информации в пам ть 7, когда адрес, поступающий от процессора, не совпадает с адресом регистра 3 и регистры 13 и 14 наход тс  не в диагностических режимах, данные с процессора поступают на первые входы пам ти 7

и на входы формировател  4, и контрольные разр ды с выхода формировател  4 через коммутатор 2 поступают в пам ть 7. На входы 17 устройства поступают управл ющие сигналы операции записи. Информаци  в виде информационных и контрольных разр дов хранитс  в пам ти 7.

В обычных операци х чтени  по коду операции чтени , поступающему из процессора на входы 17 устройства, информационные и контрольные разр ды данных поступают из пам ти 7 на регистр 8 и с выходов

0 его на блок 9, где анализируютс  на наличие ошибки. В случае отсутстви  ошибки в считанных данных данные через блок 10 поступают на вход коммутатора 1 и по управл ющему сигналу с процессора по5 ступают с выхода коммутатора 1 в процессор . В случае обнаружени  корректируемой ошибки в считанных данных блок 9 определ ет номер корректируемого разр да, данные корректируютс  блоком 10, после чего поступают на выход коммутатора 1.

0 В случае обнаружени  некорректируемой ошибки блоком 9 в процессор выдаетс  сигнал некорректируемой ошибки.

По сигналу некорректируемой ошибки блок 11 вырабатывает управл ющие сигналы и через коммутатор 6 в регистр 3 поступает

5 адрес слова, по которому возникла некорректируема  ощибка.

Сбойный адрес, записанный в регистре 3, может быть прочитан процессором при подаче им управл ющего сигнала на коммута0 тор 1, при этом информаци  из регистра 3 поступает через коммутатор 1 на выход 20 устройства (к процессору).

В диагностических режимах по значению регистра 13 блок 5 может запрещать коррек5 цию корректируемой ошибки блокам 9 и 10, при этом корректируема  ошибка представл етс  как некорректируема , и, как в случае некорректируемой ошибки, процессор имеет возможность прочитать адрес, по которому произошла ошибка. 0 По значению регистра 14 блок 5 разрешает запись в пам ть 7 данных, записанных процессором в регистр 3, а не контрольных разр дов, сформированных формирователем 4. В этом диагностическом режиме по управл ющим сигналам блока 5 блок 11

5

определ ет направление коммутации сигналов коммутатором бив регистр 3 занесутс  данные из процессора, при этом через коммутатор 2 в пам ть 7 запишутс  данные из регистра 3, т.е. фиксированные значени  контрольных разр дов, которые могут и не совпадать со значени ми, формируемыми формирователем 4 при обычном режиме работы . При последующем чтении информации по этому же адресу блок 9 должен отреагировать на рассогласование информационных и контрольных разр дов. Фиксированные значени  контрольных разр дов могут подбиратьс  дл  каждой one рации записи такими, чтобы вызвать желаемую реакцию при работе блока 9 во врем  последующей операции чтени  по тому же адресу. Дл  полной проверки пам ти 7 блоков 9 и 10 такими реакци ми должны быть коррекци  каждого разр да выбираемой информации из единицы в нуль и наоборот - из нул  в единицу, а также формирование сигнала некорректируемой ощибки. Количество примеров подбираетс  таким образом, чтобы были максимально активизированы в работе элементы хранени  и контрол . Действие регистра 13 и 14 не распростран етс  на область хранени  программ, что позвол ет хранить в провер емой пам ти программу тестового контрол  пам ти и программно, без вмещательства оператора, вести контроль пам ти 7. Измен   область хранени  программ (первые или вторые шестнадцать К пам ти ), можно проверить всю пам ть 7 на наличие ошибок хранени  информации. Запреща  коррекцию корректируемой ошибки, манипулиру  записываемой информацией , создава  любой код несоответстви  между информацией и фиксированными контрольными разр дами, устройство обеспечивает полную проверку работы формировател  4, коммутаторов 1 и 2, пам ти 7, регистра 8, блоков 9 и 10. Преимущество предлагаемого устройства заключаетс  в упрощении его по сравнению с прототипом.

иг.1

OmJS

(риг. 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ ПАМЯТИ, содержащее формирователь контрольных сигналов, коммутаторы, регистр считанной информации, входы которого являются информационными входами устройства, одни из выходов соединены с одними' из входов блока контроля считанной информации, а другие выходы — с другими входами блока контроля считанной информации и одними из входов блока коррекции, другие входы которого подключены к одним из выходов блока контроля считанной информации, а выходы — к информационным входам первого коммутатора, управляющие входы которого являются входами обращения устройства, выход первого коммутатора и другой выход блока контроля считанной информации являются одними из выходов устройства, другими вы- ходами которого являются выходы второго коммутатора, одни из входов которого подключены к выходам формирователя контрольных сигналов, входы которого являются управляющими входами устройства, отличающееся тем, что, с целью упрощения устройства, в него введены блоки местного управления, третий коммутатор, регистр контрольной информации и регистры управляющих сигналов, причем одни из входов третьего коммутатора и первого блока местного управления объединены и являются адресными входами устройства, другие входы третьего коммутатора соединены соответственно с одними из входов блока контроля считанной информации, с входами формирователя контрольных сигналов и входами регистров управляющих сигналов, с. управляющими вхо- <g дами первого коммутатора, регистра контрольной информации, второго блока местного управления и регистров управляющих сигналов и с выходами второго блока местного управления, входы которого подключены соответственно к одним из выходов первого блока местного управления и к другим выходам блока контроля считанной информации, управляющие входы которого сое динены с другими выходами первого блока местного управления, другие входы второго коммутатора подключены соответственно к одним из выходов первого блока местного управления и к контрольным входам первого коммутатора и выходам регистра контрольной информации, входы которого соединены с выходами третьего коммутатора.