SU552641A1 - Устройство дл защиты пам ти - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  применени  в мультинрограммных вычислительных системах .

Известно устройство дл  защиты пам ти, недостатком которого  вл етс  то, что размеш ,ение программ в пам ти мультипрограммных вычислительных систем, использующих это устройство, возможно только внутри зоны пам ти, заданной граничными адресами 1.

Известно также наиболее близкое к изобретению по техническому рещению устройство дл  защиты пам ти, содержащее носледовательпо соединенные дещифратор адресов зон и блок сравнени , входы которых подключены к первому и второму входам устройства 2.

Однако такое устройство не обеспечивает дифференцированной защиты зон пам ти в мультипрограммных вычислительных системах , кажда  из которых предназначена только дл  определенного характера обращени , что не нредохран ет от искажений информации при ощибочных обращени х, например при обращении на запись или считывание с гащением в зону, предназначенную дл  считывани  с восстановлением, и, следовательно, приводит к необходимости применени  программных способов защиты, усложн ющих мультипрограммирование, к увеличению объема пам ти и времени выполнени  программ.

Цель изобретени  - повышение иадежности устройства.

Это достигаетс  тем, что в устройстве установлены дополнительные блоки сравнени , входы которых соединены с выходом дещифратора адресов зон и вторым входом устройства , подключенный к третьему входу устройства регистр признака обращени , соединенный с выходом данного регистра дещифратор признака обращени  и элементы И и ИЛИ. Иервые входы каждой пары элементов И св заны с выходами соответствующего блока сравнени , вторые входы - с выходами дешифратора признака обращени , а выходы - с соответствующими входами первого и второго элементов Р1ЛИ, подключенных своими выходами к выходам устройства.

На чертеже представлена функциональна  схема устройства.

Предлагаемое устройство содержит дещифратор 1 адресов зон, блоки 2 сравнени , общее число которых соответствует числу операций с пам тью (записи, считывани  с восстановлением , считывани  с гащением, считывани  с обновлением и т.д .), соответствующие им пары элементов И 3, 4. Каждый блок 2 сравнени  состоит из п-разр дного регистра 5, элемита 6 сравнени , элемента ИЛИ 7 и элемента НЕ 8. Выходы п-разр дных регистров 5 и соответствующие им выходы дещифратора 1 адресов зон подключены к одноименным входам элементов 6 сравнени , а выходы элементов 6 - к входам элементов ИЛИ 7. Выходы элементов ИЛИ 7 соединены с первыми входами элементов И 3 и через элементы НЕ 8 с первыми входами элементов И 4 соответствующих блоков 2 сравнени .

Вторые входы элементов И 3, 4 соединены попарно с соответствующими выходами дешифратора 9 признака обращени , вход которого подключен к выходу регистра 10 признака обращени . Выходы всех элементов И 3 подключены к входам элемента ИЛИ 11, а выходы всех элементов И 4 - к входам элемента ИЛИ 12.

Устройство работает следующим образом.

Дл  обеспечени  доступа программы только к выделенным зонам пам ти, управл юща  программа в процессе распределени  информационных полей по назначению формирует коды защиты по записи, считыванию с восстановлением , считыванию с гашением, считыванию с обновлением информации и т. д. Если У-Й разр д кода защиты, например, по записи содержит единицу, то это означает, что выполн емой программе разрешен доступ к /-и зоне по записи; если же /-Й разр д кода защиты по записи содержит нуль, то доступ к у-й зоне на запись запрещен (аналогично стро тс  коды защиты по другим операци м). Каждый код защиты содержит столько единиц , сколько зон пам ти выделено данной программе дл  соответствующего обращени . Сформированные п-разр дные коды защиты подают в  -разр дные регистры 5 каждого блока 2 сравнени  в соответствии с их назначением .

При обращении программы к пам ти на запись информации код старших разр дов исполнительного адреса, определ ющий номер зоны пам ти, к которой программе необходимо обратитьс , поступает на вход дешифратора 1 адресов зон. Число этих разр дов равно iog2«. При совпадепии возбужденного выхода дешифратора адресов зон с единичным состо нием соответствующего этому выходу разр да л-разр дного регистра 5 блока 2 сравнени  на выходе элемента 6 сравнени  по вл етс  сигнал, который поступает на вход элемента Или 7. С выхода элемента ИЛИ 7 сигнал подаетс  на первый вход элемента И 3 и через элемент НЕ 8 на первый вход элемента И 4. На другие входы элементов И 3, 4 с соответствующего выхода дешифратора 9 признака обращени  поступает сигнал - признак обращени  «Запись, сформированный из кода признака обращений, зафиксированного в регистре 10 перед выполнением операции «Запись . При наличии сигналов на обоих входах элемента И 3 на выходе элемента ИЛИ 11 формируетс  сигнал, разрешающий обращение к пам ти. В противном случае на выходе элемента ИЛИ 12 вырабатываетс  сигнал нарушени  защиты, запрещающий обращение к пам ти.

Аналогично происходит работа при выполнении других операций. В каждом случае признак характера обращени  в соответствии с выполн емой операцией поступает на вторые входы элементов И 3, 4, относ щихс  к тому блоку 2 сравнени , в котором зафиксирован код защиты выполн емой операции.

Использование предлагаемого устройства в мультипрограммных вычислительных системах обеспечит большие, по сравнению с известными устройствами, функциональные возможности , а именно количество этих возможностей К. при увеличении числа операций с пам тью т возрастает не пр мрпропорционально , а в зависимости К, 2т, позволит уменьшить потребный объем пам ти за счет организации общих информационных полей

дл  нескольких программ и повысит достоверность обрабатываемой информации.

Кроме того, применение предлагаемого устройства приведет к сокращению времени отладки программы за счет увеличени  веро тиости обнаружени  программных и аппаратных ошибок при обращении, например на запись в зоны пам ти, разрешенные дл  обращени  только на считывание и, наоборот, при обращении на считывание к зонам пам ти,

разрешенным только дл  обращени  в запись. Таким образом, использование предлагаемого устройства в мультипрограммных вычислительных системах позволит сократить общие расходы иа их проектирование.

Claims (2)

1.Патент Великобритании, кл. G 4А, № 1282628, 1971.

2.Дроздов Е. А. и др. Основы построени  и функционировани  вычислительных систем. М., «Энерги , 1973, с. 49-50 .(прототип).