DE2730794A1 - Speichereinrichtung - Google Patents

Speichereinrichtung

Info

Publication number
DE2730794A1
DE2730794A1 DE19772730794 DE2730794A DE2730794A1 DE 2730794 A1 DE2730794 A1 DE 2730794A1 DE 19772730794 DE19772730794 DE 19772730794 DE 2730794 A DE2730794 A DE 2730794A DE 2730794 A1 DE2730794 A1 DE 2730794A1
Authority
DE
Germany
Prior art keywords
input
unit
inputs
output
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772730794
Other languages
English (en)
Inventor
Valerij Fedorovitsch Gusev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IVANOV GENNADIJ NIKOLAEVITSCH
JARMUCHAMETOV AZAT USMANOVITSCH
KONTAREV VLADIMIR JAKOVLEVITSCH
KREMLEV VJATSCHESLAV JAKOVLEVITSCH
KRENGEL GENRICH ISAJEVITSCH
SCHAGIVALEEV MANSUR ZAKIROVITSCH
SCHTSCHETININ JURIJ IVANOVITSCH
Original Assignee
IVANOV GENNADIJ NIKOLAEVITSCH
JARMUCHAMETOV AZAT USMANOVITSCH
KONTAREV VLADIMIR JAKOVLEVITSCH
KREMLEV VJATSCHESLAV JAKOVLEVITSCH
KRENGEL GENRICH ISAJEVITSCH
SCHAGIVALEEV MANSUR ZAKIROVITSCH
SCHTSCHETININ JURIJ IVANOVITSCH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IVANOV GENNADIJ NIKOLAEVITSCH, JARMUCHAMETOV AZAT USMANOVITSCH, KONTAREV VLADIMIR JAKOVLEVITSCH, KREMLEV VJATSCHESLAV JAKOVLEVITSCH, KRENGEL GENRICH ISAJEVITSCH, SCHAGIVALEEV MANSUR ZAKIROVITSCH, SCHTSCHETININ JURIJ IVANOVITSCH filed Critical IVANOV GENNADIJ NIKOLAEVITSCH
Publication of DE2730794A1 publication Critical patent/DE2730794A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

Beschreibung
Die Erfindung betrifft das Gebiet der Rechentechnik, insbesondere Speichereinrichtungen und kann bei Prozessoren von Elektronenrechenmaschinen verwendet werden.
Von den bekannten Speichereinrichtunsen kommt der betreffenden Erfindung als technische Lösung eine Speichereinrichtur^ (S. Hasson "Mikroprogrammsteuerung", Ausgabe II, Verlag "Mir", Moskau, 1974» S. 168) am nächsten, die eine Speiehereinheit, deren Informations eingang an eine Gruppe von Infonnationsschienen angeschlossen ist, einen ersten und einen zv/eiten Zähler enthält, deren Informationseingänge als Eingänge der Speichereinrichtung auftreten und aeren ooeUereingänge an eine Steuereinheit angeschlossen sind. Hierbei ist der Ausgang des ersten Zählers an den Adresseneingang der Speichereinheit angeschlossen, deren Steuereingang und Taktimpulsgenerator an die Steuereinheit angeschlossen sind.
7 I, ·■ P- R ? / 0 8 F.. H
Diese Steuereinrichtung ist zur Organisation von Registern allgemeiner Bestimmung, Gleitkomma-, Reserve-, und Kanal-Pufferregistern bestimmt.
Das aus der Speichereinheit ausgelesene Wort wird in das erste oder zweite Register über die Informationschienen der ersten Gruppe übetragen, wo es vom Prozessor verwendet werden kann. i»ie Einschreibung in die Speichereinheit kann auch vom ersten oder zweiten Eegister, angesteuert durch die Steuereinheit, beispielsv.eise eine Mikroprogramm einheit, erfolgen. Die Adresse des auszulesenden oder in die Speichereinrichtung einzuschreibenden T7ortes wird durch den ersten Zähler bestimmt. Auf solche Weise erfolgt die Auslesung eines V/ortes im Laufe der ersten Hälfte des durch den Taktimpulsgenerator vorgegebenen Zyklus und die Einschreibung des anderen V/ortes in das gleiche Register der Speichereinrichtung im Laufe der zweiten Hälfte des gleichen Zyklus.
Das Vorhandensein eines gespalteten Speicherzyklus führt aber dazu, daß in einem Speicherzyklus nur ein Operand abgelesen werden kann, während in der Mehrzahl der Operationen zwei Operanden figurieren. Darüber hinaus erfordert die Aufzeichnung im Regenerierungs-Halbtakt, daß das einzuschreibende Ergebnis im Register im voraus spätestens im vorhergehenden Takt untergebracht werden muß. Daraus folgt, daß die Einschreibung des Operationsergebnises im Lesetakt für den Ausgangsoperanden unmöglich ist.
709883/0859
* ■
Zur Ausführung einer einfachen Operation des Regieterformats werden also mindestens drei Takte:
a) Lesetakt für den ersten Operanden
b) Lesetakt für den zweiten Operanden
c) Schreibtakt für das Ergebnis
benötigt, wobei das Vorhandensein der drei Takte für die Ausführung einer Operation durch den Aufbau der Speichereinrichtung bedingt ist.
Zweck der vorliegenden Erfindung ist es, die Schnellwirkung der Speichereinheit des Prozessors von Elektronenrechenmaschinen zu erhöhen.
; Der. Erfindung liegt die Aufgabe zugrunde, einen Speichereinrichtung zu schaffen, deren Ausführung es gestattet, Daten von zwei verschiedenen Registern abzulesen und in eins von ihnen in einem Takt einzuschreiben.
Die gestellte Aufgabe wird dadurch gelöst, daß eine Speichereinrichtung, die eine Hauptspeichereinheit, deren Informationseingang an eine Gruppe von Eingangsinformationsschienen angeschlossen ist, zwei Zähler enthält, deren Informationseingänge als Eingänge der Speichereinrichtung auftreten und deren Steuereingänge an eine mit einem Taktimpulsgenerator gekoppelte Steuereinheit angeschlossen sind, wobei der Ausgang des einen Zählers an den Adresseneingang der Hauptspeichereinheit gekoppelt ist, deren Steuereingang an die Steuereinheit angeschlossen ist, gemäß der Erfindung eine Zu-
709883/0859
satzspeichereinheit, einen Kommutator und Gruppen von UND-NICHT-Gliedern gibt, wobei der Informations eingang der Zusatzspeichereinheit mit dem Informationseingang der Hauptspeichereinheit verbunden ist» deren Steuereingang an die Steuereinheit und deren Adresseneingang an den Ausgang des Komautators angeschlossen ist, dessen Informationseingänge mit den Ausgängen der beiden Zähler verbunden sind, während die Steuereingänge des Kommutators an den Taktimpulsgenerator bzw. an die Steuereinheit angeschlossen sind, darüber hinaus sind an die Ausgänge der Haupt- und der Zusatzspeichereinheit jeweilige Informationseingänge der Gruppen der UND-NICHT-Glieder angeschaltet, deren Steuereingänge mit der Steuereinheit und Ausgänge an Gruppen von Ausgangsinformationsschienen gekoppelt sind.
Zweckmäßig ist, daß der Kommutator eine Synchronisiereinheit und eine Kommutationseinheit enthält, wobei die Synchronisiereinheit ein RS-Flip-Flop, eine Koinzidenzschaltung, eine ODER-Schaltung, einen Inverter und logische Elemente aufweist, deren Eingänge als Steuereingänge des Kommutators auftreten und. Ausgänge jeweils mit dem Eingang S und R des RS-Flip-Flops, mit einem Eingang der ODER-Schaltung und einem Eingang der .Koinzidenzschaltung gekoppelt sind, deren anderer Eingang mit dem L-Ausgang des RS-Flip-Flops und deren Ausgang mit dem anderen Jsingang der ODER-Schaltung verbunden ist, deren Ausgang mit dem. Eingang des Inverters und mit einem der Steuereingänge der Kommutationseinheit gekoppelt ist, mit deren anderem Steuereingang der Ausgang des Inverters in Verbindung steht.
709883/0859
~ ~ . . Die Erfindung soll nachfolgend an Hand einer Beschreibung ihres konkreten Ausführungsbeispiels und beiliegender Zeichnungen näher erläutert werden. Es zeigt:
Pig. I Blockschaltung einer erfindungsgemäßen Speichereinrichtung ;
Fig. 2 Schaltung eines Kommutators der erfindungsgemäßen Speichereinrichtung;
Fig. 3 Zeitdiagramm, das die Arbeit des Kommutators der erfindungsgemäßen Speichereinrichtung erläutert.
Die Speichereinrichtung enthält eine Hauptspeichereinheit 1 (Fig. 1) und eine Zusatzspeichereinheit 2, deren Steuereingänge 3 und 4 an eine Steuereinheit 5 in geeigneter Weise angeschlossen sind. Die Informationseingänge 6, 7 der Hauptspeichereinheit 1 und der Zusatzspeichereinheit 2 sind miteinander und an eine Gruppe 8 von Eingangsinformationsschienen gekoppelt. Die Ausgänge der Hauptspeichereinheit 1 und der Zusatzspeichereinheit 2 sind jeweils an Informationseingänse 9» 10 einer Gruppe 11 und der anderen Gruppe 12 von UND-NICHT-Gliedern angeschlossen, deren Ausgänse an Gruppen IJ und 14 von Ausgangsinformationsschienen gekoppelt sind. Die Steuereingänge 15» 16 einer Gruppe 11 und der anderen Gruppe 12 der UND-NICHT-Glieder sind an die Steuereinheit 5 angeschlossen.
Der Ausgang eines Zählers 17 ist an den Adresseneingang 18 der Hauptspeichereinheit 1 und an einen Informations eingang 19 eines Kommutators 20 angeschlossen, dessen Ausgang
709883/0859
mit dem Adresseneingang 21 der Zusatzspeichereinheit 2 gekoppelt ist. Der Informationseingang 22 des Kommutators 20 1st an einen anderen Zähler 23 angeschlossen. Die Steuereingänge 24, 25, 26 des Kommutators 20 sind an einen Taktimpulsgenerator 27 bzw. die Steuereinheit 5 angeschaltet, die auch mit dem Ausgang des Taktimpulsgenerators 27 verbunden ist. Die Steuereingänge 28 und 29 des einen Zählers 17 bzw. des anderen Zählers 23 sind an die Steuereinheit 5 angeschlossen, während deren Informationseingänge 30, 31 als Eingänge der Speichereinrichtung auftreten.
Der Kommutator 20 (Fig. 2) enthält eine Synchronisiereinheit 32 und eine Kommutationseinheit 33. Die Synchronisiereinheit 32 enthält ein aus UND-NICHT-Gliedern 35, 36 aufgebautes RS-Flip-Flop 34. Darüberhinaus verfügt es über logische Elemente 37, 38 zur Erzeugung eines Stroboskopimpulses aus einem S- und einem R-Signal für das RS-Flip-Flop 34, über eine aus einem UND-NICHT-Glied aufgebaute Koinzidenzschaltung 39» eine auf einem UND-NICHT-Glied realisierte ODER-Schaltung und einen Inverter. Die einen Eingänge der logischen Elemente 37, 38 dienen als Steuereingänge 24, 26 des Kommutators 20 und die anderen Eingänge sind miteinander verbunden und stellen den Steuereingang 25 des Kommutators 20 dar.
Der Ausgang des logischen Elementes 37 ist mit dem R-Eingang 42 des RS-Flip-Flops 34 und mit einem der Eingänge der ODER-Schaltung 40 verbunden.
Der Ausgang des logischen Elementes 38 ist mit dem S-Eingang 43 des RS-Flip-Flops 34 und mit einem der Eingänge der Koinzidenzschaltung 39 verbunden.
709883/0859
■ - 9 -
L-Auegang dee RS-Flip-Flops 34 ist mit dem anderen der Koinzidenzschaltung 39 gekoppelt, deren Ausgang
alt dem anderen Eingang der ODER-Schaltung 40 verbunden ist, deren Ausgang mit dem Eingang des Inverters 41 und mit einem fen Steuereingängen 44 der Kommutat ions einheit 3? gekoppelt ist· Der Ausgang des Inverters 41 ist mit einem anderen Steuereingang 45 der Kommutationseinheit 33 verbunden.
Die Komnutationseinheit 33 enthält TJHD-ODER-NICHT-Glieder 46. Die Informationseingänse der Kommutationseinheit 33 treten als Informationseingänge 19 und 22 des Kommutators 20 auf. Die Ausgänge der UND-ODER-NICET-Glieder 46 sind an den Adresseneingang 21 der Zusatzspeichereinheit 2 (Fig. 1) angeschlossen.
In Fig. 3 sind Folge von Synchronisierimpulsen Cl am Ausgang des Taktimpulsgenerators 27 (Fig. 1), Folge von Synchronisierimpulsen C2 (Fig. 3) am Ausgang des Taktimpulsgenerators 27 (Fig. 1), vom Ausgang der Steuereinheit 5 (Fig. 1) am Kommutator 20 und den Speichereinheiten 1, 2 ankommendes Signal zur Informationsaufzeichnung, Signal 48 (Fig. 3) am Ausgang des logischen Elementes 38 (Fig. 2), Signal 49 (Fig. 3) am Ausgang des logischen Elementes 37 (Fig. 2), Signal 50 (*ig. 3) am Ausgang des UND-NICffP-Gliedes 36 (Fig. 2), Signal 51 (Fig. 3) am Ausgang der Koinzidenzschaltung 39 (Fig. 2), Signal 52 (Fig. 3) am Ausgang der ODER-Schaltung 40 (Fig. 2), Signal 53 (Fig. 3) am Ausgang des Inverters 41 (Fig. 2) wiedergegeben. In Fig. 3 bedeutet T einen Takt der Arbeit des Prozessors der Elektronenrechenmaschine.
709883/0859
l>ie Speichereinrichtung arbeitet wie folgt)· Zur Ausführung von !«fehlen für eine Datenverarbeitung sind «w#i OpeMnden aus der Speichereinrichtung zu entnehmen und das Beohet»- ergebnis in die Speichereinrichtung einzuführen. Zur Plat·* einsparung bei den Befehlen wird die Adresse des Brgebnisse· normalerweise implizit vorgegeben, das Becbenexgetanis beispielsweise an der Stelle des ersten Operanden aufgezeichnet.
Ia Befehl werden daher zwei Adressen: die Adresse eines Begisters der Speichereinrichtung, wo der erste Operand untergebracht und wo das Hechenergebnis einzuschreiben ist, und die Adresse eines Registers der Speichereinrichtung, wo der zweite Operand untergebracht ist, angegeben.
Sie Operanden werden in die Speichereinrichtung von der Gruppe 8 (Fig. 1) der Eingangsinformationsschienen eingeschrieben, wo die Operanden beispielsweise aus einem Operationsspeicher (Operationsspeicher ist in Fig. 1 nicht dargestellt) zugeführt werden.
Die Adressen der Eegister der Speichereinrichtung werden in die Zähler 17 und 23 über deren Informationseingänge 30 und 31 im Augenblick der Ankunft an ihren Steuereingängen 28 und 29 des Signals 47 (Fig. 3) aus der Steuereinheit 5 (Fig. 1) eingeschrieben. Das Signal 47 (Fig. 3) wird aus der Steuerein- . heit 5 (Fig. 1) (beispielsweise für eine Mikroprogrammsteuerung) auch an den Steuereingängen 3 und 4 der Speichereinheiten 1 und 2 und am Steuereingang 25 des Kommutators 20 zugeführt. Der Kommutator 20 schaltet an den Adresseneingang 21 der Speicher-
709883/0859
einheit 2 den Ausgang des Zählere 17 an. Die Information wird also gleichzeitig in die gleichnamigen Register der beiden Speichereinheiten 1 und 2 nach einer durch den Inhalt eines Zählers 17 bestimmten Adresse eingeschrieben. Die Einschreibung der nächsten Operanden erfolgt ähnlich, wobei der Inhalt des ersten Zählers 17 bereits als Adresse des nächsten Operanden auftritt. Der Adressenwechsel geschieht bei der Einschreibung in den Zähler 17 eines bestimmten Feldes des nächsten Eingabebefehls oder bei einer Erhöhung des Inhalts des Zählers 17 um eine Einheit während der Eingabe eines Datenblocks· Der Transport der Information im Zähler 17 erfolgt auf ein Signal aus der Steuereinheit 5, das am Steuereingang 28 eintrifft. Nach der Beladung der Speichereinrichtung ist in den beiden Speichereinheiten 1 und 2 die gleiche Information in den gleichnamigen Registern der Speichereinrichtung untergebracht.
Zu einem bestimmten Zeitpunkt der Arbeit des Prozessors der EDV, zu dem die vorliegende Speichereinrichtung gehört, wird ein Befehl für eine Datenverarbeitung, beispielsweise für eine Addition zweier Operanden, ausgeführt. Die beiden Operanden befinden sich im alleemeinen in verschiedenen Registern der Speichereinrichtung. Bei der Auswahl dieses Befehls wird die Adresse des ersten Operanden in den Zähler 17, die Adresse des zweiten Operanden in den Zähler 23 eingeschrieben. Beim Ausbleiben des Signals 47 (Fig. 3) von der Steuereinheit 5 (Fig· 1) schaltet der Kommutator 20 an den Adresseneingang 21 der ttpeichereinheit 2 den Ausgang des anderen Zählers
709883/0869
23 an. Die beiden Speichereinheiten 1, 2 befinden sich im permanenten Lesebetrieb, deshalb wird am Informationseingang 9 einer Gruppe 11 der UND-NICHT-Glieder eine aus der Speichereinheit 1 nach der Adresse des ersten Operanden ausgelesene Information und am Informationseingang IO der anderen Gruppe 12 der UND-NICHT-Glieder eine aus der Speichereinheit 2 nach der Adresse des zv/eiten Operanden ausgelesene Information stehen. Im ersten Halbtakt der Ausführung aer Operation gelangt ein Signal aus der Steuereinheit 5 an die Steuereingänge--15 und 16 der Gruppen 11 und 12 der UND-NICHT-Glieder, das . den Durchgang der Information über die Gruppen 11 und 12 der UND-NICHT-Glieder zu den ii-ingäDsen der Gruppen 13 und 14 der Ausgangsinformationsschienen freigibt. Die Gruppen 13 und 14 der Ausganösinformationsschienen sind an die Lingänge der Verarbeitungseinheit des Prozessors (in Fig. nicht eingezeichnete und die Gruppe 8 der Eingangsinformationsschienen an den Ausgang der Verarbeitungseinheit des Prozessors angeschlossen. Nach Ablauf einer bestimmten, der Verzögerungszeit auf der Verarbeitungseinheit gleichen Zeit erscheint das Operationsergebnis an der Gruppe 8 der Eingangsinformationsschienen.
Im zweiten Halbtakt der Ausführung der Operation 5 gibt die Steuereinheit 5 ein Schreibsignal 47 (Fig. 3) auf den Steuereingang 25 (Fig. 1) des Kommutators 20, auf die Steuer- ! eingänge 4 und 3 der Speichereinheiten 2 und 1. Hierbei schaltet der Kommutator 20 vom Adresseneingang 21 der Speichereinheit 2 den Zähler 23 ab und schaltet den Zähler 17 an, wo sich die Adresse des ersten Operanden befindet, und in die
709883/0859
Speichereinheiten 1 und 2 wird das an der Gruppe 8 der Eingangeinformat icnsschienen nach der Adresse des ersten Operanden befindliche Operationsergebnis eingeschrieben.
Die Übertragung der Operanden aus einem Register in das andere kommt wie folgt zustande. Auf ein von der Steuereinheit 5 am Steuereingang 16 der Gruppe 12 der UND-NICHT-Glieder eintreffendes Signal wird der zweite Operand aus der Speichereinheit 2 auf die Gruppe 14 der Ausgangsinfomationsschienen übertragen. Der (in Fig. 1 nicht angedeuteten) Verarbeitungseinheit wird die Funktion einer durchgehenden Obertragung dieser Information auf die Gruppe 8 der Eingang sinformationsschienen (beispielsweise eine Addition mit Null) vorgegeben. Im zweiten Habtakt wird die Information von der Gruppe 8 der Eingangsinformationsschienen in die beiden Speichereinheiten 1 und 2 nach der Adresse des ersten Operanden eingeschrieben. Hierbei schaltet der Kommutator 20 den Adresseneingang 21 der Speie her einheit 2 vom Zähler 23 auf den Zähler 17 um. Die Synchronisierung der Arbeit des Komautators 20 wird vom Taktimpulsgeberator 27 übernommen.
Wie ersichtlich, gestattet es die Speichereinrichtung, die Daten gleichzeitig aus zwei verschiedenen Registern auszulesen und in eins von ihnen in einem Arbeitstakt des Prozessors einzuschreiben.
Der Kommutator 20 (Fig. 2) arbeitet wie folgt. Auf den Steuereingang 25 des Kommutators 20, d.h. auf den Eingang der Synchronisiereinheit 32 trifft das Signal 47 (Fig. 3) von der Steuereinheit 5 (Fig. 1). An den Steuereingängen 24 und
709883/0859
26 (Fig. 2) des Kommutators 20 treffen Synchronieierimpula· C1 (Fig. 3) und C2 vom Takt impulsgenerator 27 (?ig· D ein« Am Ausgang des logischen Elementes 38 (Fig. 2) wird ein Signal 48 (Fig. 3) gebildet, das das BS-Flip-Flop 3* (Fi«. 2) nach einem Synchronisier impuls Cl setzt. Am Ausgang des logischen Elementes 37 (Fig. 2) wird ein Signal 49 (Fig. 3) erzeugt, das das ES-Flip-Flop 34 (Fig. 2) nach einem Synchronisierimpuls C2 (Fig. 3) zurücksetzt. Somit befindet- sielt das ES-Flip-Flop 34 (Fig. 2) in einem L-Zustand beim Vorliegen des Signals 47 (Fig. 3) vom Anfang des Synchronisierimpulses Cl bis zum Anfang des Synchronisierimpulses C2.
Ein Signal 50 vom Ausgang des ES-Flip-Flops 34 (Fig. 2) und ein Signal 48 (Fig. 3) vom Ausgang des logischen Elementes 38 (Fig. 2) gelangen an die Koinzidenzschaltung 39, an deren Ausgang ein Signal steht 51 (Fig. 3), dessen Wirkzeit dem Abstand zwischen den Synchronisierimpulsen Cl und C2 entspricht. Die ODER-Schaltung 40 (Fig. 2) summiert die Signale 49 und 51 (Fig. 3) und erarbeitet ein Signal 52, dessen Anfang mit der Beendigung* des Synchronisierimpulses CI und diesen Ende mit der Beendigung des Synchronieierimpülseä-C2 zusammenfällt. Dieses.Signal wird auf einen der Steuereingänge (Fig. 2) der Kommutat ions einheit 33 gegeben, wodurch der Ausgang des Zählers 17 (Fig. 1) im zweiten Halbtakt angeschaltet wird. Der Inverter 41 (Fig. 2) invertiert das vom Ausgang der ODEE-Schaltung 40 (Fig. 2) ankommendes Signal 52 (Fig. J).
709*837QBSβ
Bin Signal 53 (Fig. 3) trifft am Steuereingang 45 (Fig. 2) der Kommutationseinheit 33 ein, wodurch der Ausgang des Zählers 23 (Fig. 1) für die Wirkdauer des Signals 52 abgeschaltet wird. Im ersten Halbtakt also, wo die Operanden abgelesen werden, schaltet der Kommutator 20 den Ausgang des anderen Zählers 23 an den Adresseneingang 21 der. Speit;hereinhei-t 2, und es erfolgt eine Ablesung des Inhaltes der Speichereinheit 2 nach der Adresse des zweiten Operanden. Nach Abklingen des Synchronisierimpulses 01 (Fig. 3) setzen im Kommutator 20 (Fig, 1) Übergangsprozesse ein, zum Zeitpunkt der Aufzeichnung kommen sämtliche Übergangsprozesse nach dem Synchronisierimpuls C2 zum Abschluß, und auf den Adresseneingang 21 der Speichereinheit 2 trifft eine Adresse von einem Zähler auf, d.h. die Einschreibung in die Speichereiuueit £ erfolgt nach der durch einen Zähler 17 definierten Adresse. Diese Adresse wird gegeben, solange das Signal 52 (Fig. 3) wirksam bleibt. Nach Abschluß des Signals 52 schaltet der Kommutator 20 (Fig. 1) an den Adresseneingang 21 der Speichereinheit 2 erneut den die Adresse des Operanden vorgebenden Zähler 23 an.
Die oben beschriebene Schaltung bietet die Möglichkeit, eine Umschaltung der Adresseneingänge der Speichereinheit 2 während der Zeitabstände zwischen den Synchronisierimpulsen C1 und C2 (Fig. 3) vorzunehmen.
709883/0859

Claims (2)

  1. "AVEN CA NWÄLTE
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2*3, MÖNCHEN ΘΟ
    POSTADRESSE! POSTFACH ΘΒΟ16Ο, D-BOOO MÖNCHEN Θ5
    Valerij Fedorovitsch Gusev ' ^^
    Gennadij Nikolaevitsch Ivanov otpt. ing. peter
    Genrich Isaevitsch Krengel ^ΖΖϊΖ
    Mansur Zakirovitsch Schagivaleev Dr. ing. dieter Azat Usmanovitsch Jarmuchametov
    Vladimir Jakovlevitsch Kontarev telefon ««η» «βaos4 Juri j Ivanovitsch Schtschetinin
    Vjatscheslav Jakovlevitsch Kremlev
    DA-18006
    7. Juli 1977
    SPEICHEREINRICHTUNG
    Patentansprüche
    Speichereinrichtung, die eine Hauptspeichereinheit, deren Informationseingang an eine Gruppe von Eingangsinformationsschienen angeschlossen ist, zwei Zähler enthält, deren Informationseingänge als Eingänge der Speichereinrichtung auftreten und deren Steuereingänge an eine mit einem Taktimpulsgenerator gekoppelte Steuereinheit angeschlossen sind, wobei der Ausgang des einen Zählers an den Adresseneingang der Hauptspeichereinheit gekoppelt ist, deren Steuereingang an die Steuereinheit angeschlossen ist, dadurch gekennzeichnet, daß sie eine Zusatzspeichereinheit (2), einen Kommutator (20) und Gruppen (11, 12) von UND-NICHT-Gliedern aufweist, wobei der Informationseingang (7) der Zusatzspeichereinheit (2) mit dem Informations eingang (6) der Haupt.-Speichereinheit (1) verbunden ist, deren Steuereingang (4) an
    7 O 9 R 8 3 / O 8 5 9 "
    ORIGINAL INSPECTED
    die Steuereinheit (5) und deren Adresseneingang (21) an den Ausgang des Kommutators (20) angeschlossen ist, dessen Informationseingänge (19, 22) mit den Ausgängen der beiden Zähler (17, 23) verbunden sind, während die Steuereingänge (24, 25, 26) des Kommutators (29) an den Taktimpulsgenerator (27) bzw. an die Steuereinheit (5) angeschlossen sind, und daß an die Ausgänge der Haupt- und der Zusatzspeichereinheit (1 bzw. 2) Jeweils Informationseingänge (9, 10) der Gruppen (11, 12) der UND-NICHT-Glieder angeschaltet sind, deren Steuereingänge (15, 16) mit der Steuereinheit (5) und Ausgänge an Gruppen (13, 14) von Ausgangsinformationsschienen gekoppelt sind.
  2. 2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Kommutator (20) eine Synchronisiereinheit (32) und eine Kommutationseinheit (33) enthält, wobei die Synchronisiereinheit (32) ein RS-Flip-Flop (34), eine Koinzidenzschaltung (39), eine ODER-Schaltung (40), einen Inverter (41) und logische Elemente (37» 38) aufweist, deren Eingänge als Steuereingänge (24, 25, 26) des Kommutators (20) auftreten und Ausgänge jeweils mit dem Eingang S (42) und dem Eingang R (43) des RS-Flip-Flop (34), mit einem Eingang der ODER-Schaltung (40) und einem Eingang der Koinzidenzschaltung (39) gekoppelt sind, deren anderer Eingang mit dem L-Ausgang des RS-Flip-Flops (34) und deren Ausgang mit dem anderen Eingang der ODER-Schaltung (40) verbunden ist, deren Ausgang mit dem Eingang des Inverters (41) und mit einem der Steuereingänge (44) der Kommutationseinheit (33) gekoppelt ist, mit deren anderem Steuereingang (45) der Ausgang des Inverters (41) verbunden ist.
    709883/0859
DE19772730794 1976-07-07 1977-07-07 Speichereinrichtung Ceased DE2730794A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762379700A SU613402A1 (ru) 1976-07-07 1976-07-07 Запоминающее устройство

Publications (1)

Publication Number Publication Date
DE2730794A1 true DE2730794A1 (de) 1978-01-19

Family

ID=20668233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772730794 Ceased DE2730794A1 (de) 1976-07-07 1977-07-07 Speichereinrichtung

Country Status (10)

Country Link
JP (1) JPS5317036A (de)
BG (1) BG29547A1 (de)
DD (1) DD132695A1 (de)
DE (1) DE2730794A1 (de)
FR (1) FR2357979A1 (de)
GB (1) GB1537419A (de)
IN (1) IN147070B (de)
PL (1) PL109526B1 (de)
RO (1) RO75686A (de)
SU (1) SU613402A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3070394D1 (en) * 1980-11-26 1985-05-02 Ibm Deutschland Multiple-address highly integrated semi-conductor memory
US5436863A (en) * 1993-04-26 1995-07-25 Nec Corporation Semiconductor memory device
EP0713221B1 (de) * 1994-11-18 2002-01-09 STMicroelectronics S.r.l. Synchronisierungsanordnung für Ausgangsstufen, insbesondere für elektronische Speicher

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651476A (en) * 1970-04-16 1972-03-21 Ibm Processor with improved controls for selecting an operand from a local storage unit, an alu output register or both
US3737866A (en) * 1971-07-27 1973-06-05 Data General Corp Data storage and retrieval system

Also Published As

Publication number Publication date
FR2357979A1 (fr) 1978-02-03
BG29547A1 (en) 1980-12-12
GB1537419A (en) 1978-12-29
JPS5317036A (en) 1978-02-16
DD132695A1 (de) 1978-10-18
FR2357979B1 (de) 1981-11-27
IN147070B (de) 1979-11-03
SU613402A1 (ru) 1978-06-30
PL199368A1 (pl) 1978-02-13
PL109526B1 (en) 1980-06-30
RO75686A (ro) 1981-02-28

Similar Documents

Publication Publication Date Title
DE1178623B (de) Programmgesteuerte datenverarbeitende Maschine
DE1524136A1 (de) Parallel-Serien- bzw. Serien-Parallelwandler
DE2332734A1 (de) Datenverarbeitungssystem
DE1474062B2 (de) Datenverarbeitungsanlage mit einer anzahl von pufferspeichern
DE2539211A1 (de) Zugriffssteuereinheit
DE2145709A1 (de) Datenverarbeitungsanlage
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE1424741B2 (de) Einrichtung zum Durchsuchen eines Datenspeichers
DE1806535A1 (de) Digitale Rechenanlage
DE1549548A1 (de) Vorrichtung zur Aktivierung eines bestimmten Befehls aus einer Vielzahl von Befehlen,die in einem Befehlsspeicher eines Rechners gespeichert sind
DE3313335C2 (de)
DE2730794A1 (de) Speichereinrichtung
DE1474376A1 (de) Verfahren und Anordnung zum schnellen Zugriff bei grossen seriellen Speichern
DE2125688A1 (de) Datenverarbeitungsanlage
DE1954475A1 (de) Zugriffsstelle einer Datenverarbeitungsanlage
DE2037959A1 (de) Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits
DE1194605B (de) Verbesserung an Geraeten zur Verarbeitung von Angaben, Informationen od. dgl.
DE1449584A1 (de) Anordnung zur UEbertragung von Daten einer Loch- oder Magnetkarte in eine Datenverarbeitungsanlage oder umgekehrt
DE3139421C2 (de)
DE1163579B (de) Steuerwerk einer digitalen programmgesteuerten Rechenmaschine
DE2059341C2 (de) Elektronische Datenverarbeitungsanlage
DE1933907A1 (de) Pufferspeicher
DE2203305C3 (de) Anordnung zum Eingeben von Daten in einen Rechner mit einer Eingabetastatur und einem Sichtgerät
DE2247339A1 (de) Digital-rechner
DE1499191C3 (de) Elektronische Einrichtung für eine Datenverarbeitungsanlage

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
OD Request for examination
8125 Change of the main classification

Ipc: G06F 9/00

8128 New person/name/address of the agent

Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS

8131 Rejection