DE2834818B1 - Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals - Google Patents

Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals

Info

Publication number
DE2834818B1
DE2834818B1 DE19782834818 DE2834818A DE2834818B1 DE 2834818 B1 DE2834818 B1 DE 2834818B1 DE 19782834818 DE19782834818 DE 19782834818 DE 2834818 A DE2834818 A DE 2834818A DE 2834818 B1 DE2834818 B1 DE 2834818B1
Authority
DE
Germany
Prior art keywords
signal
counter
write
read
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782834818
Other languages
English (en)
Other versions
DE2834818C2 (de
Inventor
Detlev Dipl-Ing Hornburger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19782834818 priority Critical patent/DE2834818C2/de
Publication of DE2834818B1 publication Critical patent/DE2834818B1/de
Application granted granted Critical
Publication of DE2834818C2 publication Critical patent/DE2834818C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

  • Die Lösung dieser Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Gattung erfindungsgemäß mit den im kennzeichnenden Teil des Patentanspruchs 1 enthaltenen Merkmalen erreicht. Von der Erkennungsschaltung werden jeweils bestimmte Zählerstände erkannt, wobei beispielsweise das Schreibsignal bei einem ersten vorgegebenen Zählerstand beginnt und bei einem zweiten vorgegebenen Zählerstand endet. Am Ende eines Schreib/Lesesignals wird der Zähler dann auf einen konstanten Anfangszählerstand geladen.
  • Eine andere erfindungsgemäße Schaltungsanordnung sieht vor, daß der Zähler zwei verschiedene Anfangszählerstände hat, von denen der eine dem Lese-, der andere dem Schreibsignal zugeordnet ist, und daß das Schreib/Lesesignal dem invertierten Überlaufsignal des Zählers entspricht und das dem Ladeeingang zuzuführende Ladesignal von diesem abgeleitet ist.
  • Die Erfindung ist anhand der Zeichnung näher erläutert. Es zeigt F i g. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung, F i g. 2a bis F i g. 2e den zeitlichen Verlauf verschiedener in der Schaltungsanordnung nach F i g. 1 auftretender Signale und F i g. 3 eine weitere erfindungsgemäße Schaltungsanordnung.
  • Die in Fig. 1 dargestellte Schaltungsanordnung besteht im wesentlichen aus einem Zähler 1, einem Taktgenerator G und einer Erkennungsschaltung E. Das vom Taktgenerator G erzeugte Taktsignal T wird einerseits dem Zähler 1 an seinem Takteingang CL und andererseits dem Takteingang eines Flip-Flops 2 zugeführt. Liefert das Flip-Flop 2, dessen Ausgang Q mit dem Freigabeeingang EN des Zählers 1 verbunden ist, ein Freigabesignal, so zählt der Zähler 1 beginnend vom Zähleranfangszustand die eintreffenden Impulse des Taktsignals T. Der Zähleranfangszustand ist durch entsprechende Verdrahtung der Zählereingänge ZE festgelegt. Die im Laufe des Zählvorganges an den Zählerausgängen A, B, C, D auftretenden Zählerzustände werden von der Erkennungsschaltung E überprüft Bei bestimmten Zählerständen gibt die Erkennungsschaltung an ihren Ausgang CE ein Schreibsignal oder ein Lesesignal ab und am Ende eines solchen Signals wird der Ladezustand LA des Zählers 1 und der K-Eingang des Flip-Flops 2 von einem von der Erkennungsschaltung Egelieferten Signal beaufschlagt Zu diesem Zweck enthält die Erkennungsschaltung E die beiden Decoder 3 und 4, die jeweils logische Schaltelemente enthalten. Der Decoder 3, dessen Ausgang gleichzeitig der Ausgang CE der Erkennungsschaltung E ist, enthält zwei UND-Schaltungen 5, 6, die ausgangsseitig mit den beiden Eingängen einer ODER-Schaltung 7 verbunden sind, deren Ausgang den Ausgang CE darstellt. Der Decoder 4 enthält ebenfalls zwei UND-Schaltungen 8, 9, deren Ausgänge mit den beiden Eingängen einer ODER-Schaltung 10 verbunden sind, die ihrerseits ausgangsseitig den Ladeeingang LA und den K-Eingang speist. Die in den Decodern 3, 4 enthaltenen UND-Schaltungen 5, 6, 8, 9 dienen als sogenannte Tor-Schaltungen. In jedem Decoder 3 bzw.
  • 4 kann eine der UND-Schaltungen durch ein Steuersignal L und die andere durch ein Steuersignal 5 freigegeben werden. Das Steuersignal L leitet die Erzeugung eines Lesesignals GEL ein; das Steuersignal 5 leitet die Erzeugung eines Schreibsignals CEs ein. Die Zählerausgänge A, B, C, D, an denen der jeweilige Zählerstand in binärcodierter Form erscheint, können den jeweiligen Anforderungen an die Schreib/Lesesignale CE entsprechend mit den UND-Schaltungen 5,6, 8, 9 verbunden sein. Die Arbeitsweise der Erkennungsschaltung E kann anhand der in F i g 2a bis Fig. 2e dargestellten Signale, auf die weiter unten noch eingegangen wird, nachvollzogen werden.
  • An den Eingang des Flip-Flops 2 sind die Steuersignale L, S über eine ODER-Schaltung 11 anlegbar. Wie aus Fig. 1 hervorgeht, handelt es sich bei dem dargestellten Flip-Flop 2 um ein JK-Flip-Flop, dessen Zustandstabelle als bekannt vorausgesetzt wird, die aber auch den Datenblättern entsprechender integrierter Schaltungen oder der einschlägigen Fachliteratur entnommen werden kann. Wird beispielsweise als logische »1« über die ODER-Schaltung 11 ein Steuersignal L an den J-Eingang des Flip-Flops 2 angelegt, liegt am K-Eingang eine »0«, dann gibt das Flip-Flop 2 beim nächsten eintreffenden Taktimpuls T an seinem Ausgang Q ein Freigabesignal ab. Der Zähler 1 beginnt zu zählen. Der Zähler 1 zählt so lange bis das Lesesignal CEL beendet ist, dann gibt die ODER-Schaltung 10 ein Ladesignal an den Ladeeingang LA ab (an LA liegt dann eine »1«), am K-Eingang liegt dann ebenfalls eine »1«, so daß der Ausgang des Flip-Flops 2 mit dem nächsten eintreffenden Taktimpuls auf 0 gesetzt wird. Der Zähler 1 ist somit bis zum Eintreffen des nächsten Steuersignals L bzw. S auf den Zähleranfangszustand gesetzt und bleibt gesperrt Den in Fig. 2a bis Fig. 2e dargestellten Signalen -Fig. 2a Taktsignal 7; F i g. 2b das auf ein Lesesignal CEL folgende Ladesignal LAL, F i g. 2c das auf ein Schreibsignal CEs folgende Ladesignal LAS, F i g. 2d das Lesesignal CEL, F i g. 2e das Schreibsignal CE5 - liegt dieselbe Zeitachse zugrunde, wobei die Erzeugung eines Schreib- bzw. Lesesignals zum Zeitpunkt t 0 eingeleitet werden soll (Zählerstand des Zählers 1 zum Zeitpunkt t0 = 0). Zu diesem Zeitpunkt wird beispielsweise das Steuersignal L (Lesevorgang) in Form einer logischen »I« angelegt, welches so lange auf »I« bleibt bis das Lesesignal CEL abgegeben und der Zähler 1 erneut geladen worden ist Das Ladesignal LAL lädt den Zähler 1 auf den Zähleranfangszustand und bewirkt, daß der Zähler 1 bei Eintreffen des nächsten Taktimpulses T abgeschaltet wird. Das Abschalten des Zählers 1 wird auf diese Weise auch dann erreicht, wenn das Steuersignal Lweiterhin auf»1« bleibt Es wird noch angemerkt, daß die Verbindungen von den UND-Schaltungen 5,6,8,9 zu den Zählerausgängen A, B, C, D durch einfaches Umlöten verändert werden können, damit die Erkennungsschaltung E andere Zählerstände erkennt, entsprechend den jeweiligen Anforderungen an die Dauer der Schreib/Lesesignale CE.
  • Bei der in Fig. 3 dargestellten Schaltungsanordnung werden die unterschiedlichen Schreib/Lesesignale CE dadurch erhalten, daß ein Zähler 12 - je nach dem ob ein Lesesignal CEL oder ein Schreibsignal CEs erzeugt werden soll - auf unterschiedliche Zähleranfangszustände ZAL oder ZAs geladen werden kann. Zu diesem Zweck sind die Zählereingänge ZE über ein Koppelnetzwerk 13, je nach dem welches Steuersignal L oder 5 am Koppelnetzwerk 13 anliegt, mit einem dem Lesesignal CEL zugeordneten Anfangszählerstand ZAL oder mit dem einem Schreibsignal CEs zugeordneten Anfangszählerstand ZAs verbindbar. Die mittels eines Inverter 14 invertierten Überlaufsignale o stellen die Schreib/Lesesignate CE dar. Die Dauer eines Schreib/ Lesesignals CE entspricht somit der Zeit, die der Zähler 12 benötigt um von dem jeweils in den Zähler 12 geladenen Anfangszählerstand bis zum Zählerüberlauf zu zählen.
  • Zur Steuerung des Ladevorgangs und des Abschaltens des Zählers nach erfolgtem Schreib/Lesesignal sind noch weitere Schaltelemente vorgesehen: eine ODER- Schaltung 15, zwei JK-Flip-Flops 16 und 17, eine UND-Schaltung 18 und eine NOR-Schaltung 19.
  • Sämtliche dieser Bauelemente sind hinreichend bekannt, weshalb auf ihre Funktionsweise her nicht näher eingegangen wird. Bezugszeichen, die mit Bezugszeichen von Fig. 1 identisch sind, haben hier die gleiche Bedeutung.
  • Im folgenden wird beispielsweise die Erzeugung eines Schreibsignals CEs beschrieben. Zunächst wird ein Steuersignal S an den mit 5 bezeichneten Eingang in Form einer logischen »1« angelegt. Die Zählereingänge ZE werden über das Koppelnetzwerk 13 mit dem Anfangszählerstand ZAs verbunden und am Eingang des Flip-Flops 16 und am K-Eingang des Flip-Flops 17 liegen jeweils eine »1« an. Mit Eintreffen des nächsten Impulses des Taktsignals 7; weiches von einem hier nicht dargestellten Taktgenerator geliefert wird, wechselt der Ausgang Q des Flip-Flops 16 auf »1« und der Ausgang Q des Flip-Flops 17 auf »0«. Der Zähler 12 wird durch die »1« am Freigabeeingang ENfreigegeben und erhält über die NOR-Schaltung 19 den Ladebefehl, damit der Anfangszählerstand ZAs in den Zähler 12 geladen wird. Der Zähler 12 beginnt nun von diesem Anfangszählerstand ZAs an zu zählen und bleibt an seinem Überlaufausgang Ü zunächst auf »0«. Hat der Zähler 12 den maximalen Zählerstand erreicht, liegen an den Ausgängen A, B, C, D jeweils Signale, die einer logischen »1« entsprechen. Über die UND-Schaltung 18 wird somit der K-Eingang des Flip-Flops 16 auf »1« gelegt. Bei Eintreffen des nächsten Impulses des Taktsignal Twechselt das Überlaufsignal Üauf »1«, der Ausgang Q des Flip-Flops 16 wechselt auf »0« und der Zähler 12 wird gesperrt (abgeschaltet). Die Dauer des Schreibsignals CEs entspricht somit der Zeit, solange das Überlaufsignal Ü auf »0« bleibt. Es wird noch angemerkt, daß der Ausgang Q des Flip-Flops 17 direkt mit dem Ladeeingang LA verbunden sein kann. Die NOR-Schaltung 19 kann dann entfallen.

Claims (6)

  1. Patentansprüche: 1. Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals von unterschiedlicher Dauer, die für Speicher als Freigabesignale für einen Schreib- oder Lesevorgang dienen, wobei Impulse eines Taktsignals, das von einem Taktgenerator erzeugt wird, mit einem Zähler gezählt werden und in Abhängigkeit von einer vorbestimmten Anzahl von Impulsen wahlweise das Schreibsignal oder das Lesesignal erzeugt wird, dadurch gekennzeichnet, daß der Zähler (1) mit seinen den jeweiligen Zählerzustand angebenden Ausgängen (A, B, C, D) mit einer Erkennungsschaltung (E) verbunden ist, die in Abhängigkeit der an ihr angelegten Steuersignale (L, S) vorgegebene Zählerstände erkennt, an ihrem ersten Ausgang dem jeweiligen Zählerstand zugeordnet ein Schreib- bzw. Lesesignal (CE) abgibt, und an ihrem anderen Ausgang, der einerseits mit dem Ladeeingang (LA) des Zählers (1) und andererseits über ein Flip-Flop (2) mit dem Freigabeeingang (EN)des Zählers (1) verbunden ist, nach Beendigung des Schreib- bzw. Lesesignals (CE) ein Ladesignal abgibt, welches den Zähler (1) auf einen vorgegebenen Zählerstand lädt und ihn außer Betrieb setzt, bis erneut ein Steuersignal (L, S) den Zähler (1) wieder freigibt.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Erkennungsschaltung (E) aus zwei Dekodern (3, 4) besteht, von denen der eine Dekoder (3) die für das Schreib- bzw. Lesesignal (CE) bestimmten Zählerstände erkennt und ausgangsseitig das Schreib/Lesesignal (CE) abgibt, wobei der andere Dekoder (4) die für das Ladesignal maßgeblichen Zählerstände erkennt und ausgangsseitig das Ladesignal abgibt.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der für das Schreib/Lesesignal (CE) zuständige Dekoder (3) zwei UND-Schaltungen (5, 6) und eine erste ODER-Schaltung (7) enthält, daß jede der UND-Schaltungen (5, 6) mit einem der Ausgänge (B, C) des Zählers (1) verbunden ist und von einem entsprechenden an ihrem jeweils freien Eingang anlegbaren Steuersignal (L, S) gesperrt oder freigegeben werden können und ihre Ausgänge mit den Eingängen der ODER-Schaltung (7) verbunden sind, die ausgangsseitig das Schreib/Lesesignal (CE) abgibt; daß der andere Dekoder (4) zwei UND-Schaltungen (8, 9) und eine zweite ODER-Schaltung (10) enthält, die entsprechend den Schaltungen (5, 6, 7) des erstgenannten Dekoders (3) untereinander verbunden sind, daß die UND-Schaltungen (8, 9) des anderen Dekoders (4) mit jeweils mit einem ihrer Eingänge mit einem der Ausgänge (C, D) des Zählers (1) und jeweils mit ihrem anderen Eingang mit einem der Steuereingänge (L, S) verbunden sind, und daß die zweite ODER-Schaltung (10) ausgangsseitig das Ladesignal abgibt.
  4. 4. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die zweite ODER-Schaltung (10) ausgangsseitig mit dem Ladeeingang (LA) und mit dem K-Eingang des Flip-Flops (2) verbunden ist, daß der Eingang des Flip-Flops (2) über eine ODER-Schaltung (11) wahlweise mit einem der Steuersignale (L, S)und der ausgang des Flip-Flops (2) mit dem Freigabeeingang (EN)des Zählers (1) verbunden ist.
  5. 5. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß der Anfangszählerstand, der am Anfangszählerstandeingang (ZE) anliegt, konstant ist.
  6. 6. Schaltungsanordnung, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der Zähler zwei verschiedene Anfangszählerstände (ZAs, ZAL) hat, von denen der eine dem Lese-, der andere dem Schreibsignal zugeordnet ist, und daß das Schreib/ Lesesignal (CE) dem invertierten Überlaufsignal (U) des Zählers entspricht und das dem Ladeeingang (LA)zuzuführende Ladesignal von diesem abgeleitet ist (F i g. 3).
    Die Erfindung betrifft eine Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals von unterschiedlicher Dauer, die für Speicher als Freigabesignale für einen Lese- oder Schreibvorgang dienen, wobei Impulse eines Taktsignals, das von einem Taktgenerator erzeugt wird, mit einem Zähler gezählt werden und in Abhängigkeit von einer vorbestimmten Anzahl von Impulsen wahlweise das Lesesignal oder das Schreibsignal erzeugt wird.
    Herkömmliche Schreib/Lese-Speicher der Halbleitertechnik mit »wahlfreiem Zugriff« benötigen als Auswahl- und Ansteuersignal für die Auswahl- und Einleitung der Aufnahmebereitschaft bezüglich eines Schreib- oder Lesevorgangs Schreib/Lesesignale, die unterschiedliche Impulsdauern haben. So kann beispielsweise gefordert sein, daß das Schreibsignal eine Impulsdauer hat, die der Hälfte der Impulsdauer des Lesesignals entspricht. Diese Schreib/Lesesignale, die zur Auswahl eines oder einer Gruppe Speicher-Chips (Speicherbausteine) benutzt werden und außerdem Steuerfunktionen, z. B. Einleitung einer Aufnahmebe reitschaft für einen Schreibvorgang, haben, werden häufig auch als »Chip-enable«-Signale bezeichnet.
    Zur Erzeugung von Impulsen mit vorgegebener Impulsdauer sind monostabile Kippstufen bekannt (Tietze-Schenk, »Halbleiter-Schaltungstechnik«, Springer-Verlag 1971, Seite 449). Sollen mit diesen monostabilen Kippstufen verschiedene Signale-unterschiedlicher Impulsdauer erzeugt werden, sind eine entsprechende Anzahl unterschiedlicher Kippstufen erforderlich. Die Impulsdauer der von diesen bekannten Schaltungsanordnungen erzeugten Signale ist aufgrund gegebener Bauelementetoleranzen sehr ungenau und läßt sich nur durch Auswechseln der zeitbestimmenden Bauelemente verändern.
    Die der vorliegenden Anmeldung zugrundeliegende technische Aufgabe besteht darin, eine Schaltungsanordnung zu finden, mit der an einem Ausgang Schreib/Lesesignale unterschiedlicher Impulsdauer erzeugt werden können, die die Nachteile obengenannter monostabiler Kippstufen vermeidet und deren Impulsdauern auf einfache Weise entsprechend den jeweiligen Anforderungen veränderbar sind.
DE19782834818 1978-08-09 1978-08-09 Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals Expired DE2834818C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782834818 DE2834818C2 (de) 1978-08-09 1978-08-09 Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782834818 DE2834818C2 (de) 1978-08-09 1978-08-09 Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals

Publications (2)

Publication Number Publication Date
DE2834818B1 true DE2834818B1 (de) 1980-02-07
DE2834818C2 DE2834818C2 (de) 1980-10-16

Family

ID=6046553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782834818 Expired DE2834818C2 (de) 1978-08-09 1978-08-09 Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals

Country Status (1)

Country Link
DE (1) DE2834818C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006538A2 (en) * 1985-04-19 1986-11-06 American Telephone & Telegraph Company Memory control circuit permitting microcomputer system to utilize static and dynamic rams

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986006538A2 (en) * 1985-04-19 1986-11-06 American Telephone & Telegraph Company Memory control circuit permitting microcomputer system to utilize static and dynamic rams
WO1986006538A3 (en) * 1985-04-19 1987-01-15 American Telephone & Telegraph Memory control circuit permitting microcomputer system to utilize static and dynamic rams

Also Published As

Publication number Publication date
DE2834818C2 (de) 1980-10-16

Similar Documents

Publication Publication Date Title
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE2145119B2 (de) Dateneingabevorrichtung
DE19649676A1 (de) Peripherieeinheitwählsystem
DE3221872C2 (de) Informations-Speicheranordnung
DE2148956C3 (de) Datenübertragungssystem
DE2325151A1 (de) Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen
DE1474388A1 (de) Speicheranordnung mit Feldeffekttransistoren
DE69317986T2 (de) Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen
DE3221211A1 (de) Impulsgenerator
DE2905676A1 (de) Integrierte schaltung mit einem einzigen chip
DE1237177B (de) Asynchrone Zaehleinrichtung
DE3119650A1 (de) Funktionsgenerator
DE3233542A1 (de) Verfahren und schaltungsanordnung zur abgabe von unterbrechungs-anforderungssignalen
DE3104880A1 (de) "speicher fuer wahlfreien zugriff"
DE4200782A1 (de) Klein-reglereinheit
DE68913919T2 (de) Hochfrequenz-Taktimpulszähler.
DE2840329C2 (de) Adreßpuffer in MOS-Technik
DE2834818B1 (de) Schaltungsanordnung zur wahlweisen Erzeugung eines Lesesignals oder eines Schreibsignals
EP0021084B1 (de) Monolithisch integrierter Halbleiterspeicher
DE2850652C2 (de) Digitale Halbleiterschaltung
DE1933907A1 (de) Pufferspeicher
DE2132560C3 (de)
DE3030347A1 (de) Auffrischungszaehler
DE2736503A1 (de) Rastersynchronisieranordnung
DE2057800A1 (de) Kippschaltung fuer gestoerte Eingangssignale

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee