RU2677371C1 - Устройство сравнения двоичных чисел - Google Patents

Устройство сравнения двоичных чисел Download PDF

Info

Publication number
RU2677371C1
RU2677371C1 RU2017140722A RU2017140722A RU2677371C1 RU 2677371 C1 RU2677371 C1 RU 2677371C1 RU 2017140722 A RU2017140722 A RU 2017140722A RU 2017140722 A RU2017140722 A RU 2017140722A RU 2677371 C1 RU2677371 C1 RU 2677371C1
Authority
RU
Russia
Prior art keywords
elements
inputs
majority
binary numbers
comparison device
Prior art date
Application number
RU2017140722A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2017140722A priority Critical patent/RU2677371C1/ru
Application granted granted Critical
Publication of RU2677371C1 publication Critical patent/RU2677371C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава. Устройство содержит четыре элемента «2ИЛИ», четыре элемента «2И», четыре элемента «НЕ» и шесть мажоритарных элементов. 1 ил., 1 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны устройства сравнения двоичных чисел (см., например, рис. 4.18 на стр. 163 в книге Бибило П.Н. Основы языка VHDL. М.: Солон-Р, 2000 г.), выполняющие распознавание отношений А≥В, А<В, где А, В - четырехразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств сравнения двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется распознавание отношений А>В и А=В.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство сравнения двоичных чисел (патент РФ 2363037, кл. G06F 7/02, 2009 г.), которое содержит четыре элемента «2ИЛИ», четыре элемента «2И», четыре элемента «НЕ» и с помощью импульсного сигнала выполняет распознавание отношений А>В, А=В, А<В, где А, В - четырехразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся необходимость подачи на него импульсного сигнала и двадцать элементов, образующих его аппаратурный состав.
Техническим результатом изобретения является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, задаваемые двоичными сигналами, за счет обеспечения этого распознавания без использования импульсного сигнала и уменьшение количества элементов аппаратурного состава.
Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве сравнения двоичных чисел, содержащем четыре элемента «2ИЛИ», четыре элемента «2И» и четыре элемента «НЕ», причем (i+4)-й (
Figure 00000001
) и i-й входы устройства сравнения двоичных чисел соединены соответственно с входом i-го элемента «НЕ» и объединенными первыми входами i-ых элементов «2ИЛИ», «2И», объединенные вторые входы которых подключены к выходу i-го элемента «НЕ», особенность заключается в том, что в него дополнительно введены шесть мажоритарных элементов, первый и второй, третий входы j-го (
Figure 00000002
) мажоритарного элемента соединены соответственно с выходом (j+1)-го элемента «2ИЛИ» и первым, вторым входами (j+3)-го мажоритарного элемента, подключенного третьим входом к выходу (j+1)-го элемента «2И», второй и третий входы первого мажоритарного элемента соединены соответственно с выходами первых элементов «2ИЛИ» и «2И», а выходы k-го (
Figure 00000003
), (k+3)-го и третьего, шестого мажоритарных элементов подключены соответственно к вторым входам (k+1)-го, (k+4)-го мажоритарных элементов и первому, второму выходам устройства сравнения двоичных чисел.
На фиг. представлена схема предлагаемого устройства сравнения двоичных чисел.
Устройство сравнения двоичных чисел содержит элементы «2ИЛИ» 11,…,14 элементы «2И» 21,…,24, элементы «НЕ» 31,…,34 и мажоритарные элементы 41,…,46, причем первый и второй, третий входы элемента 4j (
Figure 00000004
) соединены соответственно с выходом элемента 1j+1 и первым, вторым входами элемента 4j+3, подключенного третьим входом к выходу элемента 2j+1 второй и третий входы элемента 41 соединены соответственно с выходами элементов l1 и 21 а выходы элементов 4k (
Figure 00000005
), 4k+3 и 43, 46 подключены соответственно к вторым входам элементов 4k+1, 4k+4 и первому, второму выходам устройства сравнения двоичных чисел, (i+4)-й (
Figure 00000006
) и i-й входы которого соединены соответственно с входом элемента 3i, и объединенными первыми входами элементов 1i, 2i, объединенные вторые входы которых подключены к выходу элемента 3i.
Работа предлагаемого устройства сравнения двоичных чисел осуществляется следующим образом. На его i-й (
Figure 00000007
) и (i+4)-й входы подаются соответственно произвольные двоичные сигналы a 4-i∈{0,l} и b4-i∈{0,1}, которые определяют соответствующие разряды подлежащих сравнению четырехразрядных двоичных чисел А=а 3 а 2 а 1 а 0, B=b3b2b1b0 (а 3, b3 задают значения старших, a a 0, b0 - младших разрядов). Тогда сигналы zi, yi (см. фиг.) будут определяться выражениями
Figure 00000008
Figure 00000009
где ∨, ⋅, , # есть символы операций ИЛИ, И, НЕ, Maj, причем х1231⋅х2∨х1⋅х3∨х2⋅x3. В представленной ниже таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при i=1.
Figure 00000010
Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если а 3>b3 либо а 3=b3 либо а 3<b3, то соответственно z11=1 либо z1=1, у1=0 либо z11=0; 2) если zi-1=yi-1=1 либо zi-1=yi-1=0, то соответственно zi=yi=1 либо zi=yi=0; 3) если zi-1 =1, yi-1=0 и a 4-i>b4-i либо zi-1=1, yi-1=0 и a 4-i=b4-i - либо zi-1=1, yi-1=0 и a 4-i<b4-i, то соответственно zi=1=yi=1 либо zi=1, yi=0 либо zi=yi=0. Таким образом, если А>В либо А=В либо А<В, то на первом, втором выходах предлагаемого устройства соответственно получим z4=1, у4=1 либо z4=1, у4=0 либо z4=0, у4=0. При этом оно состоит из восемнадцати элементов.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство сравнения двоичных чисел обеспечивает распознавание отношений А>В, А=В, А<В (А, В - четырехразрядные двоичные числа, задаваемые двоичными сигналами) без использования импульсного сигнала и состоит из меньшего по сравнению с прототипом количества элементов.

Claims (1)

  1. Устройство сравнения двоичных чисел, содержащее четыре элемента «2ИЛИ», четыре элемента «2И» и четыре элемента «НЕ», причем (i+4)-й
    Figure 00000011
    и i-й входы устройства сравнения двоичных чисел соединены соответственно с входом i-го элемента «НЕ» и объединенными первыми входами i-ых элементов «2ИЛИ», «2И», объединенные вторые входы которых подключены к выходу i-го элемента «НЕ», отличающееся тем, что в него дополнительно введены шесть мажоритарных элементов, первый и второй, третий входы j-го
    Figure 00000012
    мажоритарного элемента соединены соответственно с выходом (j+1)-го элемента «2ИЛИ» и первым, вторым входами (j+3)-го мажоритарного элемента, подключенного третьим входом к выходу (j+1)-го элемента «2И», второй и третий входы первого мажоритарного элемента соединены соответственно с выходами первых элементов «2ИЛИ» и «2И», а выходы k-го
    Figure 00000013
    , (k+3)-го и третьего, шестого мажоритарных элементов подключены соответственно к вторым входам (k+1)-го, (k+4)-го мажоритарных элементов и первому, второму выходам устройства сравнения двоичных чисел.
RU2017140722A 2017-11-22 2017-11-22 Устройство сравнения двоичных чисел RU2677371C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017140722A RU2677371C1 (ru) 2017-11-22 2017-11-22 Устройство сравнения двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017140722A RU2677371C1 (ru) 2017-11-22 2017-11-22 Устройство сравнения двоичных чисел

Publications (1)

Publication Number Publication Date
RU2677371C1 true RU2677371C1 (ru) 2019-01-16

Family

ID=65025403

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017140722A RU2677371C1 (ru) 2017-11-22 2017-11-22 Устройство сравнения двоичных чисел

Country Status (1)

Country Link
RU (1) RU2677371C1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2762621C1 (ru) * 2020-10-28 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2770302C1 (ru) * 2021-04-02 2022-04-15 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2791462C1 (ru) * 2022-03-18 2023-03-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Компаратор двоичных чисел

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012714A (en) * 1974-05-27 1977-03-15 Siemens Aktiengesellschaft Comparator circuit for two N-digit binary codes, in particular binary numbers
US4899127A (en) * 1988-01-21 1990-02-06 Mitsubishi Denki Kabushiki Kaisha Size comparing circuit
US20040039770A1 (en) * 2002-08-26 2004-02-26 Ji-Sun Shin Comparator circuit and method
RU2298220C1 (ru) * 2005-12-02 2007-04-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2329530C1 (ru) * 2007-03-09 2008-07-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2363037C1 (ru) * 2008-01-22 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012714A (en) * 1974-05-27 1977-03-15 Siemens Aktiengesellschaft Comparator circuit for two N-digit binary codes, in particular binary numbers
US4899127A (en) * 1988-01-21 1990-02-06 Mitsubishi Denki Kabushiki Kaisha Size comparing circuit
US20040039770A1 (en) * 2002-08-26 2004-02-26 Ji-Sun Shin Comparator circuit and method
RU2298220C1 (ru) * 2005-12-02 2007-04-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2329530C1 (ru) * 2007-03-09 2008-07-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2363037C1 (ru) * 2008-01-22 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2762621C1 (ru) * 2020-10-28 2021-12-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2770302C1 (ru) * 2021-04-02 2022-04-15 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел
RU2791462C1 (ru) * 2022-03-18 2023-03-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Компаратор двоичных чисел
RU2809253C1 (ru) * 2023-06-15 2023-12-08 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Устройство сравнения двоичных чисел

Similar Documents

Publication Publication Date Title
Wang et al. Complete convergence and complete moment convergence for martingale difference sequence
RU2677371C1 (ru) Устройство сравнения двоичных чисел
Durga et al. An effective data normalization strategy for academic datasets using log values
RU2649296C1 (ru) Компаратор двоичных чисел
RU2363037C1 (ru) Устройство сравнения двоичных чисел
RU2629451C1 (ru) Логический преобразователь
RU2704735C1 (ru) Пороговый модуль
RU2543307C2 (ru) Ранговый фильтр
RU2621280C1 (ru) Компаратор двоичных чисел
RU2762621C1 (ru) Устройство сравнения двоичных чисел
RU2361266C1 (ru) Компаратор двоичных чисел
RU2676891C1 (ru) Устройство селекции большего из двоичных чисел
RU2710866C1 (ru) Ранговый фильтр
RU2718209C1 (ru) Логический модуль
RU2790010C1 (ru) Устройство селекции меньшего из двоичных чисел
RU2757832C1 (ru) Компаратор двоичных чисел
RU2700556C1 (ru) Логический преобразователь
RU2676888C1 (ru) Логический модуль
RU2702968C1 (ru) Ранговый фильтр
RU2703352C1 (ru) Устройство селекции двоичных чисел
RU2757829C1 (ru) Устройство сравнения двоичных чисел
RU2791460C1 (ru) Устройство селекции большего из двоичных чисел
RU2675301C1 (ru) Устройство селекции двоичных чисел
RU2329530C1 (ru) Устройство сравнения двоичных чисел
RU2770302C1 (ru) Устройство сравнения двоичных чисел

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20191123