RU2649296C1 - Компаратор двоичных чисел - Google Patents
Компаратор двоичных чисел Download PDFInfo
- Publication number
- RU2649296C1 RU2649296C1 RU2017111366A RU2017111366A RU2649296C1 RU 2649296 C1 RU2649296 C1 RU 2649296C1 RU 2017111366 A RU2017111366 A RU 2017111366A RU 2017111366 A RU2017111366 A RU 2017111366A RU 2649296 C1 RU2649296 C1 RU 2649296C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- comparator
- elements
- binary numbers
- Prior art date
Links
- 239000000126 substance Substances 0.000 abstract 1
- 150000001875 compounds Chemical class 0.000 description 4
- RONWGALEIBILOG-VMJVVOMYSA-N quinine sulfate Chemical compound [H+].[H+].[O-]S([O-])(=O)=O.C([C@H]([C@H](C1)C=C)C2)C[N@@]1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OC)C=C21.C([C@H]([C@H](C1)C=C)C2)C[N@@]1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OC)C=C21 RONWGALEIBILOG-VMJVVOMYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B1/00—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values
- G05B1/01—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric
- G05B1/03—Comparing elements, i.e. elements for effecting comparison directly or indirectly between a desired value and existing or anticipated values electric for comparing digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
Изобретение относится к компараторам двоичных чисел. Технический результат заключается в упрощении структуры за счет устранения пересечений соединений. Компаратор двоичных чисел содержит два элемента задержки (l1, l2), элемент И (2), два элемента ИЛИ (31, 32), элемент НЕ (4), два мажоритарных элемента (51, 52). 1 табл., 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны компараторы двоичных чисел (см., например, рис. 6-20 на с. 288 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974), которые выполняют распознавание отношений х1=х2, х1>х2, х1<х2, где х1=x1(n-1)…х10, х2=x2(n-1)…x20 - n-разрядные двоичные числа, задаваемые двоичными сигналами х10, …, х1(n-1), х20, …, х2(n-1) ∈ {0,1}, причем сигналы х1(n-j), х2(n-j) () подаются на упомянутые компараторы в j-й момент времени, а сигналы x1(n-1) и xi0 () определяют значения соответственно старшего и младшего разрядов числа xi.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится сложная структура, обусловленная имеющимися пересечениями соединений и тем, что цена по Квайну структуры, в частности упомянутого аналога равна 18.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (патент РФ №2393526, кл. G06F 7/02, 2010 г.), который содержит элемент НЕ, элемент И, элементы ИЛИ, элементы задержки и выполняет распознавание отношений х1=х2, х1>х2, х1<х2, где х1=x1(n-1)…х10, х2=x2(n-1)…x20 - n - разрядные двоичные числа, задаваемые двоичными сигналами х10, …, х1(n-1), х20, …, х2(n-1) ∈ {0,1}, причем сигналы х1(n-j), х2(n-j) () подаются на соответствующие входы прототипа в j-й момент времени, а сигналы хi(n-1), хi0(n-j) () определяют значения соответственно старшего и младшего разрядов числа xi.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная структура, обусловленная тем, что в прототипе имеются пересечения соединений и цена по Квайну структуры прототипа равна 16.
Техническим результатом изобретения является упрощение структуры за счет устранения пересечений соединений и уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем элемент НЕ, элемент И, два элемента ИЛИ и два элемента задержки, причем вход i-го () элемента задержки подключен к i-му выходу компаратора двоичных чисел, особенность заключается в том, что в него дополнительно введены два мажоритарных элемента, выход i-го элемента задержки, i-й вход и выход элемента И соединены соответственно с первым, вторым входами i-го мажоритарного элемента и входом элемента НЕ, подключенного выходом к третьему входу i-го мажоритарного элемента, выход и второй вход которого соединены соответственно с входом i-го элемента задержки и выходом i-го элемента ИЛИ, подключенного первым и вторым входами соответственно к выходу i-го элемента задержки и i-му входу компаратора двоичных чисел.
На чертеже представлена схема предлагаемого компаратора двоичных чисел.
Компаратор двоичных чисел содержит два элемента задержки 11, 12, элемент И 2, два элемента ИЛИ 31, 32, элемент НЕ 4, два мажоритарных элемента 51, 52, причем выход элемента 1i (), i-й вход и выход элемента 2 соединены соответственно с первым, вторым входами элемента 5i и входом элемента 4, подключенного выходом к третьему входу элемента 5i, выход и второй вход которого соединены соответственно с входом элемента 1i и выходом элемента 3i, подключенного первым и вторым входами соответственно к выходу элемента 1i и i-му входу компаратора двоичных чисел, i-й выход которого соединен с выходом элемента 5i.
Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый и второй входы в j-й () момент времени подаются соответственно двоичные сигналы х1(n-j) ∈ {0,1} и х2(n-j) ∈ {0,1}, которые задают значения (n-j)-х разрядов подлежащих сравнению n-разрядных двоичных чисел х1=x1(n-1)…х10 и х2=x2(n-1)…x20. Здесь сигналы xi(n-1) и xi0 () определяют значения соответственно старшего и младшего разрядов числа xi. Сигнал на выходе элемента задержки 1, в j-й момент времени равен сигналу, который действовал на его входе в (j-1)-й момент времени, a yi0=0 (в качестве элемента задержки может быть использован D-триггер). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениями
где y10=y20=0; ∨, ⋅, -, # есть символы операций ИЛИ, И, НЕ, Maj, причем а 1#а 2#a 3=а 1⋅а 2∨a 1⋅а 3∨а 2⋅а 3. В представленной ниже таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов.
Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если y1(j-1)=y2(j-1)=0 и х1(n-j)=х2(n-j), то y1j=y2j=0; 2) если y1(j-1)=y2(j-1)=0 и х1(n-j)>х2(n-j) (y1(j-1)=y2(j-1)=0 и х1(n-j)<х2(n-j)), то y1j=1 и y2j=0 (y1j=0 и y2j=1); 3) если y1(j-1)=1 и y2{j-1)=0 (y1(j-1)=0 и y2(j-1)=1), то y1j=1 и y2j=0 (y1j=0 и j2j=1). Таким образом, когда х1=х2 либо x1>х2 либо х1<х2 соответственно получим y1n=y2n=0 либо y1n=1, y2n=0 либо y1n=0, y2n=1. При этом в предлагаемом компараторе отсутствуют пересечения соединений и цена по Квайну структуры предлагаемого компаратора равна 15.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел имеет более простую по сравнению с прототипом структуру и выполняет распознавание отношений х1=х2, х1>х2, x1<х2, где х1=x1(n-1)…x10, х2=x2(n-1)…x20 - n-разрядные двоичные числа, задаваемые двоичными сигналами x10, … х1(n-1), x20, … x2(n-1) ∈ {0,1}, причем сигналы х1(n-j), х2(n-j) () подаются на соответствующие входы предлагаемого компаратора в j-й момент времени, а сигналы хi(n-1) и xi0 () определяют значения соответственно старшего и младшего разрядов числа xi.
Claims (1)
- Компаратор двоичных чисел, содержащий элемент НЕ, элемент И, два элемента ИЛИ и два элемента задержки, причем вход i-го элемента задержки подключен к i-му выходу компаратора двоичных чисел, отличающийся тем, что в него дополнительно введены два мажоритарных элемента, выход i-го элемента задержки, i-й вход и выход элемента И соединены соответственно с первым, вторым входами i-го мажоритарного элемента и входом элемента НЕ, подключенного выходом к третьему входу i-го мажоритарного элемента, выход и второй вход которого соединены соответственно с входом i-го элемента задержки и выходом i-го элемента ИЛИ, подключенного первым и вторым входами соответственно к выходу i-го элемента задержки и i-му входу компаратора двоичных чисел.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017111366A RU2649296C1 (ru) | 2017-04-04 | 2017-04-04 | Компаратор двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2017111366A RU2649296C1 (ru) | 2017-04-04 | 2017-04-04 | Компаратор двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2649296C1 true RU2649296C1 (ru) | 2018-03-30 |
Family
ID=61867086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2017111366A RU2649296C1 (ru) | 2017-04-04 | 2017-04-04 | Компаратор двоичных чисел |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2649296C1 (ru) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU189024U1 (ru) * | 2019-03-22 | 2019-05-06 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | Компаратор двоичных чисел |
RU2757832C1 (ru) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2757823C1 (ru) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2787334C1 (ru) * | 2022-03-18 | 2023-01-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7103624B2 (en) * | 2002-08-26 | 2006-09-05 | Samsung Electronics Ltd., Co. | Comparator circuit and method |
RU2300132C1 (ru) * | 2005-12-23 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2300131C1 (ru) * | 2006-01-10 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2361266C1 (ru) * | 2008-01-22 | 2009-07-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2393526C2 (ru) * | 2008-05-19 | 2010-06-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Компаратор двоичных чисел |
-
2017
- 2017-04-04 RU RU2017111366A patent/RU2649296C1/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7103624B2 (en) * | 2002-08-26 | 2006-09-05 | Samsung Electronics Ltd., Co. | Comparator circuit and method |
RU2300132C1 (ru) * | 2005-12-23 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2300131C1 (ru) * | 2006-01-10 | 2007-05-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2361266C1 (ru) * | 2008-01-22 | 2009-07-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2393526C2 (ru) * | 2008-05-19 | 2010-06-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Компаратор двоичных чисел |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU189024U1 (ru) * | 2019-03-22 | 2019-05-06 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | Компаратор двоичных чисел |
RU2757832C1 (ru) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2757823C1 (ru) * | 2020-10-28 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2787334C1 (ru) * | 2022-03-18 | 2023-01-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
RU2787333C1 (ru) * | 2022-03-18 | 2023-01-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Компаратор двоичных чисел |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2649296C1 (ru) | Компаратор двоичных чисел | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2472209C1 (ru) | Логический модуль | |
RU2393526C2 (ru) | Компаратор двоичных чисел | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2363037C1 (ru) | Устройство сравнения двоичных чисел | |
RU2677371C1 (ru) | Устройство сравнения двоичных чисел | |
RU2621376C1 (ru) | Логический модуль | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2300135C1 (ru) | Устройство селекции большего из двух двоичных чисел | |
RU2361266C1 (ru) | Компаратор двоичных чисел | |
RU2757832C1 (ru) | Компаратор двоичных чисел | |
RU2629452C1 (ru) | Логический преобразователь | |
RU2420789C1 (ru) | Устройство сравнения двоичных чисел | |
RU2703352C1 (ru) | Устройство селекции двоичных чисел | |
RU2676888C1 (ru) | Логический модуль | |
RU2762621C1 (ru) | Устройство сравнения двоичных чисел | |
RU2700556C1 (ru) | Логический преобразователь | |
RU2606311C2 (ru) | Селектор двоичных чисел | |
RU2675301C1 (ru) | Устройство селекции двоичных чисел | |
RU2710866C1 (ru) | Ранговый фильтр | |
RU2300130C1 (ru) | Устройство селекции меньшего из двух двоичных чисел |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20190405 |