RU2300130C1 - Устройство селекции меньшего из двух двоичных чисел - Google Patents

Устройство селекции меньшего из двух двоичных чисел Download PDF

Info

Publication number
RU2300130C1
RU2300130C1 RU2006100459/09A RU2006100459A RU2300130C1 RU 2300130 C1 RU2300130 C1 RU 2300130C1 RU 2006100459/09 A RU2006100459/09 A RU 2006100459/09A RU 2006100459 A RU2006100459 A RU 2006100459A RU 2300130 C1 RU2300130 C1 RU 2300130C1
Authority
RU
Russia
Prior art keywords
group
inverting
implication
output
inputs
Prior art date
Application number
RU2006100459/09A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев (RU)
Дмитрий Васильевич Андреев
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" filed Critical Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет"
Priority to RU2006100459/09A priority Critical patent/RU2300130C1/ru
Application granted granted Critical
Publication of RU2300130C1 publication Critical patent/RU2300130C1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами. Устройство селекции меньшего из двух двоичных чисел содержит элемент И, 4(n-1) импликаторов и 3(n-2)+1 элементов И. Импликаторы и элементы И сгруппированы в n групп. J-я
Figure 00000001
группа содержит два импликатора и элемент И. М-я
Figure 00000002
группа дополнительно содержит два импликатора и два элемента И. В r-й
Figure 00000003
группе выход i-го
Figure 00000004
импликатора соединен с i-ым входом первого элемента И. В m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+l)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора. В первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И. Выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы. Входы первого элемента И первой группы, неинвертирующие входы импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел. 1 табл., 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны устройства селекции меньшего из двух двоичных чисел (см., например, нижний рис. в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. Киев: Техника, 1974 г.), содержащие импликатор и выполняющие операцию y=min(x1,x2) при x2<x1, где x1, x2∈{0, 1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции меньшего из двух двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел, задаваемых двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции меньшего из двух двоичных чисел (рис.2 на стр.24 в книге Цифровые и аналоговые интегральные микросхемы: Справочник / С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др. Под ред. С.В.Якубовского. М.: Радио и связь, 1989 г.), которое содержит элемент И и выполняет операцию y=min(x1,x2), где x1, x2∈{0,1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка n-разрядных двоичных чисел, задаваемых двоичными сигналами.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.
Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции меньшего из двух двоичных чисел, содержащем элемент И, особенность заключается в том, что в него дополнительно введены 4(n-1) импликаторов и 3(n-2)+1 аналогичных упомянутому элементов И, причем все импликаторы и элементы И сгруппированы в n групп так, что j-я
Figure 00000010
группа содержит два импликатора и элемент И, а m-я
Figure 00000011
группа дополнительно содержит два импликатора и два элемента И, в r-й
Figure 00000012
группе выход i-го
Figure 00000013
импликатора соединен с i-ым входом первого элемента И, в m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+1)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора, в первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И, выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы, а первый, второй входы первого элемента И первой группы, неинвертирующие входы первого, второго импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел.
На чертеже представлена схема предлагаемого устройства селекции меньшего из двух двоичных чисел.
Устройство селекции меньшего из двух двоичных чисел содержит 4(n-1) импликаторов 111, 121, 112, ..., 14(n-1), 11n, 12n, элемент И 211 и 3(n-2)+1 элементов И 212, ..., 23(n-1), 21n, причем все импликаторы и элементы И сгруппированы в n групп так, что j-я
Figure 00000010
группа содержит импликаторы 11j, 12j и элемент 21j, а m-я
Figure 00000011
группа дополнительно содержит импликаторы 13m, 14m и элементы 22m, 23m, выход импликатора lir
Figure 00000014
соединен с i-ым входом элемента 21r, выход импликатора 1im, подключенного инвертирующим входом к первому входу элемента 2(i+1)m, и выход элемента 2(i+1)m, подключенного вторым входом к выходу импликатора 1(3-i)m, соединены соответственно с инвертирующим и неинвертирующим входами импликатора 1(i+2)m, инвертирующий и неинвертирующий входы импликатора 111 подключены соответственно к неинвертирующему и инвертирующему входам импликатора 121, первому и второму входам элемента 211, выход импликатора 1i1 и выход импликатора 1(i+2)m соединены соответственно с инвертирующим входом импликатора 1i2 и инвертирующим входом импликатора 1i(m+1), а первый, второй входы элемента 211, неинвертирующие входы импликаторов 11r, 12r и выход элемента 21j образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел.
Работа предлагаемого устройства селекции меньшего из двух двоичных чисел осуществляется следующим образом. На его первый, ..., n-й и (n+1)-й, ..., (2n)-й входы подаются соответственно произвольные двоичные сигналы хn-1, ..., x0∈{0,1} и yn-1, ..., y0∈{0,1}, которые задают подлежащие обработке n-разрядные двоичные числа xn-1...x0 и yn-1...y0 (xn-1, yn-1 и x0, y0 определяют значения старших и младших разрядов соответственно). Тогда сигнал на j-ом
Figure 00000010
выходе предлагаемого устройства будет определяться выражением
Figure 00000015
где
Figure 00000016
Figure 00000017
В представленной ниже таблице приведены значения реализуемых выражениями (2), (3) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при j=2.
Figure 00000018
Анализ данных, приведенных в таблице, позволяет заключить, что:
1) если z1(j-2)=z2(j-2)=1 и xn-j+1=yn-j+1, то z1(j-1)=z2(j-1)=1;
2) если z1(j-2))=z2(j-2)=1 и xn-j+1<yn-j+1 (z1(j-2)=z2(j-2)=1 и yn-j+1<xn-j+1), то z1(j-1)=1 и z2(j-1)=0 (z1(j-1)=0 и z2(j-1)=1);
3) если z1(j-2)=1 и z2(j-2)=0 (z1(j-2)=0 и z2(j-2)=1), то z1(j-1)=1 и z2(j-1)=0 (z1(j-1)=0 и z2(j-1)=1);
4) если xn-1=yn-1 или xn-1<yn-1 (yn-1<xn-1), то соответственно z11=z21=1 или z11=1 и z21=0 (z11=0 и z21=1).
Таким образом, на первом и r-ом
Figure 00000019
выходах предлагаемого устройства согласно (1) соответственно получим
Figure 00000020
и
Figure 00000021
где xn-1...xn-r+1 и yn-1...yn-r+1 - фрагменты n-разрядных двоичных чисел xn-1...x0 и yn-1...y0. Следовательно, с учетом (4), (5) имеем wn-1...w0=min(xn-1...x0, yn-1...y0), где wn-1...w0 - n-разрядное двоичное число, задаваемое двоичными сигналами w0, ..., wn-1∈{0, 1} (wn-1 и w0 определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Claims (1)

  1. Устройство селекции меньшего из двух двоичных чисел, содержащее элемент И, отличающееся тем, что в него дополнительно введены 4(n-1) импликаторов и 3(n-2)+1 аналогичных упомянутому элементов И, причем все импликаторы и элементы И сгруппированы в n групп так, что j-я
    Figure 00000022
    группа содержит два импликатора и элемент И, а m-я
    Figure 00000023
    группа дополнительно содержит два импликатора и два элемента И, в r-й
    Figure 00000024
    группе выход i-го
    Figure 00000025
    импликатора соединен с i-м входом первого элемента И, в m-й группе выход i-го импликатора, подключенного инвертирующим входом к первому входу (i+1)-го элемента И, и выход (i+1)-го элемента И, подключенного вторым входом к выходу (3-i)-го импликатора, соединены соответственно с инвертирующим и неинвертирующим входами (i+2)-го импликатора, в первой группе инвертирующий и неинвертирующий входы первого импликатора подключены соответственно к неинвертирующему и инвертирующему входам второго импликатора, первому и второму входам первого элемента И, выход i-го импликатора первой группы и выход (i+2)-го импликатора m-й группы соединены соответственно с инвертирующим входом i-го импликатора второй группы и инвертирующим входом i-го импликатора (m+1)-й группы, а первый, второй входы первого элемента И первой группы, неинвертирующие входы первого, второго импликаторов r-й группы и выход первого элемента И j-й группы образуют соответственно первый, (n+1)-й, r-й, (n+r)-й входы и j-й выход устройства селекции меньшего из двух двоичных чисел.
RU2006100459/09A 2006-01-10 2006-01-10 Устройство селекции меньшего из двух двоичных чисел RU2300130C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2006100459/09A RU2300130C1 (ru) 2006-01-10 2006-01-10 Устройство селекции меньшего из двух двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2006100459/09A RU2300130C1 (ru) 2006-01-10 2006-01-10 Устройство селекции меньшего из двух двоичных чисел

Publications (1)

Publication Number Publication Date
RU2300130C1 true RU2300130C1 (ru) 2007-05-27

Family

ID=38310792

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006100459/09A RU2300130C1 (ru) 2006-01-10 2006-01-10 Устройство селекции меньшего из двух двоичных чисел

Country Status (1)

Country Link
RU (1) RU2300130C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2606311C2 (ru) * 2015-05-12 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Селектор двоичных чисел
RU2622841C1 (ru) * 2016-01-11 2017-06-20 Олег Александрович Козелков Устройство селекции экстремального числа из двух двоичных чисел

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ЯКУБОВСКИЙ С.В., НИССЕЛЬСОН Л.И, КУЛЕШОВ В.И. и др. Справочник, под ред. С.В.Якубовского, Москва, Радио, 1989, с.24, рис.2. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2606311C2 (ru) * 2015-05-12 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Селектор двоичных чисел
RU2622841C1 (ru) * 2016-01-11 2017-06-20 Олег Александрович Козелков Устройство селекции экстремального числа из двух двоичных чисел

Similar Documents

Publication Publication Date Title
RU2647639C1 (ru) Логический преобразователь
RU2300135C1 (ru) Устройство селекции большего из двух двоичных чисел
RU2363037C1 (ru) Устройство сравнения двоичных чисел
RU2300130C1 (ru) Устройство селекции меньшего из двух двоичных чисел
RU2363038C1 (ru) Устройство селекции двоичных чисел
RU2300137C1 (ru) Мажоритарный модуль
RU2629451C1 (ru) Логический преобразователь
RU2300131C1 (ru) Компаратор двоичных чисел
RU2300133C1 (ru) Устройство селекции минимального из двух двоичных чисел
RU2641454C2 (ru) Логический преобразователь
RU2701464C1 (ru) Логический преобразователь
RU2363034C1 (ru) Устройство селекции большего из двух двоичных чисел
RU2324971C1 (ru) Устройство сравнения двоичных чисел
RU2298219C1 (ru) Устройство селекции максимального из двух двоичных чисел
RU2298220C1 (ru) Устройство сравнения двоичных чисел
RU2704735C1 (ru) Пороговый модуль
RU2606311C2 (ru) Селектор двоичных чисел
RU2420789C1 (ru) Устройство сравнения двоичных чисел
RU2629452C1 (ru) Логический преобразователь
RU2634229C1 (ru) Логический преобразователь
RU2329530C1 (ru) Устройство сравнения двоичных чисел
RU2703352C1 (ru) Устройство селекции двоичных чисел
RU2242044C1 (ru) Мажоритарный модуль
RU2676891C1 (ru) Устройство селекции большего из двоичных чисел
RU2700557C1 (ru) Логический преобразователь

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20080111