RU2420789C1 - Устройство сравнения двоичных чисел - Google Patents
Устройство сравнения двоичных чисел Download PDFInfo
- Publication number
- RU2420789C1 RU2420789C1 RU2009142329/08A RU2009142329A RU2420789C1 RU 2420789 C1 RU2420789 C1 RU 2420789C1 RU 2009142329/08 A RU2009142329/08 A RU 2009142329/08A RU 2009142329 A RU2009142329 A RU 2009142329A RU 2420789 C1 RU2420789 C1 RU 2420789C1
- Authority
- RU
- Russia
- Prior art keywords
- keys
- input
- binary numbers
- group
- combined
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей устройства за счет распознавания ситуаций А≥В и А<В, либо А>В и А≤В, либо А=В и А≠В, где A=an-1…а0, B=bn-1…b0 - n-разрядные двоичные числа, задаваемые двоичными сигналами а0, …, an-1, b0, …, bn-1 ∈ {0,1}, а также исключение зависимости между разрядностью сравниваемых двоичных чисел и максимальным временем задержки распространения сигнала. Устройство содержит n групп ключей, каждая из которых состоит из 6 ключей. 1 ил., 1 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны устройства сравнения двоичных чисел (см., например, нижний рис. в табл.3.5 на стр.103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н.Малиновского. Киев: Техника, 1974 г.), выполняющие распознавание ситуаций x1>x2 и х1≤x2, где x1, x2∈{0,1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств сравнения двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается сравнение n-разрядных двоичных чисел, задаваемых двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятое за прототип, устройство сравнения двоичных чисел (патент РФ 2324971, кл. G06F 7/00, 2008 г.), которое содержит выход, настроечный вход и при произвольной разрядности реализует распознавание ситуаций А≥В и А<В либо А>В и А≤В, где А=an-1…a0 и В=bn-1…b0 - n-разрядные двоичные числа, задаваемые двоичными сигналами a0, …, an-1, b0, …, bn-1 ∈ {0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся зависимость между разрядностью сравниваемых двоичных чисел и максимальным временем задержки распространения сигнала, а также ограниченные функциональные возможности, обусловленные тем, что не допускается распознавание ситуаций А=В и А≠В.
Техническим результатом изобретения является расширение функциональных возможностей, за счет обеспечения распознавания ситуаций А≥В и А<В, либо А>В и А≤В, либо А=В и А≠В, где А=an-1…a0 и В=bn-1…b0 - n-разрядные двоичные числа, задаваемые двоичными сигналами a0, …, an-1, b0, …, bn-1 ∈ {0,1}, а также исключение зависимости между разрядностью сравниваемых двоичных чисел и максимальным временем задержки распространения сигнала.
Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве сравнения двоичных чисел, содержащем настроечный вход и выход, особенность заключается в том, что в него дополнительно введены 6 n ключей, которые сгруппированы в n групп так, что каждая группа содержит первый, третий, пятый ключи, выполненные замыкающими, и второй, четвертый, шестой ключи, выполненные размыкающими, причем в i-й группе вход пятого и вход шестого ключей и их управляющий вход соединены соответственно с объединенными выходами первого, второго и объединенными выходами третьего, четвертого ключей и (n+i)-м входом устройства сравнения двоичных чисел, первый, второй дополнительные настроечные и i-й входы которого соединены соответственно с входом второго, входом третьего и управляющим входом первого-четвертого ключей i-й группы, объединенные выходы пятого, шестого ключей каждой предыдущей группы соединены с объединенными входами первого, четвертого ключей последующей группы, а объединенные выходы пятого, шестого ключей n-й группы образуют выход устройства сравнения двоичных чисел, настроечный вход которого объединен с входами первого, четвертого ключей первой группы.
На чертеже представлена схема предлагаемого устройства сравнения двоичных чисел.
Устройство сравнения двоичных чисел содержит 6 n ключей 11, …, 6n, которые сгруппированы в n групп так, что i-я группа содержит ключи 1i 3i 5i, выполненные замыкающими и ключи 2i, 4i, 6i, выполненные размыкающими, причем входы ключей 5i, и 6i и их управляющий вход соединены соответственно с объединенными выходами ключей 1i, 2i и объединенными выходами ключей 3i 4i и (n+i)-м входом устройства сравнения двоичных чисел, первый, второй дополнительные настроечные и i-й входы которого соединены соответственно с входами ключей 2i, 3i и управляющим входом ключей 1i-4i, объединенные выходы ключей 5j, 6j соединены с объединенными входами ключей 1j+1, 4j+1, а объединенные выходы ключей 5n, 6n образуют выход устройства сравнения двоичных чисел, настроечный вход которого объединен с входами ключей 11, 41.
Работа предлагаемого устройства сравнения двоичных чисел осуществляется следующим образом. На его настроечном входе и первом, втором дополнительных настроечных входах фиксируются соответственно управляющие сигналы z0∈{0,1} и g1, g2 ∈ {0,1}. На его первый, …, n-й и (n+1)-й, …, (2n)-й входы подаются соответственно произвольные двоичные сигналы b0, …, bn-1 ∈ {0,1} и a0, …, an-1 ∈ {0,1}, которые задают подлежащие сравнению n-разрядные двоичные числа A=an-1…a0, B=bn-1…b0 (an-1, bn-1 и a0, b0 определяют значения старших и младших разрядов соответственно). Тогда сигнал на выходах ключей 5i, 6i будет определяться выражением
где +, * - символы операций ИЛИ, И соответственно. В представленной ниже таблице приведены значения функции zn(z0, g1, g2, A, B) на всех возможных наборах значений ее аргументов z0, g1, g2, полученные для всех возможных ситуаций, возникающих при сравнении n-разрядных двоичных чисел А, В.
z0 | g1 | g2 | А>В | A<B | A=B |
0 | 0 | 0 | zn=0 | zn=0 | zn=0 |
0 | 0 | 1 | zn=0 | zn=1 | zn=0 |
0 | 1 | 0 | zn=1 | zn=0 | zn=0 |
0 | 1 | 1 | zn=1 | zn=1 | zn=0 |
1 | 0 | 0 | zn=0 | zn=0 | zn=1 |
1 | 0 | 1 | zn=0 | zn=1 | zn=1 |
1 | 1 | 0 | zn=1 | zn=0 | zn=1 |
1 | 1 | 1 | zn=1 | zn=1 | zn=1 |
Таким образом, при z0=g1=1, g2=0, либо при z0=g2=0, g1=1, либо при x0=1, g1=g2=0 на выходе предлагаемого устройства соответственно получим
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство сравнения двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает распознавание ситуаций А≥В и А<В, либо А>В и А≤В, либо А=В и А≠В, где А=an-1…a0, В=bn-1…b0 есть n-разрядные двоичные числа, задаваемые двоичными сигналами a0,…, an-1, b0,…, bn-1∈{0,1}. Кроме того, в предлагаемом устройстве сравнения двоичных чисел максимальное время τ задержки распространения сигнала не зависит от разрядности сравниваемых двоичных чисел, поскольку τ=τкл, где τкл, - длительность задержки, вносимой ключом.
Claims (1)
- Устройство сравнения двоичных чисел, содержащее настроечный вход и выход, отличающееся тем, что в него дополнительно введены 6n ключей, которые сгруппированы в n групп так, что каждая группа содержит первый, третий, пятый ключи, выполненные замыкающими, и второй, четвертый, шестой ключи, выполненные размыкающими, причем в i-й () группе вход пятого и вход шестого ключей и их управляющий вход соединены соответственно с объединенными выходами первого, второго и объединенными выходами третьего, четвертого ключей и (n+i)-м входом устройства сравнения двоичных чисел, первый, второй дополнительные настроечные и i-й входы которого соединены соответственно с входом второго, входом третьего и управляющим входом первого - четвертого ключей i-й группы, объединенные выходы пятого, шестого ключей каждой предыдущей группы соединены с объединенными входами первого, четвертого ключей последующей группы, а объединенные выходы пятого, шестого ключей n-й группы образуют выход устройства сравнения двоичных чисел, настроечный вход которого объединен с входами первого, четвертого ключей первой группы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009142329/08A RU2420789C1 (ru) | 2009-11-17 | 2009-11-17 | Устройство сравнения двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009142329/08A RU2420789C1 (ru) | 2009-11-17 | 2009-11-17 | Устройство сравнения двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2420789C1 true RU2420789C1 (ru) | 2011-06-10 |
Family
ID=44736774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2009142329/08A RU2420789C1 (ru) | 2009-11-17 | 2009-11-17 | Устройство сравнения двоичных чисел |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2420789C1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2504825C1 (ru) * | 2012-07-20 | 2014-01-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2507564C1 (ru) * | 2012-10-26 | 2014-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2770302C1 (ru) * | 2021-04-02 | 2022-04-15 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
-
2009
- 2009-11-17 RU RU2009142329/08A patent/RU2420789C1/ru not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2504825C1 (ru) * | 2012-07-20 | 2014-01-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2507564C1 (ru) * | 2012-10-26 | 2014-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2770302C1 (ru) * | 2021-04-02 | 2022-04-15 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2517720C1 (ru) | Логический преобразователь | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2595960C1 (ru) | Импульсный селектор | |
RU2420789C1 (ru) | Устройство сравнения двоичных чисел | |
RU2443009C1 (ru) | Логический преобразователь | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2559708C1 (ru) | Логический преобразователь | |
RU2363037C1 (ru) | Устройство сравнения двоичных чисел | |
RU2629451C1 (ru) | Логический преобразователь | |
RU2517295C1 (ru) | Импульсный селектор | |
RU2542895C1 (ru) | Логический преобразователь | |
RU2472209C1 (ru) | Логический модуль | |
RU2300131C1 (ru) | Компаратор двоичных чисел | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2629452C1 (ru) | Логический преобразователь | |
RU2621376C1 (ru) | Логический модуль | |
RU2300135C1 (ru) | Устройство селекции большего из двух двоичных чисел | |
RU2324971C1 (ru) | Устройство сравнения двоичных чисел | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2580798C1 (ru) | Логический преобразователь | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2549158C1 (ru) | Логический преобразователь | |
RU2242044C1 (ru) | Мажоритарный модуль | |
RU2479119C1 (ru) | Импульсный селектор | |
RU2479023C1 (ru) | Импульсный селектор |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20111118 |