RU2549158C1 - Логический преобразователь - Google Patents

Abstract

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит одиннадцать мажоритарных элементов (1₁, …, 1₁₁) и три настроечных входа. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2294007, кл. G06F 7/57, 2007 г.), который содержит мажоритарные элементы и с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит девятнадцать мажоритарных элементов, и наличие четырех настроечных входов.

Техническим результатом изобретения является уменьшение аппаратурных затрат и сокращение количества настроечных входов при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го ( $$i=\overline{\mathrm{1,2}}$$

) и j-го ( $$j=\overline{\mathrm{3,4}}$$

) мажоритарных элементов соединены соответственно с объединенными вторым входом (i+2)-го, первым входом (i+3)-го мажоритарных элементов и объединенными вторым входом (j+3)-го, первым входом (j+4)-го мажоритарных элементов, выходы k-го ( $$k=\overline{\mathrm{7,8}}$$

) и r-го ( $$r=\overline{\mathrm{9,10}}$$

) мажоритарных элементов подключены соответственно к третьему входу (k+3)-го и второму входу (r+1)-го мажоритарных элементов, выходы пятого и шестого мажоритарных элементов соединены соответственно с вторыми входами восьмого и девятого мажоритарных элементов, а объединенные второй вход первого, первый вход второго мажоритарных элементов, объединенные третьи входы первого, второго мажоритарных элементов, объединенные третьи входы третьего, четвертого, пятого мажоритарных элементов, объединенные третьи входы шестого, седьмого, восьмого мажоритарных элементов и объединенные первый вход девятого, вторые входы второго, пятого мажоритарных элементов, объединенные первые входы первого, третьего, шестого, одиннадцатого мажоритарных элементов подключены соответственно к первому, второму, третьему, четвертому информационным и первому, третьему настроечным входам логического преобразователя, пятый информационный, второй настроечный входы и выход которого соединены соответственно с третьим входом девятого, первым входом десятого и выходом одиннадцатого мажоритарных элементов.

На фигуре представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₁, причем выходы элементов 1_i ( $$i=\overline{\mathrm{1,2}}$$

) и 1_j ( $$j=\overline{\mathrm{3,4}}$$

) соединены соответственно с объединенными вторым входом элемента 1_i+2, первым входом элемента 1_i+3 и объединенными вторым входом элемента 1_j+3, первым входом элемента 1_j+4, выходы элементов 1_k ( $$k=\overline{\mathrm{7,8}}$$

) и 1_r ( $$r=\overline{\mathrm{9,10}}$$

) подключены соответственно к третьему входу элемента 1_k+3 и второму входу элемента 1_r+1, выходы элементов 1₅ и 1₆ соединены соответственно с вторыми входами элементов 1₈ и 1₉, а объединенные второй вход элемента 1₁, первый вход элемента 1₂, объединенные третьи входы элементов 1₁, 1₂, объединенные третьи входы элементов 1₃, 1₄, 1₅, объединенные третьи входы элементов 1₆, 1₇, 1₈ и объединенные первый вход элемента 1₉, вторые входы элементов 1₂, 1₅, объединенные первые входы элементов 1₁, 1₃, 1₆, 1₁₁ подключены соответственно к первому, второму, третьему, четвертому информационным и первому, третьему настроечным входам логического преобразователя, пятый информационный, второй настроечный входы и выход которого соединены соответственно с третьим входом элемента 1₉, первым входом элемента 1₁₀ и выходом элемента 1₁₁.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы $$f_1,f_2,f_3\in \left\{\mathrm{0,1}\right\}$$

константной настройки. На первый, …, пятый информационные входы логического преобразователя подаются соответственно двоичные сигналы $$x_1,\dots ,x_5\in \left\{\mathrm{0,1}\right\}$$

. На выходе мажоритарного элемента 1_m ( $$m=\overline{\mathrm{1,11}}$$

) имеем maj(a_m1, a_m2, a_m3)=a_m1a_m2∨a_m1a_m3∨a_m2a_m3, где a_m1, a_m2, a_m3 и ∨, есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₁₁ определяется выражением

в котором $$\stackrel{f_g}{*}=\{\begin{array}{c}\vee приf_q=1\\ \cdot приf_q=0\end{array}$$

( $$q=\overline{\mathrm{1,3}}$$

). Таким образом, на выходе предлагаемого преобразователя получим

где τ₁, …, τ₅ есть простые симметричные булевы функции пяти аргументов x₁, …, x₅ (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и имеет меньшие по сравнению с прототипом аппаратурные затраты и меньшее количество настроечных входов.

Claims (1)

1. Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что выходы i-го (

   

   ) и j-го (

   

   ) мажоритарных элементов соединены соответственно с объединенными вторым входом (i+2)-го, первым входом (i+3)-го мажоритарных элементов и объединенными вторым входом (j+3)-го, первым входом (j+4)-го мажоритарных элементов, выходы k-го (

   

   ) и r-го (

   

   ) мажоритарных элементов подключены соответственно к третьему входу (k+3)-го и второму входу (r+1)-го мажоритарных элементов, выходы пятого и шестого мажоритарных элементов соединены соответственно с вторыми входами восьмого и девятого мажоритарных элементов, а объединенные второй вход первого, первый вход второго мажоритарных элементов, объединенные третьи входы первого, второго мажоритарных элементов, объединенные третьи входы третьего, четвертого, пятого мажоритарных элементов, объединенные третьи входы шестого, седьмого, восьмого мажоритарных элементов и объединенные первый вход девятого, вторые входы второго, пятого мажоритарных элементов, объединенные первые входы первого, третьего, шестого, одиннадцатого мажоритарных элементов подключены соответственно к первому, второму, третьему, четвертому информационным и первому, третьему настроечным входам логического преобразователя, пятый информационный, второй настроечный входы и выход которого соединены соответственно с третьим входом девятого, первым входом десятого и выходом одиннадцатого мажоритарных элементов.