RU2770302C1 - Устройство сравнения двоичных чисел - Google Patents
Устройство сравнения двоичных чисел Download PDFInfo
- Publication number
- RU2770302C1 RU2770302C1 RU2021109184A RU2021109184A RU2770302C1 RU 2770302 C1 RU2770302 C1 RU 2770302C1 RU 2021109184 A RU2021109184 A RU 2021109184A RU 2021109184 A RU2021109184 A RU 2021109184A RU 2770302 C1 RU2770302 C1 RU 2770302C1
- Authority
- RU
- Russia
- Prior art keywords
- elements
- input
- inputs
- majority
- binary numbers
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
Изобретение относится к области вычислительной техники. Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа. Технический результат достигается за счет устройства сравнения двоичных чисел, предназначенного для распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, задаваемые двоичными сигналами, изобретение может быть использовано в системах цифровой вычислительной техники как средство компараторной обработки информации. Устройство содержит два элемента 2ИЛИ (11, 12), два элемента 2И (21, 22), четыре элемента НЕ (31,…, 34) и шесть мажоритарных элементов (41,…, 46). В результате достигнуто уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа. 1 ил., 2 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны устройства сравнения двоичных чисел (см., например, рис. 4.18 на стр. 163 в книге Бибило П.Н. Основы языка VHDL. М.: Солон-Р, 2000 г. ), выполняющие распознавание отношений А≥В, А<В, где А, В есть четырехразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств сравнения двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется распознавание отношений А>В и А=В.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство сравнения двоичных чисел (патент РФ 2677371, кл. G06F 7/02, 2019 г.), которое содержит элементы 2ИЛИ, элементы 2И, четыре элемента НЕ, шесть мажоритарных элементов и выполняет распознавание отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит четыре элемента 2ИЛИ и четыре элемента 2И.
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве сравнения двоичных чисел, содержащем два элемента 2ИЛИ, два элемента 2И, четыре элемента НЕ и шесть мажоритарных элементов, первый, второй входы k-го элемента 2ИЛИ и второй, третий входы j-го мажоритарного элемента соединены соответственно с первым, вторым входами k-го элемента 2И и первым, вторым входами (j+3)-го мажоритарного элемента, а второй вход k-го элемента 2ИЛИ и выходы третьего, шестого мажоритарных элементов подключены соответственно к выходу k-го элемента НЕ и первому, второму выходам устройства сравнения двоичных чисел, особенность заключается в том, что первый вход k-го мажоритарного элемента, подключенного третьим входом к выходу (k+2)-го элемента НЕ, и выход k-го элемента 2И соединены соответственно с выходом k-го элемента 2ИЛИ и третьим входом (k+3)-го мажоритарного элемента, первый, второй входы третьего и второй, третий входы шестого мажоритарных элементов соединены соответственно с выходами второго, первого и выходами четвертого, пятого мажоритарных элементов, а второй вход k-го мажоритарного элемента, вход (k+2)-го элемента НЕ и первый вход k-го элемента 2ИЛИ, вход k-го элемента НЕ подключены соответственно к (2×k-1)-му, (2×k+3)-му и (2×k)-му, (2×k+4)-му входам устройства сравнения двоичных чисел.
На чертеже представлена схема предлагаемого устройства сравнения двоичных чисел.
Устройство сравнения двоичных чисел содержит элементы 2ИЛИ 11, 1,2, элементы 2И 21, 22, элементы НЕ 31,…,34 и мажоритарные элементы 41,…,46, причем первый, второй входы элемента 1k и второй, третий входы элемента 4j соединены соответственно с первым, вторым входами элемента 2k и первым, вторым входами элемента 4j+3, второй вход элемента 2k, третий вход элемента 4k+3 и первый, третий входы элемента 4k подключены соответственно к выходам элементов 3k, 2k и 1k, 3k+2, первый, второй входы элемента 43 и второй, третий входы элемента 46 соединены соответственно с выходами элементов 42, 41 и 44, 45, а второй вход элемента 4k, вход элемента 3k+2 и первый вход элемента 1k, вход элемента 3k подключены соответственно к (2×k-1)-му, (2×k+3)-му и (2×k)-му, (2×k+4)-му входам устройства сравнения двоичных чисел, первый и второй выходы которого соединены соответственно с выходами элементов 43 и 46.
Работа предлагаемого устройства сравнения двоичных чисел осуществляется следующим образом. На его первый, …, четвертый и пятый, …, восьмой входы подаются соответственно произвольные двоичные сигналы а3, …, а0 ∈ {0,1} и b3, …, b0 ∈ {0,1}, которые задают подлежащие сравнению четырехразрядные двоичные числа А=а3а2а1a0, B=b3b2b1b0 (а3, b3 определяют значения старших, а а0, b0 - младших разрядов). В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов zk ук предлагаемого устройства, полученные для всех возможных наборов значений сигналов a2×k-1, a2×k-2, b2×k-1, b2×k-2, и значения его выходных сигналов z, у, полученные для всех возможных наборов значений сигналов z1, y1, z2, y2.
Согласно табл. 1, табл. 2 имеем z=y=1 при А>В, z=1, у=0 при А=В, z=y=0 при А<В.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство сравнения двоичных чисел выполняет распознавание отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, задаваемые двоичными сигналами, и обладает меньшими по сравнению с прототипом аппаратурными затратами.
Claims (1)
- Устройство сравнения двоичных чисел, содержащее два элемента 2ИЛИ, два элемента 2И, четыре элемента НЕ и шесть мажоритарных элементов, причем первый, второй входы k-го элемента 2ИЛИ и второй, третий входы j-го мажоритарного элемента соединены соответственно с первым, вторым входами k-го элемента 2И и первым, вторым входами (j+3)-го мажоритарного элемента, а второй вход k-го элемента 2ИЛИ и выходы третьего, шестого мажоритарных элементов подключены соответственно к выходу k-го элемента НЕ и первому, второму выходам устройства сравнения двоичных чисел, отличающееся тем, что первый вход k-го мажоритарного элемента, подключенного третьим входом к выходу (k+2)-го элемента НЕ, и выход k-го элемента 2И соединены соответственно с выходом k-го элемента 2ИЛИ и третьим входом (k+3)-го мажоритарного элемента, первый, второй входы третьего и второй, третий входы шестого мажоритарных элементов соединены соответственно с выходами второго, первого и выходами четвертого, пятого мажоритарных элементов, а второй вход k-го мажоритарного элемента, вход (k+2)-го элемента НЕ и первый вход k-го элемента 2ИЛИ, вход k-го элемента НЕ подключены соответственно к (2×k-1)-му, (2×k+3)-му и (2×k)-му, (2×k+4)-му входам устройства сравнения двоичных чисел.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021109184A RU2770302C1 (ru) | 2021-04-02 | 2021-04-02 | Устройство сравнения двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2021109184A RU2770302C1 (ru) | 2021-04-02 | 2021-04-02 | Устройство сравнения двоичных чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2770302C1 true RU2770302C1 (ru) | 2022-04-15 |
Family
ID=81255501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2021109184A RU2770302C1 (ru) | 2021-04-02 | 2021-04-02 | Устройство сравнения двоичных чисел |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2770302C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU215289U1 (ru) * | 2022-08-05 | 2022-12-07 | Акционерное общество "Микрон" (АО "Микрон") | Асинхронный компаратор двоичных чисел в последовательном коде |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040039770A1 (en) * | 2002-08-26 | 2004-02-26 | Ji-Sun Shin | Comparator circuit and method |
RU2298220C1 (ru) * | 2005-12-02 | 2007-04-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2420789C1 (ru) * | 2009-11-17 | 2011-06-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2677371C1 (ru) * | 2017-11-22 | 2019-01-16 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
-
2021
- 2021-04-02 RU RU2021109184A patent/RU2770302C1/ru active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040039770A1 (en) * | 2002-08-26 | 2004-02-26 | Ji-Sun Shin | Comparator circuit and method |
RU2298220C1 (ru) * | 2005-12-02 | 2007-04-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2420789C1 (ru) * | 2009-11-17 | 2011-06-10 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
RU2677371C1 (ru) * | 2017-11-22 | 2019-01-16 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU215289U1 (ru) * | 2022-08-05 | 2022-12-07 | Акционерное общество "Микрон" (АО "Микрон") | Асинхронный компаратор двоичных чисел в последовательном коде |
RU2809253C1 (ru) * | 2023-06-15 | 2023-12-08 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Устройство сравнения двоичных чисел |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2700554C1 (ru) | Мажоритарный модуль | |
RU2770302C1 (ru) | Устройство сравнения двоичных чисел | |
RU2363037C1 (ru) | Устройство сравнения двоичных чисел | |
US20210149852A1 (en) | Information processing apparatus, control method, and program | |
RU2677371C1 (ru) | Устройство сравнения двоичных чисел | |
RU2649296C1 (ru) | Компаратор двоичных чисел | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2809211C1 (ru) | Компаратор двоичных чисел | |
RU2621280C1 (ru) | Компаратор двоичных чисел | |
RU2762621C1 (ru) | Устройство сравнения двоичных чисел | |
RU2629453C1 (ru) | Двоичный вычитатель | |
RU2361266C1 (ru) | Компаратор двоичных чисел | |
RU2678165C1 (ru) | Устройство селекции двоичных чисел | |
RU2768627C1 (ru) | Логический преобразователь | |
RU2681693C1 (ru) | Устройство селекции двоичных чисел | |
RU2803639C1 (ru) | Устройство сравнения двоичных чисел | |
RU2710877C1 (ru) | Мажоритарный модуль | |
RU2713862C1 (ru) | УМНОЖИТЕЛЬ ПО МОДУЛЮ q | |
CN110134813B (zh) | 图像检索方法、图像检索装置及终端设备 | |
RU2787333C1 (ru) | Компаратор двоичных чисел | |
RU2791463C1 (ru) | Устройство сравнения двоичных чисел | |
RU2702968C1 (ru) | Ранговый фильтр | |
RU2762547C1 (ru) | Пороговый модуль | |
RU2676888C1 (ru) | Логический модуль | |
RU2760252C1 (ru) | Параллельный счетчик единиц |