RU2681693C1 - Устройство селекции двоичных чисел - Google Patents

Устройство селекции двоичных чисел Download PDF

Info

Publication number
RU2681693C1
RU2681693C1 RU2018114367A RU2018114367A RU2681693C1 RU 2681693 C1 RU2681693 C1 RU 2681693C1 RU 2018114367 A RU2018114367 A RU 2018114367A RU 2018114367 A RU2018114367 A RU 2018114367A RU 2681693 C1 RU2681693 C1 RU 2681693C1
Authority
RU
Russia
Prior art keywords
output
binary numbers
binary
majority
elements
Prior art date
Application number
RU2018114367A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
Дмитрий Васильевич Андреев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дмитрий Васильевич Андреев filed Critical Дмитрий Васильевич Андреев
Priority to RU2018114367A priority Critical patent/RU2681693C1/ru
Application granted granted Critical
Publication of RU2681693C1 publication Critical patent/RU2681693C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06Arrangements for sorting, selecting, merging, or comparing data on individual record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей устройства за счет обеспечения селекции минимального либо максимального из двух, либо медианного (срединного) из трех двухразрядных двоичных чисел, задаваемых двоичными сигналами. Устройство предназначено для обработки двухразрядных двоичных чисел, задаваемых двоичными сигналами. Устройство содержит пять мажоритарных элементов (11) и элемент НЕ (2). 1 ил., 1 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны устройства селекции двоичных чисел (патент РФ 2298219, кл. G06F 7/02, 2007 г.; патент РФ 2300133, кл. G06F 7/02, 2007 г.), выполняющие селекцию экстремального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств селекции двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция второго экстремального из двух либо медианного из трех двухразрядных двоичных чисел, задаваемых двоичными сигналами.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство селекции двоичных чисел (патент РФ 2622841, кл. G06F 7/02, 2017 г.), которое содержит логические элементы и выполняет селекцию минимального либо максимального из двух двухразрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция медианного из трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и большие аппаратурные затраты, поскольку прототип содержит три элемента НЕ и шесть мажоритарных элементов.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения селекции минимального либо максимального из двух либо медианного (срединного) из трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и уменьшение аппаратурных затрат.
Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве селекции двоичных чисел, содержащем элемент НЕ и пять мажоритарных элементов, особенность заключается в том, что i-e (
Figure 00000001
) входы первого и пятого мажоритарных элементов соединены соответственно с вторым входом и выходом (i+1)-го мажоритарного элемента, третий вход (i+1)-го и выход первого мажоритарных элементов подключены соответственно к выходу и входу элемента НЕ, а первый, второй входы (i+1)-го и выход пятого мажоритарных элементов соединены соответственно с (2×i-1)-м, (2×i)-м входами и первым выходом устройства селекции двоичных чисел, второй выход которого подключен к выходу первого мажоритарного элемента.
На чертеже представлена схема предлагаемого устройства селекции двоичных чисел.
Устройство селекции двоичных чисел содержит мажоритарные элементы 11, …, 15 и элемент НЕ 2, причем i-е (
Figure 00000002
) входы элементов 11 и 15 соединены соответственно с вторым входом и выходом элемента 1i+1 третий вход элемента 1i+1 и выход элемента 11 подключены соответственно к выходу и входу элемента 2, а первый, второй входы элемента 1i+1 и выход элемента 15 соединены соответственно с (2×i-1)-м, (2×i)-м входами и первым выходом устройства селекции двоичных чисел, второй выход которого подключен к выходу элемента 11.
Работа предлагаемого устройства селекции двоичных чисел осуществляется следующим образом. На его первый, второй, третий, четвертый, пятый, шестой входы подаются соответственно двоичные сигналы x0,x1,y0,y1,u0,u1∈{0,1} которые задают подлежащие обработке двухразрядные двоичные числа x1x0, y1y0 и u1u0, причем х1,y1,u1 и x0,y0,u0 определяют значения старших и младших разрядов соответственно. Сигнал на выходе трехвходового мажоритарного элемента равен 1 (0), если на двух или на трех входах этого элемента действуют сигналы, равные 1 (0). В представленной ниже таблице приведены значения выходных сигналов z0, z1, предлагаемого устройства, полученные с учетом работы элементов 11, …, 15, 2 при всех возможных наборах значений сигналов х01,y01,u0,u1.
Figure 00000003
Согласно представленной таблице имеем
z1z0=med(xlx0,ylyQ,ulu0) либо
Figure 00000004
где z1z0 - двухразрядное двоичное число, задаваемое двоичными сигналами z0,z1∈{0,1} (z1 и z0 определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство селекции двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как выполняет селекцию минимального либо максимального из двух либо медианного (срединного) из трех двухразрядных двоичных чисел, задаваемых двоичными сигналами. Кроме того, предлагаемое устройство обладает меньшими по сравнению с прототипом аппаратурными затратами, поскольку содержит на два элемента НЕ и один мажоритарный элемент меньше чем содержится в прототипе.

Claims (1)

  1. Устройство селекции двоичных чисел, содержащее элемент НЕ и пять мажоритарных элементов, отличающееся тем, что
    Figure 00000005
    входы первого и пятого мажоритарных элементов соединены соответственно с вторым входом и выходом (i+1)-го мажоритарного элемента, третий вход (i+1)-го и выход первого мажоритарных элементов подключены соответственно к выходу и входу элемента НЕ, а первый, второй входы (i+1)-го и выход пятого мажоритарных элементов соединены соответственно с (2×i-1)-м, (2×i)-м входами и первым выходом устройства селекции двоичных чисел, второй выход которого подключен к выходу первого мажоритарного элемента.
RU2018114367A 2018-04-18 2018-04-18 Устройство селекции двоичных чисел RU2681693C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018114367A RU2681693C1 (ru) 2018-04-18 2018-04-18 Устройство селекции двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018114367A RU2681693C1 (ru) 2018-04-18 2018-04-18 Устройство селекции двоичных чисел

Publications (1)

Publication Number Publication Date
RU2681693C1 true RU2681693C1 (ru) 2019-03-12

Family

ID=65805881

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018114367A RU2681693C1 (ru) 2018-04-18 2018-04-18 Устройство селекции двоичных чисел

Country Status (1)

Country Link
RU (1) RU2681693C1 (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949209A (en) * 1975-04-04 1976-04-06 Honeywell Information Systems, Inc. Multiple-generating register
US20030018672A1 (en) * 2001-07-18 2003-01-23 Koninklijke Philips Electronics N.V. System and method for fast median filters, with a predetermined number of elements, in processors
RU2363038C1 (ru) * 2008-02-22 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции двоичных чисел
RU2606311C2 (ru) * 2015-05-12 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Селектор двоичных чисел
RU2620991C1 (ru) * 2016-03-23 2017-05-30 Олег Александрович Козелков Устройство селекции двоичных чисел
RU2622841C1 (ru) * 2016-01-11 2017-06-20 Олег Александрович Козелков Устройство селекции экстремального числа из двух двоичных чисел

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949209A (en) * 1975-04-04 1976-04-06 Honeywell Information Systems, Inc. Multiple-generating register
US20030018672A1 (en) * 2001-07-18 2003-01-23 Koninklijke Philips Electronics N.V. System and method for fast median filters, with a predetermined number of elements, in processors
RU2363038C1 (ru) * 2008-02-22 2009-07-27 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Устройство селекции двоичных чисел
RU2606311C2 (ru) * 2015-05-12 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Селектор двоичных чисел
RU2622841C1 (ru) * 2016-01-11 2017-06-20 Олег Александрович Козелков Устройство селекции экстремального числа из двух двоичных чисел
RU2620991C1 (ru) * 2016-03-23 2017-05-30 Олег Александрович Козелков Устройство селекции двоичных чисел

Similar Documents

Publication Publication Date Title
RU2647639C1 (ru) Логический преобразователь
RU2700554C1 (ru) Мажоритарный модуль
RU2701461C1 (ru) Мажоритарный модуль
RU2580799C1 (ru) Логический преобразователь
RU2704735C1 (ru) Пороговый модуль
RU2681693C1 (ru) Устройство селекции двоичных чисел
RU2363037C1 (ru) Устройство сравнения двоичных чисел
RU2629451C1 (ru) Логический преобразователь
RU2641454C2 (ru) Логический преобразователь
RU2701464C1 (ru) Логический преобразователь
RU2678165C1 (ru) Устройство селекции двоичных чисел
RU2697727C2 (ru) Мажоритарный модуль
RU2629452C1 (ru) Логический преобразователь
RU2700557C1 (ru) Логический преобразователь
RU2580798C1 (ru) Логический преобразователь
RU2713862C1 (ru) УМНОЖИТЕЛЬ ПО МОДУЛЮ q
RU2718209C1 (ru) Логический модуль
RU2676888C1 (ru) Логический модуль
RU2809210C1 (ru) Логический преобразователь
RU2704737C1 (ru) Логический модуль
RU2606311C2 (ru) Селектор двоичных чисел
RU2803639C1 (ru) Устройство сравнения двоичных чисел
RU2629453C1 (ru) Двоичный вычитатель
RU2762621C1 (ru) Устройство сравнения двоичных чисел
RU2768627C1 (ru) Логический преобразователь

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200419