RU2704737C1 - Логический модуль - Google Patents

Abstract

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5. Устройство содержит семь мажоритарных элементов (1₁, …, 1₇). 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, при n=5.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента и с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1 при n=5.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре мажоритарных элемента, которые имеют по три входа, второй вход второго и первый вход четвертого мажоритарных элементов соединены соответственно с выходом первого мажоритарного элемента и вторым настроечным входом логического модуля, особенность заключается в том, что в него дополнительно введены три аналогичных упомянутым мажоритарных элемента, второй вход третьего и третий вход i-го

мажоритарных элементов соединены соответственно с выходами второго и (i+2)-го мажоритарных элементов, второй вход пятого и первый вход j-го

мажоритарных элементов подключены соответственно к выходам шестого и седьмого мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического модуля, первый настроечный вход которого подключен к первым входам второго и седьмого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит мажоритарные элементы 1₁, …, 1₇, которые имеют по три входа, причем второй и третий входы элемента 1_i

соединены соответственно с выходами элементов 1_i-1 и 1_i+2, второй вход элемента 1₅ и первый вход элемента 1_j

подключены соответственно к выходам элементов 1₆ и 1₇, а первый вход элемента 1₄, первый вход и выход элемента 1₃ соединены соответственно с вторым, третьим настроечными входами и выходом логического модуля, первый настроечный вход которого подключен к первым входам элементов 1₂, 1₇.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы y₁, y₂, y₃ ∈ {0,1} константной настройки. На первый вход элемента 1₁ второй вход элемента 1₆; второй вход элемента 1₁ третий вход элемента 1₆; третьи входы элементов 1₁, 1₅; вторые и третьи входы элементов 1₄, 1₇ подаются соответственно двоичные сигналы х₁; х₂; х₃; х₄ и х₅ (x₁,…,x₅ ∈ {0,l}). На выходе элемента 1_k

имеем

, где

есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₃ определяется выражением

, в котором

Таким образом, на выходе предлагаемого логического модуля получим

где τ₂, τ₃, τ₄ есть простые симметричные булевы функции пяти аргументов х₁, …, х₅ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×(n+1)-1, τ_0,5×(n+1), τ_0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Claims (1)

1. Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий четыре мажоритарных элемента, которые имеют по три входа, причем второй вход второго и первый вход четвертого мажоритарных элементов соединены соответственно с выходом первого мажоритарного элемента и вторым настроечным входом логического модуля, отличающийся тем, что в него дополнительно введены три аналогичных упомянутым мажоритарных элемента, второй вход третьего и третий вход i-го

   

   мажоритарных элементов соединены соответственно с выходами второго и (i+2)-го мажоритарных элементов, второй вход пятого и первый вход j-го

   

   мажоритарных элементов подключены соответственно к выходам шестого и седьмого мажоритарных элементов, а первый вход и выход третьего мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического модуля, первый настроечный вход которого подключен к первым входам второго и седьмого мажоритарных элементов.

Images