RU2630394C2

RU2630394C2 - Логический модуль

Info

Publication number: RU2630394C2
Application number: RU2015152646A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Priority date: 2015-12-08
Filing date: 2015-12-08
Publication date: 2017-09-07
Also published as: RU2015152646A

Abstract

Изобретение предназначено для воспроизведения пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является расширение функциональных возможностей за счет обеспечения параллельной реализации упомянутых функций. Логический модуль содержит девять элементов И (1₁, …, 1₉) и девять элементов ИЛИ (2₁, …, 2₉) и связи между ними. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2286594, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2472209, кл. G06F 7/57, 2013 г.), который содержит пять элементов И, пять элементов ИЛИ и реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения параллельной реализации пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем пять элементов И и пять элементов ИЛИ, первый и второй входы j-го

элемента И соединены соответственно с первым и вторым входами j-го элемента ИЛИ, первый, второй входы третьего и первый вход четвертого элементов ИЛИ подключены соответственно к выходам первого, второго элементов ИЛИ и выходу первого элемента И, первый, второй входы пятого и первый, второй входы первого элементов ИЛИ соединены соответственно с выходами третьего элемента И, четвертого элемента ИЛИ и первым, вторым информационными входами логического модуля, третий и четвертый информационные входы которого подключены соответственно к первому и второму входам второго элемента ИЛИ, особенность заключается в том, что в него дополнительно введены четыре элемента И и четыре элемента ИЛИ, первый и второй входы k-го

элемента И соединены соответственно с первым и вторым входами k-го элемента ИЛИ, первые входы шестого, седьмого, девятого и восьмого элементов ИЛИ подключены соответственно к выходам второго, четвертого, пятого элементов И и третьего элемента ИЛИ, вторые входы четвертого, восьмого, девятого и седьмого элементов ИЛИ соединены соответственно с выходами шестого, пятого, седьмого элементов ИЛИ и шестого элемента И, а выходы восьмых элемента ИЛИ, элемента И и девятых элемента ИЛИ, элемента И подключены соответственно к первому, второму и третьему, четвертому выходам логического модуля, пятые информационный вход и выход которого соединены соответственно с вторым входом шестого и выходом седьмого элементов И.

На фиг. представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы И 1₁,…,1₉ и элементы ИЛИ 2₁,…,2₉, причем первый и второй входы элемента 1_m

соединены соответственно с первым и вторым входами элемента 2_m, первый, второй входы элемента 2₃ и первый вход элемента 2₄ подключены соответственно к выходам элементов 2₁, 2₂ и 1₁, первые входы элементов 2₅, 2₆, 2₇, 2₉ и 2₈ соединены соответственно с выходами элементов 1₃, 1₂, 1₄, 1₅ и 2₃, вторые входы элементов 2₄, 2₅, 2₈, 2₉ и 2₇ подключены соответственно к выходам элементов 2₆, 2₄, 2₅, 2₇ и 1₆, а первый, второй входы элемента 2₁, первый, второй входы элемента 2₂ и второй вход элемента 1₆ соединены соответственно с первым, вторым, третьим, четвертым и пятым информационными входами логического модуля, первый, второй, третий, четвертый, пятый выходы которого подключены соответственно к выходам элементов 2₈, 1₈, 2₉, 1₉, 1₇.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x₁,…x₅ ∈{0,1}. На выходах предлагаемого модуля получим

где ∨ - есть символы операций ИЛИ, И; τ₁,…,τ₅ - есть простые симметричные булевы функции пяти аргументов х₁,…,x₅ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает параллельную реализацию пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Claims

Логический модуль, предназначенный для реализации пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий пять элементов И и пять элементов ИЛИ, причем первый и второй входы j-го
элемента И соединены соответственно с первым и вторым входами j-го элемента ИЛИ, первый, второй входы третьего и первый вход четвертого элементов ИЛИ подключены соответственно к выходам первого, второго элементов ИЛИ и выходу первого элемента И, первый, второй входы пятого и первый, второй входы первого элементов ИЛИ соединены соответственно с выходами третьего элемента И, четвертого элемента ИЛИ и первым, вторым информационными входами логического модуля, третий и четвертый информационные входы которого подключены соответственно к первому и второму входам второго элемента ИЛИ, отличающийся тем, что в него дополнительно введены четыре элемента И и четыре элемента ИЛИ, первый и второй входы k-го
элемента И соединены соответственно с первым и вторым входами k-го элемента ИЛИ, первые входы шестого, седьмого, девятого и восьмого элементов ИЛИ подключены соответственно к выходам второго, четвертого, пятого элементов И и третьего элемента ИЛИ, вторые входы четвертого, восьмого, девятого и седьмого элементов ИЛИ соединены соответственно с выходами шестого, пятого, седьмого элементов ИЛИ и шестого элемента И, а выходы восьмых элемента ИЛИ, элемента И и девятых элемента ИЛИ, элемента И подключены соответственно к первому, второму и третьему, четвертому выходам логического модуля, пятые информационный вход и выход которого соединены соответственно с вторым входом шестого и выходом седьмого элементов И.